【精品课件】原理图电气规则检查及报表

“Net Labels and Ports Global”: 使网络标号及I/O端口 标号在整个项目内的所有电路中有效。
“Only Ports Global”: 使得只有I/O端口可以在整个 项目中被承认。
“Sheet Symbol/Port Connections”:此选项设置使得 电气连接只发生在方块电路端口和对应的下层电路的I/O 端口。
执行电气规则检查后，系统会在电路原理图的错误处放置红色的符号， 以提示设计者注意，如下图所示。
8.2 生成报表文件
8.2.1 生成元件材料表 元件材料表主要用于整理一个电路或者一个项目文件中所有的元 件，它主要包括元件的名称、标号、封装等内容。 1）选择“File”菜单，然后在弹出的下拉菜单中选择“Open”选 项，打开需要生成元件材料表的原理图文件。如果此原理图文件已 经打开，则此步操作可以省略。 2）选择“Reports”菜单，然后在弹出的下拉菜单中选择“Bill of Material”选项，如下图所示。此操作也可用下面的操作代替： 按下R键，松开后按下B键。
3） 出现生成元件材料表文件的向导 “ Bom Wizard”对话框，如左下图 所示。确定元件材料表文件的来源后，用鼠标左键单击“Next”按钮，进入下 一步操作。
8.1.3 进行电气规则检查 设置电气规则完成后，用鼠标左键单击“OK”按钮，退出对话框， 并使系统进入文本编辑器并生成相应的错误结果的报告（存为 *.ERC文件）。如下图所示。
报告中逐条列出了电路原理图的电学错误。每条错误报告的 第一行以“＃”开头，显示了电学错误的内容；第二行后显示与 错误相关联的元件管脚号和该错误在原理图上的具体位置。
2．“Rule Matrix(电气法则测试矩阵)”标签页 用鼠标左键单击“Setup Electrical Rule Check”对话框的“Rule Matrix”标签，即可进入“Rule Matrix”标签页，如下图所示。
可以设置“Connected Pin/Sheet Entry/Port Rule Matrix”(有连接关 系的管脚、方块电路的I/O端口和电路的I/O端口)的矩阵规则。
⑵ “Options”选项栏 “Create report file”:在测试结束后，系统将自动将测试结果存于 报告文件*.ERC中，其主文件名与原理图的主文件名相同。 “Add error markers”: 在测试结束后，系统会自动在电路原理图 的错误处加上红色的错误提示符号。 “Descend into sheet parts”: 检测内容包括电路元件的内部结构。 “Sheets to Netlist”: 用来设置进行ERC检查的电路原理图的范围。 可以激活此选项栏，选择目标文件，如下图所示。
红色图标，如“Power Pin”与 "Output Pin"交点处的方块，表示这 种电学连接关系是错误的，将在电气测试的错误报告中用“Error”的字 样显示出来。
黄色图标，如“Bidirectional Port”与“Unspecified Port”交点处的 方块，表示这种电学连接关系在有些时候是正确的，而在有些时候是错 误的，系统将在电气测试的错误报告中用“Warning”的字样显示出来， 以提醒设计者检查确认。
在矩阵的横、纵坐标罗列了电路原理图中各种电气特性的管脚、方 块电路的I/O端口和电路的I/O端口。矩阵中每一个方块的颜色表示此方 块对应的横、纵坐标对应的管脚/端口所连接关系在电气测试的定义。
绿色图标，如“Input Pin”与“Output Pin”交点处的方块，表示这 种电学连接关系是正确的，在电气测试的错误报告中不会显示。
这里提供了“Active Sheet” (当前被激活的图样)、“Active Project” (当前被激活的项目)和“Active Sheet plus Sub” (当前被激活 的图样及其下层电路)三种选项。
⑶ “Net Identifier Scope” (网络识别器的范围) 此选项栏 可以选择网络识别器的范围。共有三种选项，如下图所示。
1．“Setup” (电气法则测试选项)标签页 ⑴ “ERC Options” 此选项栏里可以设置进行电气规则测试的具体选项。 “Multiple net names on net”:检测项中将包含“同一网络被命名多个网络名称” 的错误检测。
“Unconnected net labels”:检测项中包含“未实际连接的网络标号”的错误检 测。
第8章 原理图电气规则检查及报表
8.1 原理图电气测试
电气法则测试“ERC-Electronic Rules Checking”主 要是对电路原理图的电学法则进行测试，通常是按照用 户指定的物理、逻辑特性进行。
通常在电路原理图设计完成之后，网络表文件生成 之前，设计者需要进行电气法则测试。其任务是利用软 件测试用户设计的电路，以便找出人为的疏忽，测试完 成之后，系统还将自动生成各种有可能是错误的报告， 同时在电路原理图的相应位置上记号，以便进行修正。
“Unconnected power objects”:检测项中包含“未实际连接的电源或地元件” 的错误检测。
“Duplicate sheet numbers”:检测项中包含“电路图编号重号”的错误检测。 “Duplicate ponent designators”:检测项中包含“元件编号重号”的错误检测。 “Bus label format errors”: 检测项中包含“总线标号格式错误”的错误检测。 “Floating input pins”: 检测项中包含“输入引脚浮空”的错误检测。 “Suppress warnings”: 忽略所有的错误检测，也不显示测试的错误报告。
8.1.1 打开电路原理图文件 选择执行“File\Open”菜单命令，打开需要进 行电气法则测试的电路原理图文件。
例如,打开下图所示的电路。
8.1.2 设置电气检查规则
选择执行“Tools\ERC”菜单命令，如左下图所示。即 可出现右下图所示的Setup Electrical Rule Check”对话 框。