当前位置：文档之家 › 计算机组成原理第八章 第3讲 程序中断方式

计算机组成原理第八章 第3讲 程序中断方式

  • 格式：ppt
  • 大小：1.42 MB
  • 文档页数：30

下载文档原格式

  / 30

合集下载

计算机组成原理课后答案(第二版)_唐朔飞_第八章

计算机组成原理课后答案(第二版)_唐朔飞_第八章

16. 计算机为了管理中断，在硬件上 计算机为了管理中断 管理中断， 设置？ 作用？ 通常有哪些设置 各有何作用 通常有哪些设置？各有何作用？对指令系 有何考虑？ 统有何考虑？ 计算机为了管理中断， 解：计算机为了管理中断，在硬件上 中断系统。 设有专门处理中断的机构——中断系统 设有专门处理中断的机构——中断系统。 它通常包括 中断请求寄存器、 包括： Байду номын сангаас通常包括：中断请求寄存器、中断优先 级排队器、向量编码器、 级排队器、向量编码器、中断允许触发器 EINT）、中断标记触发器（INT）、 ）、中断标记触发器 （EINT）、中断标记触发器（INT）、 中断屏蔽触发器（寄存器） 功能如下： 中断屏蔽触发器（寄存器）等。功能如下： 中断请求寄存器——对中断源发来的 中断请求寄存器——对中断源发来的 一过性中断请求信号进行登记 登记； 一过性中断请求信号进行登记； 中断优先级排队器——对同时提出的 中断优先级排队器——对同时提出的 裁决， 多个中断请求信号进行裁决 多个中断请求信号进行裁决，选出一个最 紧迫的进行响应； 紧迫的进行响应；
（2）中断周期流程图如下： 中断周期流程图如下： ↓ 关中断（ EINT） 关中断（0→EINT） ↓ SP→BUS→MAR SP→BUS→ ↓ SP+1→ SP+1→SP ↓ PC→BUS→MDR PC→BUS→
说 明
堆栈栈顶地址送MAR 堆栈栈顶地址送MAR 修改堆栈指针 断点送内存
↓ 存储器写（CU(-W)→ 存储器写（CU(-W)→M） 进栈 ↓A
LDA ↓ IR（X）→MAR IR（ ↓ N @=1? ↓Y（间址） 间址） 存储器读（ 存储器读（CU(R) →M） ↓ MDR →BUS →MAR ↓ 存储器读（ 存储器读（CU(R) →M） ↓ MDR →BUS →AC ↓ 直 接 寻 址

最新计算机组成原理第八章 第3讲 程序中断方式

最新计算机组成原理第八章 第3讲 程序中断方式
器 IM（Interrupt Mask）中断屏蔽触发器
8.3.2程序中断方式的基本接口
⑨表①示表中示断④⑤⑦由服⑥表表表程务表示示示序程（示当允如启②③序1在设许果0动表表通）一备中“外示示过表条动断⑧中设接数输示指作标表断，口据入C令结志示屏将P向由指执束E转U蔽该I外外令行为或发向”外设设把末“缓出该标设发传接尾1冲控设志接”出送口C时寄制备I口MP启到中，存信的U的为动接数接器号检中“信口据口数C查断忙0将号的缓”向据中服”时接；缓冲C填断务标，P口冲寄满请程U志C中寄存时求发P序B的存器U，线出S入在B器的置设，中口S一；数“备断和；条据1向请R”指读D，接求标令至“口信志执C准送号P复行备出；U位结就中一。束绪的”寄标存志器R；D 控后将制受中信理断号外请，设求将的线数中的据断请“请求准求信备，号就向接绪外收”设到标发“志出中R响D断应置请中“求断1””信；标号志并IR关；闭中断；
中断处理流程，并假访设问存执储行器T一m 条指令 的时间也为TM。如果三个设备同时发出中断
请求，那么依次分别处理设访备问存A储、器T设m 备B、设
备C的时间如下：
0、指令周期 1、链式查询Tdc
tA = 2TM + TDC + TS + TA + TR
2、保护现场Ts 3、恢复现场Tr
tB = 2TM + 2TDC + TS + TB + TR
tC = 2TM + 3TDC + TS + TC + TR
处理三个设备所需的总时间为：T=tA+tB+tC
T是达到中断饱和的最小时间，即中断极限频 率为：f=1/T
8.3.5中断控制器
8259中断控制器是一个集成电路芯片，它将中断 接口与优先级判断等功能汇集于一身，常用于微 型机系统。其内部结构如图8.11所示。

计算机组成原理第八章第3讲程序中断方式

计算机组成原理第八章第3讲程序中断方式

例2（略）：参见例1所示的系统，只考虑A，B，C三个设备组成 的单级中断结构，它要求CPU在执行完当前指令时对中断请求进 行服务。假设：(1)CPU“中断批准”机构在响应一个新的中断之 前，先要让被中断的程序的一条指令一定要执行完毕；(2)TDC为 查询链中每个设备的延迟时间；(3)TA，TB，TC分别为设备A，B， C的服务程序所需的执行时间； (4)TS,TR为保存现场和恢复现场 所需的时间；(5)主存工作周期为TM。 试问：就这个中断请求环 境来说，系统在什么情况下达到中断饱和?
器遇到非法指Байду номын сангаас等等。 为了调试程序而设置的中断。
硬件实现 软件实现 不再接中断 可再接中断
中断处理过程注意几个问题： 响应中断时机：外界中断请求是随机的，但CPU只有在当前指
令执行完毕后，才转至公操作 断点保护问题（PC，寄存器内容和状态的保存） 中断屏蔽：开中断和关中断问题。 中断是由软硬件结合起来实现的
程序中断方式
PLEASE ENTER YOUR TITLE HERE
汇报人姓名
8.3 程序中断方 式
输入内容一
输入内容二
中断（Interrupt）是指CPU暂时中止现行程序，转去处理随机 发生的紧急事件，处理完后自动返回原程序的功能和技术。
中断系统是计算机实现中断功能的软硬件总称。一般在CPU中 设置中断机构，在外设接口中设置中断控制器，在软件上设置 相应的中断服务程序。
优先级选择方式有四种：
• ①完全嵌套方式：是一种固定优先级方式，连至IR 0的设备 优先级最高，IR 7的优先级最低。这种固定优先级方式对级 别低的中断不利，在有些情况下最低级别的中断请求可能一 直不能被处理。
• ②轮换优先级方式A：每个级别的中断保证有机会被处理， 将给定的中断级别处理完后，立即把它放到最低级别的位置 上去。

计算机组成原理试题库(含答案及解析)

计算机组成原理试题库(含答案及解析)

计算机组成原理试题一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。

）1.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。

A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址2.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。

A．64K B．32KB C．32K D．16KB3.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。

A. 21B. 17C. 19D.204.指令系统中采用不同寻址方式的目的主要是( C )。

A.实现存储程序和程序控制B.可以直接访问外存C.缩短指令长度，扩大寻址空间，提高编程灵活性D.提供扩展操作码的可能并降低指令译码难度5.寄存器间接寻址方式中，操作数处在( B )。

A.通用寄存器B.贮存单元C.程序计数器D.堆栈6.RISC是( A )的简称。

A.精简指令系统计算机B.大规模集成电路C.复杂指令计算机D.超大规模集成电路7．CPU响应中断的时间是_ C _____。

A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。

8．常用的虚拟存储器寻址系统由____A__两级存储器组成。

A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。

9．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。

A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。

10．浮点数的表示范围和精度取决于__C____ 。

A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；C．阶码的位数和尾数的位数；D．阶码的机器数形式和尾数的机器数形式。

11．中断向量可提供___C___。

A．被选中设备的地址； B．传送数据的起始地址；C．中断服务程序入口地址；D．主程序的断点地址。

计算机组成原理

计算机组成原理
2013年8月12日 第18页
计算机组成原理简明教程
⊙第八章输入输出系统
8.3.1中断的基本概念 （3/3）
3、中断的作用 (1) 主机与外部设备并行工作 (2) 实现实时处理 (3) 硬件故障处理 (4) 实现多道程序和分时操作
2013年8月12日
第19页
计算机组成原理简明教程
⊙第八章输入输出系统
第14页
2013年8月12日
计算机组成原理简明教程
⊙第八章输入输出系统
8.2.2 程序查询方式的接口
1、 外设状态寄存器 2、 数据缓冲寄存器 3、 地址译码器 4、 控制逻辑
2013年8月12日
第15页
计算机组成原理简明教程
⊙第八章输入输出系统
8.3程序中断方式
8.3.1 中断的基本概念 8.3.2 CPU响应中断的条件 8.3.3 中断处理 8.3.4 单级中断与多级中断

2013年8月12日
第9页
计算机组成原理简明教程
⊙第八章输入输出系统
8.1.3 I/O组织与外设接口 （3/5）
2、外设接口
接口分类：
（1） 按主机与外设交换信息的方式来分，可以有4种不同类型的接口。 (a) 程序查询式接口 – CPU执行相应的程序段来完成I/O数据传送； – I/O接口逻辑：数据缓冲寄存器，设备状态寄存器，设备地址译码器以 及I/O操作方式和定时联络控制等电路。 (b) 中断式接口 – CPU执行中断服务程序来完成I/O数据传送； – 除上述电路外，还要有一个中断控制器。 (c) DMA接口 – 支持直接存储器存取方式工作的（I/O）数据传送，即无需CPU的干预， 可在主存与外设之间直接进行数据传送。 – 接口硬件除基本的I/O接口逻辑外，最关键的还应有一个DMA控制器。 (d) 通道式控制接口通信的实质与第3种方式相同

计算机组成原理试题库(含答案)--

计算机组成原理试题库(含答案)--

计算机组成原理试题一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。

）1.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。

A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址2.某计算机字长是16位它的存储容量是64,按字编址,它们寻址范围是（C ）。

A．64K B．32C．32K D．163.某一芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。

A.21B.17C.19D.204.指令系统中采用不同寻址方式的目的主要是( C)。

A.实现存储程序和程序控制B.可以直接访问外存C.缩短指令长度，扩大寻址空间，提高编程灵活性D.提供扩展操作码的可能并降低指令译码难度5.寄存器间接寻址方式中，操作数处在( B )。

A.通用寄存器B.贮存单元C.程序计数器D.堆栈6是(A)的简称。

A.精简指令系统计算机B.大规模集成电路C.复杂指令计算机D.超大规模集成电路7．响应中断的时间是_ C 。

A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。

8．常用的虚拟存储器寻址系统由两级存储器组成。

A．主存－辅存；B．－主存；C．－辅存；D．主存—硬盘。

9．访问主存时，让处于等待状态，等的一批数据访问结束后，再恢复工作，这种情况称作。

A．停止访问主存；B．周期挪用；C．与交替访问；D．。

10．浮点数的表示范围和精度取决于。

A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；C．阶码的位数和尾数的位数；D．阶码的机器数形式和尾数的机器数形式。

11．中断向量可提供。

A．被选中设备的地址；B．传送数据的起始地址；C．中断服务程序入口地址；D．主程序的断点地址。

12．加法器采用先行进位的目的是。

A．优化加法器的结构；B．节省器材；C．加速传递进位信号；D．增强加法器结构。

13．在独立请求方式下，若有N个设备，则。

A．有一个总线请求信号和一个总线响应信号；B．有N个总线请求信号和N个总线响应信号；C．有一个总线请求信号和N个总线响应信号；D．有N个总线请求信号和一个总线响应信号。

计算机组成原理课件第08章

计算机组成原理课件第08章

一、接口的功能和组成
1、总线连接方式的I/O接口电路 、总线连接方式的 接口电路 在总线结构的计算机系统中，每一台 I/O设备都是通过I/O接口挂到系统总线上 的。如图示：
数据线： 数据线：传送数据信息 ，其根数一般等于存储 字长的位数或字符的位 数。双向。 设备选择线： 设备选择线：传送设备 码，其根数取决于I/O指 令中设备码的位数。单 向。 命令线： 命令线：传输CPU向设 备发出的各种命令信号 ，其根数与命令信号多 少有关。单向总线。 状态线： 状态线：向主机报告I/O 设备状态的信号线。单 向总线。
CPU在任何瞬间只能接受一个中断源 CPU在任何瞬间只能接受一个中断源 的请求。 的请求。因此，当多个中断源提出中断请 求时，CPU必须对各中断源的请求进行排 队，且只能接受级别最高的中断源的请求 ，不允许级别低的中断源中断正在运行的 中断服务程序。此时，就可用MASK来改 变中断源的优先级别。 另外，CPU总是在统一的时间，即执 CPU总是在统一的时间， 总是在统一的时间 行每一条指令的最后时刻， 行每一条指令的最后时刻，查询所有设备 是否有中断请求。 是否有中断请求。 接口电路中D、INTR、MASK和中断 查询信号的关系如图示：
2、排队器 、 当多个中断源同时向CPU提出请求时，经 排队器的排队，只有优先级高的中断源排上 队，这样就能实现CPU按中断源优先级的高 低响应中断请求。 下图是设在各个接口电路中的排队电路— —链式排队器。
其中首尾相接的虚线部分组成的门电路是排 当各中断源均无中断请求时，各INTRi 为高电 队器的核心，由一个非门和一个与非门构成。 平，其INTP1 '、 INTP2' 、 INTP3 '……均为高电平 中断源优先级最高的是1号中断源。当多个中 。一旦某中断源提出中断请求,就迫使比其优先级 断源提出中断请求时，排队器输出端INTPi， 低的中断源之INTPi '变为低电平，封锁其发中断 只有一个为高电平，表示该中断源排上队。 请求。

《计算机组成原理》8-输入输出系统

《计算机组成原理》8-输入输出系统

允许中断３
INTA &
&
&
允许中断４ &
&
&
&
1
1
1
1
INTR1
INTR2
INTR3
（ b） 串 行 优 先 链 中 断 排 队 线 路
INTR4
&
至下一级
≥1
INT
程序中断方式
2、中断的处理过程
✓ 软件排队的基本做法是：当CPU访问到 INT0
中
有中断请求时，则保留好中断断点后立
断 服
即进入软件排队程序的入口。从最高优
✓ 中断排队的实现 可以用硬件排队或软件排队两种方法来实现
➢ 硬件排队方式 硬件排队的基本特点是，优先级别高的中断源提出中 断请求后，就自动封锁优先级别较低的中断源的中断请求
➢ 软件排队方式 软件排队是通过编写查询程序实现的。
程序中断方式
2、中断的处理过程
➢ 硬排队方式 I N T R0
INTR1 1
程序直接控制方式
2、条件传送方式
✓ 通过程序查询接口中的状态来控制数据传送的方式，也被称为程序查询 方式。
✓ 程序查询方式中，在执行一次有效的数据传送操作之前，必须对外部设 备的状态进行查询，如果外部设备准备就绪，才能执行数据传送操作。
程序直接控制方式
2、条件传送方式
检查状态标记
N 准备就绪？ Y 执行数据传送
I/O接口
1、接口的概念
✓ 介于主机与外部设备之间的一种缓冲电路称为I/O接口电路，简称I/O接口
（Interface）
✓ 对于主机，I/O接口提供了外部设备的工作状态及数据；对于外部设备，I/O

计算机组成原理试题集（含答案）

计算机组成原理试题集（含答案）

计算机组成原理试题集（含答案）计算机组成原理试题一一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。

）1?若十进制数据为137.5则其八进制数为（B ）。

A、89.8B、211.4C、211.5D、1011111.1012. 若x 补=0.1101010，贝U x 原=（A ）。

A、1.0010101B、1.0010110C、0.0010110D、0.11010103. 若采用双符号位，则发生正溢的特征是：双符号位为（ B ）。

A、00B、01C、10D、114. 原码乘法是（A ）。

A、先取操作数绝对值相乘，符号位单独处理B、用原码表示操作数，然后直接相乘C、被乘数用原码表示，乘数取绝对值，然后相乘D、乘数用原码表示，被乘数取绝对值，然后相乘5. 为了缩短指令中某个地址段的位数，有效的方法是采取（C）。

A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址6.下列数中，最小的数是（A）。

A . (101001)2B . (52) 8C. (2B)16 D . 457.下列数中，最大的数是（D）。

A . (101001)2B . (52) 8C. (2B)16 D . 458.下列数中，最小的数是（D）。

A . (111111) 2B (72)8C. (2F) 16 D .509. 已知：X= —0.0011, Y= -0.0101。

（X+Y ）补=（ A ）。

A. 1. 1100B. 1. 1010C. 1. 0101 D . 1. 100010. 一个512KB的存储器，地址线和数据线的总和是（C ）oA. 17B. 19C. 27D. 3611. 某计算机字长是16位它的存储容量是64KB,按字编址，它们寻址范围是（C ）A. 64K B . 32KB C. 32K D. 16KB12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是(C )。

计算机组成原理第八章 第3讲 程序中断方式 PPT

计算机组成原理第八章 第3讲 程序中断方式 PPT

请求，那么依次分别处理设访备问存A储、器T设m 备B、设
备C的时间如下：
0、指令周期 1、链式查询Tdc
tA = 2TM + TDC + TS + TA + TR
2、保护现场Ts 3、恢复现场Tr
tB = 2TM + 2TDC + TS + TB + TR
tC = 2TM + 3TDC + TS + TC + TR
• 由向量地址指出每个中断源设备的中断服务程序入口， 这种方法通常称为向量中断。
8.3.4多级中断
8.3.4多级中断
8.3.4多级中断
8.3.4多级中断
• 多级中断源的识别
中断优先排队电路 中断向量产生电路
举例
中断处理流程，并假访设问存执储行器T一m 条指令 的时间也为TM。如果三个设备同时发出中断
• ③轮换优先级方式B：要求CPU可在任何时间规定最优优先 级，然后顺序地规定其他IR线上的优先级。
• ④查询方式：由CPU访问8259的中断状态寄存器，一个状 态字能表示出正在请求中断的最高优先级IR线，并能表示出 中断请求是否有效。
8.3.5中断控制器
处理三个设备所需的总时间为：T=tA+tB+tC
T是达到中断饱和的最小时间，即中断极限频 率为：f=1/T
8.3.5中断控制器
8.3.5中断控制器（略）
多个8259进行级联以处理多达64个中断请求。在这种情 况下允许有一个主中断控制器和多个从中断控制器，称为 主从系统。
优先级选择方式有四种：
• ①完全嵌套方式：是一种固定优先级方式，连至IR 0的设 备优先级最高，IR 7的优先级最低。这种固定优先级方式 对级别低的中断不利，在有些情况下最低级别的中断请求可 能一直不能被处理。

计算机组成原理名词解释和简答

计算机组成原理名词解释和简答

计算机组成原理名词解释和简答第一章名词解释：1.中央处理器：主要由运算器和控制器组成。

控制部件，运算部件，存储部件相互协调，共同完成对指令的执行。

2.ALU：对数据进行算术和逻辑运算处理的部件。

3.数据通路：由操作元件和存储元件通过总线或分散方式连接而成的进行数据存储，处理和传送的路径。

4.控制器：对指令进行译码，产生各种操作控制信号，规定各个部件在何时做什么动作来控制数据的流动。

5.主存：存放指令和数据，并能由中央处理器（CPU）直接随机存取。

6.ISA：指令集体系结构：计算机硬件与系统软件之间的接口。

指令系统是核心部分，还包括数据类型，数据格式的定义，寄存器设计，I/O空间编址，数据传输方式，中断结构等。

7.响应时间：作业从开始提交到完成的时间，包括CPU执行时间，等待I/O的时间，系统运行其他用户程序的时间，以及操作系统运行时间。

8.CPU执行时间：CPU真正用于程序执行的时间。

包括用户CPU时间（执行用户程序代码的时间）和系统CPU时间（为了执行用户代码而需要CPU运行操作系统的时间）简答题：1.冯诺依曼计算机由那几部分组成，主要思想：①计算机应由运算器、控制器、存储器、输入设备和输出设备五个基本部件组成。

②各基本部件的功能是：存储器不仅能存放数据，而且也能存放指令，形式上两者没有区别，但计算机应能区分数据还是指令；控制器应能自动执行指令；运算器应能进行加/减/乘/除四种基本算术运算，并且也能进行一些逻辑运算和附加运算；操作人员可以通过输入设备、输出设备和主机进行通信。

③采用“存储程序”工作方式。

2.从源程序到可执行程序的过程：第二章名词解释：1.定点数：计算机中小数点固定在最左（或右）边的数2.汉字输入码：汉字用相应按键的组合进行编码表示3.汉字内码：计算机内部进行汉字存储，查找，传输和处理而采用的存储方式，两个字节表示一个内码4.大端方式：数据字的最低有效字节存放在大地址单元中5.边界对齐：要求数据的地址是相应的边界地址。

什么是中断PPT课件

什么是中断PPT课件

类型32
类型31
CS
IP
保留的中断
（共27个）
0000 : 007 FH 0000 : 007 EH
类型5
0000 : 0014 H 溢出中断
CS
0000 : 0013 H
类型4
IP
0000 : 0010 H
CS
0000 : 000F H 断点中断
专用的中断
类型3
IP CS
ห้องสมุดไป่ตู้
0000 : 000C H 0000 : 000B H
• 软件中断（内部中断） 执行中断指令或由CPU本身启动的中断称为内 部中断。
• 外部中断包括非屏蔽中断和可屏蔽中断。
2021
5
8.2 8086/8088的中断结构 8086/8088具有一个灵活的中断系统，它能 处理多达256种不同的中断类型。
1、8086的中断源 分别定义为中断0～255。有些被CPU使用、 有些有些被DOS系统使用、有些留给用户使 用。
8 位，若IRi 有效，对应位置“1”，直到IRi 得到 响应。 因此，IRR记录外中断源IRi的请求信息。
2021
15
4. 中断服务寄存器 ISR 8位，当IRi得到响应时，对应位置“1”。 ISR 记录正在处理的IRi。
因此，ISR记录CPU对IRi的响应情况。
2021
16
5. 控制逻辑 （1）由IRR 和PR 的情况，向8259A 其它部
5、CPU向8259发送第二个INTA信号，8259接收后 向数据总线发送一个8位的中断向量号。
2021
20
202112二8259a的内部结构与引脚信号控制逻辑中断服务寄存器isr优先权电路pr中断请求寄存器irr中断屏蔽寄存器imr读写控制逻辑级联缓冲比较器数据总线缓冲器rdwrcsenspintaintir8259a内部逻辑框图202113数据总线缓冲器8位双向三态是8259a与cpu之间的数据接口

《计算机组成原理》课程中“DMA方式”知识点的教学设计

《计算机组成原理》课程中“DMA方式”知识点的教学设计

本栏目责任编辑：王力计算机教学与教育信息化《计算机组成原理》课程中“DMA 方式”知识点的教学设计智爱娟，刘雅琴，侯凤云（洛阳师范学院信息技术学院，河南洛阳471934）摘要：教学设计是为了提高教学效率和教学质量，根据课程标准的要求和教学对象的特点，将教学诸要素有序安排，形成教学方案的设想和计划。

本文通过对教材和学情的分析，从学什么，为什么学，如何学三方面探讨了《计算机组成原理》课程“DMA 方式”一节的教学设计，利用该教学设计形成的教学方案在河南省教育系统教学技能竞赛中得到了学生和同行的好评。

关键词：教学设计；DMA 方式；教学目标；教学案例中图分类号：G642文献标识码：A文章编号：1009-3044(2021)12-0170-02开放科学（资源服务）标识码（OSID ）：1引言美国教育家加涅（R.M.Gagne ）1988年在《教学设计原理》中提出：教学设计是一个系统化（systematic ）规划教学系统的过程。

教学设计要从“为什么学”入手，确定“学什么”“如何学”，最后通过对学习效果的评价，修正各个教学环节，最终力求获得最佳的教学效果。

《计算机组成原理》是我校信息技术学院计算机科学与技术专业、物联网工程专业和网络工程专业的一门专业基础课程，主要讲述计算机五大部件的内部结构及工作原理。

课程内容枯燥乏味、抽象难懂。

因此，教师在课前要针对学生情况对讲述的知识进行教学设计，化难为易、循序渐进引导学生进入知识环境，将抽象知识具体化，激发学生产生兴趣，共同完成教学任务。

本文以“DMA 方式”为例探讨教学设计的方法。

2“DMA 方式”教学设计2.1教材分析和学情分析1）教材分析本节课内容选自高等教育出版社出版的《计算机组成原理（第2版）》（唐硕飞编著）中的第5章输入输出系统的第6节。

在讲授本节课之前学生刚学习了程序中断方式接口电路的基本组成，以及程序中断方式下主机和外部设备传输数据的原理，为本节课的学习奠定了基础。

计算机组成原理(李小勇)第8章

计算机组成原理(李小勇)第8章
采用同步定时方式
计算机学院体系结构中心
2019/10/19
8.1.2 信息交换方式 程序查询方式 程序中断方式 DMA方式 通道方式
计算机学院体系结构中心
2019/10/19
8.2程序查询方式
1、设备编址 统一编址 独立编址 2、输入输出指令 3、程序查询接口
设备选择电路 数据缓冲寄存器 设备状态寄存器
计算机学院体系结构中心
2019/10/19
8.4.3 基本的DMA控制器
1、DMA基本构成 (1)内存地址计数器 (2)字计数器 (3)数据缓冲寄存器 (4)“DMA请求”标志 (5)“控制/状态”逻辑 (6)中断机构
计算机学院体系结构中心
2019/10/19
2、传送过程 当外设有DMA请 求时，通常CPU 在本机器周期结 束后，响应DMA 请求。
计算机学院体系结构中心
2019/10/19
计算机学院体系结构中心
2019/10/19
访问存储器TM 访问存储器TM
0、指令周期 1、链式查询TDC 2、保护现场Ts 3、恢复现场TR
计算机学院体系结构中心
2019/10/19
中断处理流程，并假设执行一条指令的时间 也为TM。如果三个设备同时发出中断请求， 那么依次分别处理设备A、设备B、设备C的 时间如下：
2019/10/19
8.3.5中断控制器
8259中断控制器是一个集成电路芯片，它将中断接口与 优先级判断等功能汇集于一身，常用于微型机系统。 其内部结构如图8.11所示。 8位中断请求寄存器(IR)接受8个外部设备送来的中 断请求，每一位对应一个设备。 中断请求寄存器的各位送入优先权判断器，根据中 断屏蔽寄存器(IM)各位的状态来决定最高优先级的 中断请求，并将各位的状态送入中断状态寄存器IS。 IS保存着判优结果。由控制逻辑向CPU发出中断请 求信号INT，并接受CPU的中断响应信号INTA。 数据缓冲器用于保存CPU内部总线与系统数据总线 之间进行传送的数据。 读/写逻辑决定数据传送的方向，其中IOR为读控制， IOW为写控制，CS为设备选择，A0为I/O端口识别。

清华微机讲义第八章中断

清华微机讲义第八章中断

3、然后转到需要处理的中断源的服务程序的
入口，同时清除中断请求触发器。（思考： 为什么清除触发器？） 4、当中断处理完后，在恢复被保留下来的各 个寄存器和标志位的状态——恢复现场，恢 复IP和CS值——恢复断点。使CPU返回断点， 继续执行主程序。
B、实现优先权排队
系统中一般都会有多个中断源，所以可能会
第八章 中断
第一节 引言
回
顾：微机系统的层次结构，CPU、主机、 接口电路及外部设备之间的结构关联，输入/ 输出的一般概念。 本讲重点：微机系统主机与外部设备之间的 数据传送，包括I/O端口的寻址方式，输入/输 出的传送控制方式。
1、为什么要用中断
前一章我们着重讲了查询和中断的区别和问
（1）屏蔽法 IN AL，[20H]；输入请求 TEST AL，80H ；检查最高位（电 源故障）是否有请求 JNE PWF ；转至电源故障处理程序 TEST AL，40H ；检查磁盘是否有请 求 JNE DISS ；有则转到磁盘的子程 序 TEST AL，20H ；检查磁带请求 JNE MT ；转到磁带相关处
B、硬件的优先权排队电路
1、中断优先权编码电路 用硬件编码器和比较器实现优先权排队
我们先来看电路图
思考：这个图以后用在什么结构里？
2、链式优先排队电路
排在链最前面的中断其优先级最高。
第四章 中断控制器 intel8259A
1、8259A的功能
Intel 8259A是与8080/8085系列以及
8个中断源的中断请求信号进行屏蔽控制。当 其中某位置”0”时，则相应的中断请求可以 向CPU提出；否则，相应的中断请求被屏蔽， 即不允许向CPU提出中断请求。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
程序中断方式
精选课件
1
8.3 程序中断方式
8.3.1中断的概念、功能 8.3.2程序中断方式的基本接口 8.3.3单级中断 8.3.4多级中断 8.3.5Pentium中断机制
精选课件
2
8.3.1中断的概念、功能
中断（Interrupt）是指CPU暂时中止现 行程序，转去处理随机发生的紧急事件， 处理完后自动返回原程序的功能和技术。
多级指的是优先权级别有多个 每级有一个中断优先权 优先权高的中断级别级可以打断低的级别
• 如图8.9示
精选课件
14
精选课件
15
8.3.4多级中断
-多级中断可分为一维多级中断和二维多级中断
一维多级中断：每一级中断中有一个中断源。
二维多级中断：每一级中断中有多个中断源
-说明：
• 中断响应时，确定哪一级中断和中断源采用硬件实现。采 用了独立请求方式和链式查询方式相结合的方式。多级中 断可以嵌套，但同一级的中断不允许嵌套
硬件 实现
精选课件
软件 实现
可再接 中断
7
8.3.1中断的概念、功能
中断处理过程注意几个问题：
响应中断时机：外界中断请求是随机的，但 CPU只有在当前指令执行完毕后，才转至公操 作
断点保护问题（PC，寄存器内容和状态的保 存）
中断屏蔽：开中断和关中断问题。 中断是由软硬件结合起来实现的
精选课件
• 使用多级堆栈保存现场（包括IM） • 一个系统有n级中断，则CPU中有n个IR，n个IM，某级中
断被响应后，则关闭本级和低于本级的IM，开放更高级的 IM。
精选课件
16
8.3.4多级中断
精选课件
17
8.3.4多级中断
• 多级中断源的识别
中断优先排队电路 中断向量产生电路
精选课件
18
举例
1)实现主机和外设的并行工作； 2)处理故障； 3)实现多道程序的分时操作； 4)实时控制； 5)实现人机联系； 6)实现多机通信。Fra bibliotek精选课件
5
8.3.1中断的概念、功能
中断源：能够向CPU发出中断请求的事件。
常见中断源有：
输入、输出设备中断。如键盘、打印机等工作过程中已做好 接收或发送准备。
中断系统是计算机实现中断功能的软硬件 总称。一般在CPU中设置中断机构，在外 设接口中设置中断控制器，在软件上设置 相应的中断服务程序。
精选课件
3
8.3.1中断的概念、功能
中断适合于处理随机出现的事务 主程序只在设备就绪时才与之交互数据
精选课件
4
8.3.1中断的概念、功能
中断系统的功能包括：
单级中断示意图8.7类似于第六章的链式查 询方式。
精选课件
11
8.3.3单级中断
中断响应：
精选课件
12
8.3.3单级中断
中断源的识别：串行排队链法（菊花链查询方式）
• IR1，IR2，IR3为中断请求信号
• IS1，IS2，IS3为中断选中信号
• INTI为中断排队输入
• INTO为中断排队输出
例1、参见图8.9所示的二维中断系统。请 问： (1)在中断情况下，CPU和设备的优先 级如何考虑?请按降序排列各设备的中断优 先级。
答：在中断情况下，CPU的优先级最低。 各设备的优先次序是： A→B→C→D→E→F→G→H→I→CPU。
精选课件
19
(2)若CPU现执行设备B的中断服务程序， IM2，IM1，IM0的状态是什么?如果CPU 执行设 备D的中断服务程序，IM2，IM1， IM0的状态又是什么?
控后将制受中信理断号外请，设求将的线数中的据断请“请求准求信备，号就向接绪外收”设到标精发选“志课出件中R响D断应置请中“求断1””信；标号志并IR关；闭中断；
10
8.3.3单级中断
所有中断源属于同一级，离CPU越近，优 先级越高。
要点：在执行某个中断请求的过程中，不 允许其他中断源再打断中断服务程序。即 使其优先级别更高。
中断源识别之后获取中断向量
• 当CPU响应中断时，由硬件直接产生一个固定的地 址(即向量地址)
• 由向量地址指出每个中断源设备的中断服务程序入口， 这种方法通常称为向量中断。
精选课件
13
8.3.4多级中断
概念：多级中断系统是指计算机系统中有相当多 的中断源，根据各中断事件的轻重缓急程度不 同而分成若干级别，每一中断级分配给一个优 先权。
答：当前执行B的中断：
IM2，IM1，IM0为111
当前执行D的中断：
IM2，IM1，IM0为0精1选课1件
20
(3)每一级的IM能否对某个优先级的个别设 备单独进行屏蔽?如果不能，采取什么办法 可达到目的?
答：不能，因为共用IM。 通过设置允许中断触发器为0，禁止该设备发
出中断，对其屏蔽。
精选课件
21
(4)假如设备C一提出中断请求，CPU立即 进行响应，如何调整才能满足此要求?
答：增加更高一级（第3级）的中断请求逻 辑，将C单独放置于第3级中。
8
8.3.2程序中断方式的基本I/O接口
数据缓冲寄存器
BS外设接口忙（BuSy）标志
RD外设准备就绪（ReaDy）标志
EI（Enable Interrupt中断允许触发器）
IR（Interrupt Request）中断请求触发 器
IM（Interrupt Mask）中断屏蔽触发器
精选课件
数据通道中断。如磁盘、磁带等要同主机进行数据交换等。 实时时钟中断。 故障中断。例如电源掉电、设备故障等要求CPU进行紧急处
理等。
系统中断。如运算过程出现溢出、数据格式非法，数据传送 过程出现校验错，控制器遇到非法指令等等。
为了调试程序而设置的中断。
精选课件
6
8.3.1中断的概念、功能
不再接 中断
9
8.3.2程序中断方式的基本接口
⑨表①示表中示断④⑤⑦由服⑥表表表程务表示示示序程（示当允如启②③序1在设许果0动表表通）一备中“外示示过表条动断⑧中设接数输示指作标表断，口据入C令结志示屏将P向由指执束E转U蔽该I外外令行为或发向”外设设把末“缓出该标设发传接尾1冲控设志接”出送口C时寄制备I口MP启到中，存信的U的为动接数接器号检中“信口据口数C查断忙0将号的缓”向据中服”时接；缓冲C填断务标，P口冲寄满请程U志C中寄存时求发P序B的存器U，线出S入在B器的置设，中口S一；数“备断和；条据1向请R”指读D，接求标令至“口信志执C准送号P复行备出；U位结就中一。束绪的”寄标存志器R；D