当前位置：文档之家 › [幼儿教育]第6章 输入输出和中断技术

[幼儿教育]第6章 输入输出和中断技术

  • 格式：ppt
  • 大小：1.70 MB
  • 文档页数：103

下载文档原格式

  / 103

合集下载

第6章 输入输出和中断技术

第6章 输入输出和中断技术
13
4. I/O地址的译码
目的：
确定端口的地址
参加译码的信号：
#IOR，#IOW，高位地址信号
产生条件
IO/#M=1
#RD=0
#IOR=0
#WR=0
#IOW=0
OUT指令将使总线的IOW信号有效
IN指令将使总线的IOR信号有效 14
I/O译码的地址信号
当接口只有一个端口时：
速度匹配
数据的缓冲与暂存
信号的驱动能力
信号驱动
信号形式和电平的匹配
信号类型转换
信息格式
信号格式转换
时序匹配（定时关系）
总线输入 输出数据
AB
译码 电路
DB
CB
控制
逻辑
数据输入寄存器 (or 三态门)
数据输出寄存器 (锁存器)
状态寄存器 (or 三态门)
9
I/O端口的编址方式
8086/8088寻址端口的能力：
64K个端口
端口的编址方式：
与内存统一编址 独立编址
10
端口与内存的统一编址
特点：
指令及控制信号统一； 内存地址资源减少
00000H
F0000H FFFFFH
内存 地址 960KB
I/O地址 64KB
11
端口的独立编址
50
1. 中断的基本概念
HOLD信号进行响应； DMA控制器收到HLDA信号后，就开始控制总线，并向
外设发出DMA响应信号DACK。
45
DMA工作方式
周期窃取：
每个DMA周期只传送一个字节或一个字就立即释放总线。
数据块传送：
要求接口要 有较大缓存

微机原理与应用课件 第6章输入输出和中断技术1-2-09

微机原理与应用课件 第6章输入输出和中断技术1-2-09

第6章 输入/输出和中断技术
5. 接口（interface）与端口（port）
传送I/O信息（数据、状态、控制）的接口电路中的寄存器 称为端口（数据端口、状态端口和控制端口）。 不同的寄存器有不同的端口地址，用地址来访问。 端口由一个或多个寄存器组成。接口由若干个端口加上相 应的控制逻辑组成。
注意：地址不是对接口而言。
第6章 输入/输出和中断技术
6.1 输入输出及接口 6.2 输入和输出的传送方式 6.3 中断技术 6.4 80X86/Pentium中断系统 6.5 8259A可编程中断控制器* 6.6 中断程序设计*
第6章 输入/输出和中断技术
地址总线 AB
CPU
存 I/O 输 储 接入 器 口设
备
输
I/O 接 口
6. I/0接口电路的结构
第6章 输入/输出和中断技术
实现对CPU数据总线速度 和驱动能力的匹配
DB 总线驱动
主 AB 地址译码
机 CB 控制逻辑
数据 缓冲器
状态 寄存器
控制 寄存器
数据信息
状态信息 外 设
控制信息
接CPU一侧 接外设一侧
接口
端口
实现各寄存器端口 寻址操作
实现接口电路中的各寄存器端口的 读/写操作和时序控制
出 设 备
数据总线 DB 控制总线 CB
微型计算机系统结构示意图
第6章 输入/输出和中断技术
6.1 输入输出及接口
键盘
计算机
接 口
外设
鼠标 CRT
打印机
绘图仪 为什么外设不能象存贮器一样直接挂在CPU上?
存贮器功能单一：
（1）传送方式单一 (传送一个字节)
（2）品种单一 RAM、ROM（控制信号确定)

第六章 输入输出和中断

第六章 输入输出和中断

中断服务程序入口：
IE0
IT0 IE1 IT1 IS
0003H~000AH
000BH~0012H 0013H~001AH 001BH~0022H 0023H~002AH
在中断服务程序的最后，须放一条指令 RETI，该指令 清“ 0 ”响应时所置的优先级触发器（ RET 没有此操作） ，然后返回。
举例：
接口电路究竟起什么作用？ 或者说它的任务是什么？
接口电路的任务： ●对数据提供缓冲（时间和电器性能上）： 设置数据的寄存、缓冲逻辑， ●信息格式相容性变换： 如串并行的转换；电平转换、数／模或模／数转换等； ●协调时序差异：提供“准备好”“空”“满”等状态信号 ●提供地址译码或设备选择信号： ●提供中断和DMA控制逻辑及管理：
二、CPU与外设间的接口信号 1、数据（Data） 数字、模拟、开关 2、状态（Status）） 输入时：“准备好”（Ready） 输 出 时 ： “ 空 ” （ Empty）、“ 忙 ”(Busy) 3、控制（Control） 外设的启动、停止、读、写
6．2 CPU与外设数据传送方式
有直接、查询、中断、
(3) TF0、TF1（Timer overflow interrupt flag)定时器溢出中断标志
当定时器/计数器最高位进位时，置“1”TFi表示正在向CPU申 请中断，CPU响应中断后，自动清“0” TFi。
二、中断控制
1、IE（Interrupt Enable）中断允许寄存器：控制中断是开放还是 屏蔽的。
2、IP（Interrupt priority） 中断优先权控制寄存器（B8H）
（1）PS：串行口中断优先级控制位
（2）PT0、PT1：定时器/计数器中断优先级控制位

第六章 输入输出和中断技术1

第六章 输入输出和中断技术1

内 部 数 据 总 线
外 部 数 据 引 脚
读数据
6.2 输入输出的传送方式
♦ 程序控制的输入输出 – 无条件传送 – 查询传送 ♦ 中断控制的输入输出 ♦ 直接存储器访问方式（DMA） 直接存储器访问方式（ ）
第6章 输入 输出和中断技术 章 输入/输出和中断技术
无条件传送方式
♦ 所谓无条件，就是假设外设已处于就绪状态，数 所谓无条件，就是假设外设已处于就绪状态，
当外设准备好时， 执行I/O指令传送数据 当外设准备好时，CPU执行 指令传送数据；若 执行 指令传送数据； 未准备好时， 等待。 未准备好时，则CPU等待。 等待 ♦ 要求 要求CPU与外设间的接口电路需要两个端口： 数 与外设间的接口电路需要两个端口： 与外设间的接口电路需要两个端口 据端口和状态端口。 据端口和状态端口。 ♦ 优点 ： 能较好地协调外设与 优点：能较好地协调外设与CPU之间的定时关系， 之间的定时关系， 之间的定时关系 因而比无条件传送方式容易实现准确传送。 因而比无条件传送方式容易实现准确传送。 ♦ 缺点 该方式需要不断查询外设的状态，大量时间 缺点:该方式需要不断查询外设的状态 该方式需要不断查询外设的状态， 花在等待循环中，当主机与中、 花在等待循环中 ， 当主机与中 、 低速外设交换信 息时，大大降低了CPU利用率。 利用率。 息时，大大降低了 利用率
第6章 输入 输出和中断技术 章 输入/输出和中断技术
I/O接口的构成 接口的构成
♦ 端口： I/O接口通常设置有若干个寄存器，用来暂存 端口： 接口通常设置有若干个寄存器， 接口通常设置有若干个寄存器 用来暂存CPU和外设之 和外设之
间传输的数据、状态和控制信息 接口内的寄存器通常被称为端口 接口内的寄存器通常被称为端口。 间传输的数据、状态和控制信息,接口内的寄存器通常被称为端口。 ♦ 根据寄存器内暂存信息的类型，分别称为数据端口、控制端口和状 根据寄存器内暂存信息的类型，分别称为数据端口 数据端口、 态端口 ♦ 每个端口有一个独立的地址，CPU可以用端口地址代码来区别各个 每个端口有一个独立的地址， 可以用端口地址代码来区别各个 不同的端口，并对它们分别进行读/写操作 不同的端口，并对它们分别进行读 写操作

输入输出与中断

输入输出与中断

6.1.3 输入/输出端口的编址方式

ቤተ መጻሕፍቲ ባይዱ

在微型计算机系统中， CPU 对外设的访问实 际上是对外设接口电路中相应的 I/O端口进行 访问。 I/O端口的编址通常有两种不同的方式。一是 与内存单元统一编址，二是独立编址。
1.I/O端口统一编址



又称为存储器映射编址方式，即把每个I/O端 口都当作一个存储单元看待，按照存储单元 的编址方式统一安排端口的地址。 优点：可以用访问内存的方法来访问I/O端口。 由于访问内存的指令种类丰富、寻址方式多 样，因此这种编址方式为访问外设带来了很 大的灵活性。同时，I/O控制信号也可与存储 器的控制信号共用，从而给应用带来了很大 的方便。 缺点：外设占用了一部分内存地址空间，这 就减少了内存可用的地址范围。此外从指令 上不易区分当前是对内存进行操作还是对外 设进行操作。 Intel MCS-51 等 系 列 的 单 片 微 型 计 算 机 和 Motorola 公 司 的 MC6800 、 MC68000 及 68HC05等微处理器就采用统一编址方式。
6.1.2 CPU与输入/输出接口之间的信息(续)




数据信息、状态信息和控制信息是属于不同 性质的信息，需要分别传送。 I/O端口包括:数据端口、状态端口和控制端口。 CPU 通过数据端口从外设读入数据或向外设 输出数据。 从状态端口读入设备的当前状态，通过控制 端口向外设发出控制命令。 一个I/O接口可能仅包含其中的一类或两类端 口，当然也可能包含全部三类端口。
第6章 输入输出与中断
6.1 输入/输出接口概述 6.2 CPU与外设之间的数据传送方式 6.3 中断技术 6.4 中断控制器8259A

微型计算机原理及应用：第6章 输入输出和中断技术

微型计算机原理及应用：第6章 输入输出和中断技术
——可寻址的端口号为0~65535(FFFFH)
•端口地址小于或等于FFH(255)，可以用立即数表示端口地址 IN AL, 42H (8位) 或 IN AX,42H (16位) OUT 43H, AL (8位) 或 OUT 43,AX (16位)
6.1.4 简单的I/O接口
1. 三态缓冲.
用三态门组成,只有当CPU选通时,才允许相应的设备与CPU进 行信息传递.P225-P226
4.DMA传送：在DMAC的控制下，外设直接和存储器（也可外设与外设，存储
器与存储器之间）进行数据传送，而不必经过CPU ，传送速度基 本取决于外设与存储器的速度，从而传送效率大大提高。
6.3 中断技术
6.3.1中断及中断处理过程
中断最初是作为处理器与外部设备交换信息的一种控制方式提出的。由此，最 初的中断全部是对外部设备而言的，称为外部中断或硬件中断。
DMA方式是一种由专门的硬件电路执行I/O的数据传送方式，它 可以让外设接口直接与内存进行高速的数据传送，而不必经过 CPU。这种专门的硬件电路称为DMA控制器，简称DMAC
DMAC的功能
▪ （1）外设通过DMA控制器向CPU提出DMA申请。 ▪ （2）DMA控制器接受外设的DMA请求，取得总线控制权。 ▪ （3）总线载决逻辑对总线申请进行载决，把总线控制权交给
由于不查询外设状态，接口电路不需要状态寄存器
输入方式 IN AL, 0A0H
输出方式 OUT 0A1H, AL
A0 CE
A1
例：采用同步传送系统
（二）查询（条件）传送 适用于CPU与外设异步工作的情况。 在执行输入输出前，要先查询接口中状态寄存器的状态。 输入时，状态寄存器的状态指示要输入的数据是否已经准备就绪 输出时，状态寄存器的状态指示输出设备是否空闲

第6章2 输入和输出和中断技术8259

第6章2 输入和输出和中断技术8259

非屏蔽中断通常用来处理系统中出现的重大事故和紧急情况，
如系统掉电处理、紧急停机处理等。在IBM PC系列微机中， 若系统板上存储器产生奇偶校验错或I/O通道上产生奇偶校验
错或Intel 8087/80287产生异常都会引起一个NMI中断。
MECHANICAL & ELECTRICAL ENGINEERING COLLEGE
第6章 输入输出和中断技术
2. 软件中断(内部中断）
；除数BL＝0，产生除法错中断
mov ax,200h mov bl,1 div bl ；商＝200H，不能用AL表达
若TF=1，则CPU处于单步工作方式，即每执行完一条指 令之后就自动产生一个中断类型码为1的内部中断，使得指令 的执行成为单步执行方式。 单步执行方式为系统提供了一种方便的调试手段，成为能 够逐条指令地观察系统操作的一个窗口。如DEBUG中的跟踪 命令，就是将标志TF置1，进而去执行一个单步中断服务程序， 以跟踪程序的具体执行过程，找出程序中的问题或错误所在。
非屏蔽中断请求 NMI 中 断 控 制 系 统 (82 59 A) 硬件中断 可 屏 蔽 中 断 请 求
中断逻辑 INTR INTO 指令 除数为 0 中断
INT3 指令
单步中断
图 6- 16 8086/8088中断分类
…
蔽中断请求，它不受中断允许标志IF的限制，其中断类型码 为2。当NMI引脚上出现上升沿触发时，表示非屏蔽中断请求 信号有效，CPU内部会把该信号锁存起来，但要求该信号的 有效电平持续2个时钟周期以上。CPU接收到非屏蔽中断请求 信号后，不管当前正在做什么事，都会在执行完当前指令后 立即响应中断请求而进入相应的中断处理。在实际系统中，
MECHANICAL & ELECTRICAL ENGINEERING COLLEGE

第6章输入输出与中断

第6章输入输出与中断

6.2 CPU与外设之间的数据传送方式
6.2.1 无条件方式 6.2.2 查询方式 6.2.3 中断方式 6.2.4 DMA方式
6.2.1 无条件传送方式
无条件传送方式主要用于外部控制过程的各种动 作是固定的、且是已知的，控制的对象是一些简单 的、随时“准备好”的外设。也就是说，在这些设 备工作时，随时都可以接收CPU输出的数据，或者 它们的数据随时都可以被CPU读出。
端口
I/O 接 口 通 常 设 置 有 若 干 个 寄 存 器 ， 用 来 暂 存CPU和外设之间传输的数据、状态和控制信息， 这些接口内部的寄存器通常称为端口，分别为数 据端口、状态端口、控制端口。每个端口有一个 独立的地址，CPU可通过端口地址来读/写它们。
6.1.3 输入/输出端口的编址方式
MOV [BX], AL ； 存到内存BUFFER缓冲区
INC BX
； 修改地址指针
LOOP ABC ； 未送完，继续传送
1)输入指令IN
格式：IN OPD，OPS 功能：从端口(地址为n或在DX中)输入８位数据到
AL或输入16位数据到AX。 IN AL，40H；从40H端口读入一个字节送AL MOV DX ， 8F00H ； 将 端 口 地 址 8F00H 送 DX
优点：可以用访问内存的方法来访问 I/O端口。由于访问内存的指令种类 丰富、寻址方式多样，因此这种编址 方式为访问外设带来了很大的灵活性。 同时，I/O控制信号也可与存储器的 控制信号共用，从而给应用带来了很 大的方便。
缺点：外设占用了一部分内存地址空间，这就减少了内存可用 的地址范围。此外从指令上不易区分当前是对内存进行操作还 是对外设进行操作。 Intel MCS-51等系列的单片微型计算机采用统一编址方式。

第06章输入输出接口及中断技术X课件

第06章输入输出接口及中断技术X课件

3．控制信息 控制信息是CPU通过接口传送给外设的，CPU通过发送控制信息设置外设(包括接口)的工作模式、控制外设的工作。如外设的启动信号和停止信号就是常见的控制信息。实际上，控制信息往往随着外设的具体工作原理不同而含义不同。
CPU通过接口和外设交换信息时，只能用输入指令(IN)和输出指令 (OUT)传送数据， 所以状态信息、控制信息也是被作为数据信息来传送的，即把状态信息作为一种输入数据，而把控制信息作为一种输出数据，这样，状态信息和控制信息也通过数据总线来传送。但在接口中，这三种信息是在不同的寄存器中分别存放的。 即通过端口来访问以上的信息
小 结
返回
二、端口（PORT）
I/O端口：是指I/O接口中存放数据信息、状态信息和控制信息，CPU可以读/写的一组寄存器或特定电路，被称为I/O端口。 一般接口通常有数据端口、控制端口、状态端口 数据端口：（I、O） 输入数据端口（I）：保存外设给CPU的数据 输出数据端口（O）：保存CPU给外设的数据 状态端口：（I） 存放I/O设备或接口本身的工作状态信息 控制端口：（O） 存放CPU给外设或接口电路的命令
2. 状态信息 状态信息作为CPU与外设之间交换数据时的联络信息，反映了当前外设所处的工作状态，是外设通过接口送往CPU的。CPU通过对外设状态信号的读取，可得知输入设备的数据是否准备好、输出设备是否空闲等情况。对于输入设备，一般用准备好(READY)信号的高低来表明待输入的数据是否准备就绪；对于输出设备，则用忙(BUSY)信号的高低表示输出设备是否处于空闲状态，如为空闲状态，则可接收CPU输出的信息，否则CPU要暂停送数。因此，状态信息能够保障CPU与外设正确地进行数据交换。
6.1.1I/O接口电路的功能和必要性
一、I/O接口要解决的问题 速度匹配(Buffer)：键盘0.5s,打印机几十ms, 软盘500KB/S,硬盘100MB/S 信号电平和驱动能力(电平转换器、驱动器) 信号形式匹配(A/D、D/A) 信息格式(字节流、块、数据包、帧) 时序匹配(定时关系) 总线隔离(三态门)

第6章 输入输出与中断技术PPT

第6章 输入输出与中断技术PPT

2、8259A的控制字---怎么写控制字 ？
8259的初始化流程如图 注意次序不可颠倒
ICW1和ICW2是必须写的
N
写ICW1
写ICW2
级连？
Y 写ICW3 N
需ICW4?
Y 写ICW4
PPT
ICW1---总体工作方式控制字
A0 0 D7 D6 D5 D4 D3 D2 D1 D0
X SNGL
由ICW1确定 接口地址为20H和21H； 中断为上升沿触发；单片8259A；不写ICW4； 由ICW2确定 与IR0-IR3对应的中断向量码为08H-0BH； IR4-IR7不使用。
根据要求，各初始化参数及工作参数如下：
ICW1 = 00010010 = 12H ICW2 = 08H OCW1 = 11110000 = 0F0H
讲述
四、 8259A的编程使用
8259A有多种工作方式，具体采用哪种工作方式，由程序员编程来确定。 程序员通过指令使CPU向8259发送不同的控制命令字来规定8259的工 作方式。 控制命令字分为两类： 初始化命令字(ICW)：在使用8259A之前，必须按规定向其发送初 始化命令字，以规定它的各种工作方式。写入之后不能改变。 ICW1～ICW4 操作命令字（OCW ）：在8259A的工作期间，CPU也可发送操作命 令字，或者改变工作方式，或者实时读取8259A中某些寄存器的内 容（OCW1～OCW3）
X
XX1ICW1识 位LTIMIC4
1 = 需要ICW4 0 = 不需要ICW4
偶 地 址
1 = 单片 0 = 级连
任意值
任意值
从高位向地位介绍
1 = 电平触发 0 = 边沿触发 PPT

第6章 输入输出和中断技术

第6章 输入输出和中断技术
数据端口：数据的输入输出 双向的 端口 状态端口：把外部设备的状态信息送进CPU，
通常为输入端口
控制端口：把CPU控制信息输出给外部
9
I/O端口
I/O接口
DB
数据
CPU
控制命令
状态
外设状态
控制
外设
10
3. I/0端口编址
计算机系统中包含各类不同功能的接口电路。


每个接口中含1个或多个端口。
主要程序段
……
Seg7 DB 3FH,06H,5BH,4FH,66H,6DH,7DH,07H,7FH,67H,77H,7CH,39H,5EH,79H,71H ……
LEA BX, Seg7 MOV AH, 0 GO: IN AL, 0F1H
4个开关的不同状态呈现为 ： 0000～1111
AND AL, 0FH
’B’ ’C’ ’D’ ’E’ ’F’
形状
7段码 .gfedcba
01111111 01100111 01110111 01111100 00111001 01011110 01111001 01110001
仅给出8位地址，为 部分地址译码
根据开关状态在7段数码管上显示数字或符号
设输出接口的地址为F0H，输入接口地址 为F1H
N
传送完？
Y
结束
每满足一次 条件只能进 行一次数据
传送
超时?
N 读入并测试外设状态
N 复位计时器
READY?
Y 与外设进 行数据交换
N
传送完？
Y 结束
防止死循环 Y
超时错
查询工作方式例
外设状态端口地址为03FBH，第5位(bit5)为状态 标志（=1忙，=0准备好）
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

状态寄存器
保存外设当前状态，以供CPU读取。
返回
(2)接口的分类 按传输信息的方向分类：
(1)输入接口
(2)输出接口
按传输信息的类型分类：
(1)数字接口 (2)模拟接口
按传输信息的方式分类：
(1)并行接口
(2)串行接口
返回
(3)接口的特点
输入接口：
(1)要求对数据具有控制能力
(2)常用三态门实现
(2)查询传送输入输出过程流程图
开始 初始化 否
开始
初始化 否
测试数据 是否准备好
外设是否准备好？
是 输入一个字节或字到CPU 对数据进行处理 传送到内存缓冲区 操作完成否？ 处理缓冲区中数据 后续处理 查询方式输入过程流程图
是
输出一个字节或字到外设
操作完成否？ 后续处理 查询方式输出过程流程图
返回
返回
1、接口的基本构成
数据输入寄存器 (or 三态门) 数据输出寄存器 (锁存器) 控制 逻辑 数据线
AB DB CB
译码 电路
状态寄存器 (or 三态门)
命令寄存器
状态线
控制线
返回
(1)接口的基本构成
数据输入/输出寄存器
暂存输入/输出的数据
命令寄存器
存放控制命令
设定接口功能、工作参数和工作方式。
I/O地址
64KB
返回
(2)端口的独立编址
优点： 内存地址资源充分 利用 I/O端口的地址空 间与内存地址空间 完全独立 缺点： 能够应用于端口的 指令较少
00000 H 内存 地址 FFFFFH 0000 H FFFFH
I/O
地址
返回
端口的寻址 8088/8086寻址端口数：
64KB
寻址端口的信号：
F0H = 1111 0000 F1H = 1111 0001
D0～D7 译码器
A0
74LS273 7406 反相器 Rx8
IOW
74LS138
≥1
A6～A4 A7
A3 A2 A1 A0
& 1
D0 Q0 | Q1 D7 Q2 Q3 Q4 CP Q5 Q6 Q7
a b c d e f g DP
G G2A G2B C B A Y0
2 4 6 8 11 13 15 17 1 19 A1 A2 A3 A4 A5 A6 A7 A8 1OE 2OE 74LS244 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 18 16 14 12 9 7 5 3
返回
(3)三态门典型芯片74LS245
2 3 4 5 6 7 8 9 1 19 A0 A1 A2 A3 A4 A5 A6 A7 DIR G 74LS245 B0 B1 B2 B3 B4 B5 B6 B7 18 17 16 15 14 13 12 11
符号 ’8 ’
形状
’9’
’A’ ’B’
’C’
’D’
7段码 .gfedcba 0111111 1 0110011 1 0111011 1 0111110 0 0011100 1 0101111 返回
三、基本输入/输出方法
无条件传送 查询式传送 中断方式传送 直接存储器存取(DMA) 程序控制方式
返回
K0 K1 K2 K3 K4
D0-D7
~
DO7
系 统 总 线 信 号
＆
≥1
≥1
返回
地址线A0和A1未参加译码，因此所占用的地 址为83FCH～83FFH，可用其中任何一个地址， 其他重叠的3个地址空着不用，同时，开关闭合 时输入为低电平。
程序段如下：
MOV DX,83FCH
IN AL,DX
AND AL,0FFH
每满足一次条件只能进行一次数据传送
适用场合： (1)外设并不总是准备好 (2)对传送速率和效率要求不高
工作条件：
(1)外设应提供设备状态信息
(2)接口应具备状态端口 返回
(1)查询传送方式优缺点 优点： 软硬件比较简单 缺点： (1)CPU效率低 (2)数据传送的实时性差，速度较慢
返回
+5V 74LS244 D0 K0～K3
O1 I1 O2 I2 O3 I3 O4 I4 E1
Y1
D1
D2 D3
IOR
≥1
返回
符号 ’0’ ’1’
形状
’2’
’3’ ’4’
7段码 .gfedcba 0011111 1 0000011 0 0101101 1 0100111 1 0110011 0 0110110
D0 D1 D2 D3 D4 D5 D6 D7 LE OE 74LS373
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
2 5 6 9 12 15 16 19
返回
D1～D8：数据输入端 74LS273 Q1～Q8：数据输出端 CLK：触发端，上升沿触发 /CLR：复位端，低电平有效时，数据输出端全部输 出数据0
IOR、IOW
A15 ～ A0
返回
8088/8086的I/O端口编址
采用I/O独立编址方式(但地址线与存储器共
用) 地址线上的地址信号用IO/M来区分 I/O操作只使用20根地址线中的16根：A15～ A0 可寻址的I/O端口数为64K(65536)个 I/O地址范围为0000H～FFFFH
1、无条件传送方式
要求外设总是处于准备好状态
优点：软件及接口硬件简单
缺点：只适用于简单外设，适应范围较窄
以下外设可采用无条件传送方式：
(1)开关
(2)发光器件(如发光二极管、7段数码管、灯泡等) (3)继电器 (4)步进电机 返回
无条件输入-例题
三态缓冲器
D0
A0 A2 A3 A4 A7 A8
返回
4、I/O地址的译码 目的： 确定端口的地址 参加译码的信号： (1)IOR，IOW，高位地址信号 (2)OUT指令将使总线的IOW信号有 效 (3)IN指令将使总线的IOR信号有效 方法： (1)基本逻辑门电路
返回
I/O译码的地址信号 当接口只有一个端口时，16位地址线一 般应全部参与译码，译码输出直接选择
第6章 输入输出及中断技术
主要内容
输入输出系统的基本概念 I/O接口和端口 端口的编址方式 简单接口芯片及其应用 基本输入输出方法 中断的基本概念及工作过程 中断控制器8259
返回
一、输入输出系统概述
了解和掌握：
I/O系统的概念和特点 接口的基本功能 端口的概念 端口的编址方式 I/O地址译码
O
+ 5V
输入数 据端口
O
O
K
O
与 非
... ..
O
与非
O
或 端口地址： 0FFF7H
A15
IOR
程序代码 MOV DX,0FFF7H IN AL,DX TEST AL,01 JZ …………. D0 = 0 K闭合 D0 = 1 K打开 返回
…...
无条件输出-例题
D0 ~ D7
A0
O +5V
输出数据端口 74LS273
(1)内存：1MB (2)端口：64KB
编址方式：
(1)与内存统一编址 (2)独立编址
返回
(1)端口与内存的统一编址 优点： 指令及控制信号 统一 可用访问内存的 方法访问I/O端口 缺点： 内存地址资源减 少 不易区分当前是 对内存操作还是
00000 H
内存 地址 960K B
F0000 H FFFFFH
总线隔离(三态门)
返回
(2)I/O接口的功能
I/O地址译码与设备的选择
数据的缓冲与暂存 信号电平与类型的转换 增加信号的驱动能力 对外设进行监测、控制与管理，中断处
理
返回
(3)I/O端口
数据端口 状态端口 控制端口(命令端口)
I/O接口
DB
数据 状态
控制 返回
CPU
外设
3、I/O端口的编址方式 8086/8088的寻址能力：
输出接口：
(1)要求对数据具有锁存能力 (2)常用锁存器实现
返回
2、三态门接口 三个状态：高电平、低电平、高阻态
返回
(1)三态门的工作波形
A0～A15 IOR
译码输出 D0～D7 开关状态 地址有效
返回
(2)三态门典型芯片74LS244
除用作输入接口外，还可用作单向信号驱动器！ 返回
含8个三态门的集成电路芯片 两个控制端，各控制4个三态门 控制端低电平有效，三态门导通
74LS374
74LS374引线图和真值 表
返回
4、I/O接口综合应用例题
根据开关状态在7段数码管上显示数字或 符号
设输出接口的地址为F0H
设输入接口地址为F1H 当开关的状态分别为0000～1111时，在 7段数码管上对应显示‘0’～‘F’(即： 开关状态为0000时，数码管显示0)
返回
开始
读入并测试外设状态
N
READ Y?Y
进行一次 数据交换
每满足一次 条件只能进 行一次数据 传送
N
传送完？
Y
结束
返回
防止死循环
超时?
N
Y
读入并测试外设状态
N
超时错
JZ NEXT1 JMP NEXT2 返回
3、锁存器接口 由D触发器构成 通常一个器件包含8个D触发器 特点：
具有对数据的锁存能力 不具备对数据的控制能力
返回
ቤተ መጻሕፍቲ ባይዱ
(1)常用锁存器芯片
74LS273--8D触发器，不具备数据的控制能力 74LS373--含三态的8D触发器，具有对数据的控制能力