大学计算机2016实验报告

本科实验报告课程名称：计算机基础实验项目：Windows 基本操作实验地点：明向校区计算机学院实验楼110 专业班级：物联网1601班学号：2016002105 学生姓名：俞梦真指导教师：田华2016年11月28日实验序号：01 实验项目名称验 Windows 基本操作一、实验目的及要求1.掌握鼠标的常用操作。

2.熟悉Windows XP桌面环境、任务栏和开始菜单。

3.掌握Windows XP基本窗口、菜单和对话框的操作。

二、实验设备（环境）及要求中文Windows 7三、实验内容与步骤1.桌面操作：自定义桌面、设置桌面背景、设置屏幕保护程序、设置屏幕分辨率2.任务栏操作：自动隐藏任务栏、显示快速启动、分组相似任务栏，显示快速启动在win7中已经没有，分组相似任务栏没有；3.开始菜单操作：自定义开始菜单4.窗口的操作：最大化、最小化、还原、关闭窗口、窗口的移动简单，，不截图了；四、实验结果与数据处理结果如上所附图。

五、分析与讨论分辨率在ppt投影的时候还是有用的。

实验序号：02 实验项目名称：2. Windows文件管理、程序管理、用户管理、DOS命令一、实验目的及要求1.掌握资源管理器的使用。

2.熟悉任务管理器。

3.掌握文件的操作方法。

4.熟悉控制面板，掌握用户的管理。

5.熟悉DOS命令的使用方法。

二、实验设备（环境）及要求Win7三、实验内容与步骤1.任务管理器操作：打开任务管理器、终止应用程序、结束进程2.文件操作：创建文件夹、创建文件、复制文件、移动文件、删除文件及回收站操作太简单不做了3.用户管理：创建一个受限账户、给账户添加密码4.DOS命令：打开命令提示符窗口、更改路径、DIR命令的使用四、实验结果与数据处理结果如上所附图五、分析与讨论不同版本的windows有些方面是不同的。

还有上面的任务管理器，对自己控制程序的进程什么的还是蛮重要的的。

Dos中还有其他的常用的命令。

Del cd cd.. cd/ 等等。

课程实验报告课程名称：计算机系统基础专业班级：学号：姓名：指导教师：报告日期：2016年5月24 日计算机科学与技术学院目录实验1： (2)实验2： (9)实验3： (22)实验总结 (30)实验1：数据表示1.1 实验概述本实验的目的是更好地熟悉和掌握计算机中整数和浮点数的二进制编码表示。

实验中,你需要解开一系列编程“难题”——使用有限类型和数量的运算操作实现一组给定功能的函数,在此过程中你将加深对数据二进制编码表示的了解。

实验语言:c; 实验环境: linux1.2 实验内容需要完成bits.c 中下列函数功能,具体分为三大类:位操作、补码运算和浮点数操作。

1.3 实验设计源码如下：/** lsbZero - set 0 to the least significant bit of x* Example: lsbZero(0x87654321) = 0x87654320* Legal ops: ! ~ & ^ | + << >>* Max ops: 5* Rating: 1*/int lsbZero(int x) {//x右移一位再左移一位实现把最低有效位置0x = x>>1;x = x<<1;return x;}/** byteNot - bit-inversion to byte n from word x* Bytes numbered from 0 (LSB) to 3 (MSB)* Examples: getByteNot(0x12345678,1) = 0x1234A978* Legal ops: ! ~ & ^ | + << >>* Max ops: 6* Rating: 2*/int byteNot(int x, int n) {//x第n个字节每位都和1异或实现取反int y = 0xff;n = n<<3;y = y<<n;x = (x^y);return x;}/** byteXor - compare the nth byte of x and y, if it is same, return 0, if not, return 1* example: byteXor(0x12345678, 0x87654321, 1) = 1* byteXor(0x12345678, 0x87344321, 2) = 0* Legal ops: ! ~ & ^ | + << >>* Max ops: 20* Rating: 2*/int byteXor(int x, int y, int n) {//把x和y的第n个字节取出来异或，再转换为逻辑的0和1n = n<<3;x = x>>n;y = y>>n;x = x&(0xff);y = y&(0xff);return !!(x^y);}/** logicalAnd - x && y* Legal ops: ! ~ & ^ | + << >>* Max ops: 20* Rating: 3*/int logicalAnd(int x, int y) {//把x和y分别转化为逻辑的0和1，再相与x = (!(!x))&(!(!y));return x;}/** logicalOr - x || y* Legal ops: ! ~ & ^ | + << >>* Max ops: 20* Rating: 3*/int logicalOr(int x, int y) {//把x和y分别转化为逻辑的0和1，再相或x = (!(!x))|(!(!y));return x;}/** rotateLeft - Rotate x to the left by n* Can assume that 0 <= n <= 31* Examples: rotateLeft(0x87654321,4) = 0x76543218* Legal ops: ~ & ^ | + << >> !* Max ops: 25* Rating: 3*/int rotateLeft(int x, int n) {//先构造低n位为1，高（32-n）位为0的数z，x左移n位后的数加上x右移（32-n）位的数&z即可int z;z = ~(((1<<31)>>31)<<n);x = ((x>>(32+(~n+1)))&z)+(x<<n);return x;}/** parityCheck - returns 1 if x contains an odd number of 1's* Examples: parityCheck(5) = 0, parityCheck(7) = 1* Legal ops: ! ~ & ^ | + << >>* Max ops: 20* Rating: 4*/int parityCheck(int x) {//每次将数的低半数位与高半数位比较，再把y右移31位，最后把y转化为逻辑的0和1int y;y = x<<16;y = y^x;y = y^(y<<8);y = y^(y<<4);y = y^(y<<2);y = y^(y<<1);y = y>>31;return !(!y);}/** mul2OK - Determine if can compute 2*x without overflow* Examples: mul2OK(0x30000000) = 1* mul2OK(0x40000000) = 0** Legal ops: ~ & ^ | + << >>* Max ops: 20* Rating: 2*/int mul2OK(int x) {//把x第31位和30位分别和1做按位与，再异或，再和1异或int m;m = ((x>>31)&0x1)^((x>>30)&0x1);return m^0x1;}/** mult3div2 - multiplies by 3/2 rounding toward 0,* Should exactly duplicate effect of C expression (x*3/2),* including overflow behavior.* Examples: mult3div2(11) = 16* mult3div2(-9) = -13* mult3div2(1073741824) = -536870912(overflow)* Legal ops: ! ~ & ^ | + << >>* Max ops: 12* Rating: 2*/int mult3div2(int x) {//左移一位再+x即x*3,右移一位的时候，当y的最高位和最低位都为0时还要+1int y = (x<<1)+x;y = (y>>1)+(((y>>31)&1)&(((y<<31)>>31)&1));return y;}/** subOK - Determine if can compute x-y without overflow* Example: subOK(0x80000000,0x80000000) = 1,* subOK(0x80000000,0x70000000) = 0,* Legal ops: ! ~ & ^ | + << >>* Max ops: 20* Rating: 3*/int subOK(int x, int y) {//x的最高有效位和y的最高有效位不同且x和（x-y）的最高位不同才能判断溢出int m = (x>>31)&1;int n = (y>>31)&1;x = (m^n)&(m^(((x+(~y+1))>>31)&1));return (!x);}/** absVal - absolute value of x* Example: absVal(-1) = 1.* You may assume -TMax <= x <= TMax* Legal ops: ! ~ & ^ | + << >>* Max ops: 10* Rating: 4*/int absVal(int x) {//x最高位为0时就是x，最高位为1时是～x+1int y = x>>31;x = (y&(~x+1))+((~y)&x);return x;}/** float_abs - Return bit-level equivalent of absolute value of f for * floating point argument f.* Both the argument and result are passed as unsigned int's, but * they are to be interpreted as the bit-level representations of * single-precision floating point values.* When argument is NaN, return argument..* Legal ops: Any integer/unsigned operations incl. ||, &&. also if, while* Max ops: 10* Rating: 2*/unsigned float_abs(unsigned uf) {int x=uf&(~(1<<31));if(x>0x7f800000){return uf;}else return x;}/** float_f2i - Return bit-level equivalent of expression (int) f* for floating point argument f.* Argument is passed as unsigned int, but* it is to be interpreted as the bit-level representation of a* single-precision floating point value.* Anything out of range (including NaN and infinity) should return * 0x80000000u.* Legal ops: Any integer/unsigned operations incl. ||, &&. also if, while* Max ops: 30* Rating: 4*/int float_f2i(unsigned uf) {unsigned num=0x80000000;int x=(uf&0x007fffff)^0x00800000;int order=0;order=(uf&0x7f800000)>>23;if(order>158){return num;}if(order<127) return 0;else if(((uf>>31)&1)==1){if(order>150){return ~(x<<(order-150))+1;}else return ~(x>>(150-order))+1;}else{if(order>150) return x<<(order-150);else return x>>(150-order);}}1.4 实验过程编写源码，运行btest，得出实验结果。

北京建筑大学2015/2016 学年第二学期课程设计课程名称计算机组成原理综合实验设计题目微程序控制器设计与实现系别电信学院计算机系班级计141学生姓名艾尼瓦尔·阿布力米提学号完成日期二〇一六年七月八日星期五成绩指导教师（签名）计算机组成综合实验任务书➢实验目的1．融合贯通计算机组成原理课程，加深对计算机系统各模块的工作原理及相互联系（寄存器堆、运算器、存储器、控制台、微程序控制器）。

2．理解并掌握微程序控制器的设计方法和实现原理，具备初步的独立设计能力；3．掌握较复杂微程序控制器的设计、调试等基本技能；提高综合运用所学理论知识独立分析和解决问题的能力。

➢实验电路1. 微指令格式与微程序控制器电路2.微程序控制器组成仍然使用前面的CPU组成与机器指令执行实验的电路图，但本次实验加入中断系统。

这是一个简单的中断系统模型，只支持单级中断、单个中断请求，有中断屏蔽功能，旨在说明最基本的原理。

中断屏蔽控制逻辑分别集成在2片GAL22V10（TIMER1 和TIMER2）中。

其ABEL语言表达式如下：INTR1 := INTR;INTR1.CLK = CLK1;IE := CLR & INTS # CLR & IE & !INTC;IE.CLK= MF;INTQ = IE & INTR1;其中，CLK1是TIMER1产生的时钟信号,它主要是作为W1—W4的时钟脉冲，这里作为INTR1的时钟信号，INTE的时钟信号是晶振产生的MF。

INTS微指令位是INTS机器指令执行过程中从控制存储器读出的，INTC微指令位是INTC机器指令执行过程中从控制存储器读出的。

INTE是中断允许标志，控制台有一个指示灯IE显示其状态，它为1时，允许中断，为0 时，禁止中断。

当INTS = 1时，在下一个MF的上升沿IE变1，当INTC = 1时，在下一个MF的上升沿IE变0。

CLR信号实际是控制台产生的复位信号CLR#。

Java编程基础实验报告编制教师唐春兰审定代伟（适用于计算机科学学院专业学生）2016至2017学年第一学期计算机科学学院实验名称：Java语言基础指导教师：唐春兰实验仪器：计算机实验日期：2016 年12 月2 日实验地点：第三实验楼209 实验目的：1、了解Java 的数据类型；2、掌握各种变量的声明方式；3、理解运算符的优先级；4、掌握JAVA基本数据类型、运算符与表达式、数组的使用方法；5、理解JAVA程序语法结构，掌握顺序结构、选择结构和循环结构语法的程序设计方法；6、通过以上内容，掌握JAVA语言的编程规则。

实验内容及基本要求：1、读下列程序，理解不同数据类型变量的声明，写出其输出结果并上机运行验证。

public class SHIYAN2_1 {public static void main(String[] args) {byte b=0x55;short s=0x55ff;int i=1000000;long l=0xffffL;char c='a';float f=0.23F;double d=0.7E-3;boolean B=true;String S="这是字符串类数据类型";System.out.println("字节型变量 b = "+b);System.out.println("短整型变量 s = "+s);System.out.println(" 整型变量 i = "+i);System.out.println("长整型变量 l = "+l);System.out.println("字符型变量 c = "+c);System.out.println("浮点型变量 f = "+f);System.out.println("双精度变量 d = "+d);System.out.println("布尔型变量 B = "+B);System.out.println("字符串类对象 S = "+S);}}2、分析下列程序，了解变量的使用范围，修改程序使之能成功运行。

湖南师范大学工程与设计学院计算机组成原理实验报告姓名：年级：2014级专业：计算机科学与技术学号：**********任课教师：***开课时间：2015~2016学年第二学期湖南师范大学工程与设计学院实验数据报告单实验课程：计算机组成原理实验题目：基本运算器实验实验日期：2016年 6月13日专业：计算机年级：2014级班级:五班姓名：一.实验目的：1.了解运算器的组成结构2.掌握运算器的工作原理二..实验内容：主要内容：该试验旨在了解运算器内部运算过程及组成结构，并能进行一些简单的数据运算。

该实验通过一片CPLD来实现运算器部件的功能，在接好的实验电路上，用CMA软件将数据加载加入内存，最终实现通过设置CON单元的S3、S2、S1、S0以及时序T1、T2、T3、T4的不同值来实现不同的功能。

表现在：用S3、S2、S1、S0的不同值并配合CN的值来实现将寄存器A、寄存器B中的两个数进行逻辑运算、移位运算、算术运算，并且加上时间脉冲的加入，并且能够准确的实现值的输出。

结果体现在：用FC灯亮表示有进位，FZ灯亮表示零标志，D7…D0灯显示通过运算后得出来的值。

三.实验原理图：图一（运算器原理图）四.实验数据与分析：0000：功能是F＝A（直通），因为A=65,所以F＝65,且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0001: 功能是F=B （直通），因为A=A7,所以F＝A7,且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0010: 功能是F＝AB,也就是A与B的逻辑与，所以F=25, 且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0011：功能是F=A+B,也就是A与B的逻辑或，所以F=E7, 且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0100: 功能是F=/A，0101：功能是F=A不带进位循环右移B(取低三位)位。

0110：功能是当CN=0时，F=A逻辑右移一位；当CN=1时，F=A带进位逻辑右移一位。

计算机实训报告范文一、实训内容及目的计算机实训内容主要涉及计算机软件和硬件的操作和应用。

通过实践，学生将学习和掌握计算机相关知识，提高计算机操作技能和解决问题的能力。

本次实践旨在让学生深入了解计算机的基本原理和应用，培养学生良好的计算机应用习惯和操作技巧。

二、实训过程和方法实训课程从理论学习开始，包括计算机基本原理、操作系统、Office办公软件等方面的内容。

学生通过课堂学习，了解计算机的组成和工作原理，熟悉操作系统的安装和配置，掌握常用的办公软件的使用方法。

实训过程中引入实际案例，使学生能够将所学知识应用于实际情境中，提升问题解决能力。

三、实训成果和收获通过本次实训，学生获得了很大的收获。

首先，在理论知识方面，学生提升了对计算机基本原理和操作系统的理解。

了解到计算机是由硬件和软件两部分组成，并学会了操作系统的安装和配置。

其次，在应用能力方面，学生熟练掌握了Office办公软件的使用方法，能够高效地处理文档、表格和幻灯片等工作。

最后，在问题解决能力方面，学生通过实际操作和实际案例的应用，提高了解决问题的能力和自主学习的能力。

四、对实训的评价和建议本次实训内容丰富，实践性强，对学生的计算机应用能力提升起到了积极作用。

但是，实训时间较短，学生还需要更多的时间来巩固所学知识。

希望学校能够加强计算机实训的时间安排，为学生提供更多的实践机会。

另外，建议实训课程能够更注重实际应用和问题解决能力的培养，引入更多的实际案例和综合实训，提升学生的综合素质。

总之，本次计算机实训不仅让学生通过实践掌握了计算机基本知识和操作技能，还培养了学生的解决问题的能力和自主学习的能力。

希望学生能够将所学知识应用于实际工作和学习中，不断提升自己的计算机能力。

大学生计算机实训总结报告1. 引言大学生计算机实训是一门重要的课程，旨在帮助学生将理论知识应用于实际项目中。

本报告旨在总结我的大学生计算机实训经验，并对所完成的项目进行评估和反思。

2. 实训项目介绍我参与的实训项目是开发一个学生信息管理系统。

该系统旨在帮助学校管理学生的个人信息、成绩和课程安排等重要信息。

我被分配到一个以Java为主要开发语言的团队中。

2.1 项目目标项目的主要目标是设计和实现一个高效、可靠且易于使用的学生信息管理系统。

系统应具备以下功能： - 学生信息的录入和修改 - 成绩的查询和统计 - 课程安排和选课管理 - 用户权限管理2.2 开发工具和技术•开发语言：Java•开发框架：Spring Boot•数据库：MySQL•前端技术：HTML、CSS、JavaScript3. 实训经验总结在这门实训课程中，我学到了很多关于软件开发的知识和技能。

以下是我在实训过程中的经验总结和收获。

3.1 团队协作实训项目要求我们以团队为单位进行开发，这对我来说是一个很好的锻炼机会。

在项目中，我们学会了如何与团队成员进行有效的沟通和协作，如何分工合作以提高工作效率。

通过与团队合作，我了解到合作是非常重要的，团队协作能够帮助我们共同解决问题并取得良好的成果。

3.2 技术应用在实训项目中，我们需要运用所学的计算机知识和技术进行开发。

通过实践，我掌握了Java编程语言及相关框架的使用，学会了如何使用Spring Boot开发Web应用，并与MySQL数据库进行交互。

我也学会了利用前端技术设计用户界面，提高系统的易用性和用户体验。

3.3 问题解决能力在开发过程中，我们遇到了许多技术和逻辑上的问题。

但通过团队合作和个人不断努力，我学会了如何快速定位问题所在，并找到解决方法。

我发现解决问题的过程不仅仅是解决具体的问题，更是培养了我的分析和解决问题的能力。

4. 项目评估与反思在项目完成后，我对自己的工作进行了评估和反思。

篇一：大一计算机实践报告计算机实践报告主题：指导教师：年级：姓名：学号：主题选择及内容：本次计算机实践网页制作，我制作的网页是“我的家乡汉中”。

我的家乡在汉中，是一个美丽的城市。

也是一个历史名城。

余秋雨说“汉人，汉水，汉文化。

”可见，能以“汉”字命名，足以见其历史底蕴。

刚刚进入大学，离家千里，难免对家和家乡生出眷恋和私念。

所以，以此为题，在怀念家乡的同时，也把家乡介绍给大家，那是一个美丽的城市，欢迎大家能够去领略她的风采。

虽然我做出来的作品，由于时间和条件以及能力的不足会有所欠缺，但在设计和制作的过程中我学到了许多。

本网站分为4个栏目（分别是：【主页-我的家乡汉中】，【汉中市的自然资源】，【汉中市的民俗民风】，【汉中市的风景名胜ppt】。

内容以汉中市历史，文化，风景各方面的介绍为主。

实验步骤：一．前期准备在动手制作之前，先从网上搜集有关家乡的一些资料，然后浏览一些排版精美的网站，并用frontpage2003版软件查看网站排版方式，从中汲取些经验。

二．幻灯片的制作首先打开演示文稿，建立一个空演示文稿，在空白幻灯片上插入图片和艺术字，然后设置为最底层作为背景，再对每一个幻灯片进行编辑。

右击设置各个组件的自定义动画与幻灯片切换形式。

再将幻灯片保存于网页内并在首页制作超链接。

我所做的幻灯片的内容是关于我的家乡的风景名胜，包含一些名人故里以及国家级景区和生态自然保护区。

三．flash动画的制作首先打开flash动画制作软件，新建一个flash文档。

然后从网上找来制作flash的资料图片，参照课本以及网上介绍的步骤制作。

四．用frontpage软件制作网页用frontpage软件制作网页时，在主页面上插入一些图片，添加对家乡的介绍，做网页的同时，设置网页的背景图片以增强视觉效果，做完网页的表面内容后，将前面做的幻灯片，flash动画，以及编辑的子网页都超链接到主页上来。

做完这些后，在通过自己制作的图片，图像，动画来修饰网页，以达到更好的效果。

数字电路与逻辑设计实验报告学院：电子工程学院班级：姓名：学号：班内序号：目录（一）实验名称及实验任务要求 (1)（二）模块端口说明及连接图 (2)1.1实验三(3)模块端口说明 (2)1.2实验三(3)连接图 (2)2.1实验四模块端口说明 (2)2.2实验四连接图 (2)（三）原理图或VHDL代码 (3)1.实验一(2)原理图 (3)2.实验三(3)VHDL代码 (4)3.实验四VHDL代码 (7)（四）仿真波形 (10)1.实验一(2)仿真波形 (10)2.实验三(3)仿真波形 (11)3.实验四仿真波形 (11)（五）仿真波形分析 (11)1.实验一(2)仿真波形分析 (11)2.实验三(3)仿真波形分析 (11)3.实验四仿真波形分析 (11)（六）故障及问题分析 (12)（七）总结和结论 (13)（一）实验名称及实验任务要求实验一名称：QuartusII原理图输入法设计与实现实验任务要求：EDA基础实验1（1）、（2）、（3）必做，选做VHDL 实现加法器。

实验二名称：用VHDL设计与实现组合逻辑电路实验任务要求：四人表决器、8421码转格雷码、数码管译码器（下载测试）。

实验三名称：用VHDL设计与实现时序逻辑电路实验任务要求：分频器、8421十进制计数器、将分频器/8421十进制计数器/数码管译码器3个电路进行连接并下载。

实验四名称：用VHDL设计与实现相关电路实验任务要求：数码管动态扫描控制器、点阵扫描控制器。

（二）模块端口说明及连接图1.1实验三(3)模块端口说明cp：时钟信号输入；rst：8421十进制计数器异步置位；c[6...0]：七段二极管数码管显示；cat[7...0]：数码管显示。

1.2实验三(3)连接图2.1实验四模块端口说明cp：时钟信号输入；rst：8421计数器异步复位；lgt[6...0]：七段二极管数码管显示；cat[7...0]：数码管显示。

2.2实验四连接图（三）原理图或VHDL代码1.实验一(2)原理图半加器：全加器：2.实验三(3)VHDL代码//分频器部分library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity div_12 isport(cp: in std_logic;clk1: out std_logic);end div_12;architecture a of div_12 issignal tmp: integer range 0 to 11;beginprocess (cp)beginif (cp'event and cp='1') thenif tmp=11 then tmp<=0;else tmp<=tmp+1;end if;if tmp<=5 then clk1<='0';else clk1<='1';end if;end if;end process;end a;//8421十进制加法器部分library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity jisuqi8421 isport(clk2,rst: in std_logic;q : out std_logic_vector(3 downto 0));end jisuqi8421;architecture a of jisuqi8421 issignal q_temp:std_logic_vector (3 downto 0); beginprocess(clk2,rst)beginif (rst='1') thenq_temp<="0000";elsif (clk2'event and clk2='1') thenif q_temp>="1001" then q_temp<="0000";elseq_temp<=q_temp+1;end if;end if;end process;q<=q_temp;end a;//译码管部分LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY yimaguan ISPORT(a: IN STD_LOGIC_VECTOR (3 downto 0);b: OUT STD_LOGIC_VECTOR (6 downto 0);cat: out std_logic_vector(7 downto 0));end yimaguan;ARCHITECTURE seg7_1_arch OF yimaguan ISBEGINPROCESS(a)BEGINCASE a ISWHEN"0000" => b <="1111110"; --0WHEN"0001" => b <="0110000"; --1WHEN"0010" => b <="1101101"; --2WHEN"0011" => b <="1111001"; --3WHEN"0100" => b <="0110011"; --4WHEN"0101" => b <="1011011"; --5WHEN"0110" => b <="1011111"; --6WHEN"0111" => b <="1110000"; --7WHEN"1000" => b <="1111111"; --8WHEN"1001" => b <="1111011"; --9WHEN OTHERS => b <="0000000";END CASE;END PROCESS;cat<="11101111";END;//整体显示library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity display isport(cp,rst: in std_logic;c:out std_logic_vector(6 downto 0);cat: out std_logic_vector(7 downto 0));end display;architecture r of display iscomponent div_12port(cp:in std_logic;clk1:out std_logic);end component;component jisuqi8421port(clk2,rst:in std_logic;q:out std_logic_vector(3 downto 0));end component;component yimaguanport(a:in std_logic_vector(3 downto 0);b:out std_logic_vector(6 downto 0);cat: out std_logic_vector(7 downto 0));end component;signal x:std_logic;signal y:std_logic_vector(3 downto 0);beginu1:div_12 port map(cp=>cp,clk1=>x);u2:jisuqi8421 port map(clk2=>x,rst=>rst,q=>y); u3:yimaguan port map(a=>y,b=>c,cat=>cat);end r;3.实验四VHDL代码//分频器分频部分library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity div isport(cp: in std_logic;clk1: out std_logic);end div;architecture a of div issignal tmp: integer range 0 to 49; beginprocess (cp)beginif (cp'event and cp='1') thenif tmp=49 then tmp<=0;else tmp<=tmp+1;end if;if tmp<=25 then clk1<='0';else clk1<='1';end if;end if;end process;end a;//计数器计数部分library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity count isport(clk,rst: in std_logic;q : out std_logic_vector(3 downto 0));end count;architecture a of count issignal temp:std_logic_vector (3 downto 0); beginprocess(clk,rst)beginif (rst='1') thentemp<="0000";elsif (clk'event and clk='1') thenif temp>="0101" then temp<="0000";elsetemp<=temp+1;end if;end if;end process;q<=temp;end a;//译码管显示部分library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity yimaqi isport(a:in std_logic_vector(3 downto 0);led:out std_logic_vector(6 downto 0);cat:out std_logic_vector(7 downto 0));end entity;architecture rtl of yimaqi isbeginprocess(a)begincase a iswhen "0000"=>led<="1111110"; cat<="11111110"; --0when "0001"=>led<="0110000"; cat<="11111101"; --1when "0010"=>led<="1101101"; cat<="11111011"; --2when "0011"=>led<="1111001"; cat<="11110111"; --3when "0100"=>led<="0110011"; cat<="11101111"; --4when "0101"=>led<="1011011"; cat<="11011111"; --5when others=>led<="0000000"; cat<="11111111";end case;end process;end;//合成数码管显示library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity show isport(cp:in std_logic;rst:in std_logic;lgt:out std_logic_vector(6 downto 0);cat:out std_logic_vector(7 downto 0));end entity;architecture rtl of show iscomponent divport(cp : in std_logic;clk1: out std_logic);end component;signal x:std_logic;component countport(clk,rst: in std_logic;q : out std_logic_vector(3 downto 0));end component;signal y:std_logic_vector(3 downto 0);component yimaqiport(a :in std_logic_vector(3 downto 0);led:out std_logic_vector(6 downto 0);cat:out std_logic_vector(7 downto 0));end component;beginu0:div port map (cp=>cp,clk1=>x);u1:count port map(clk=>x,rst=>rst,q=>y);u2:yimaqi port map(a=>y,cat=>cat,led=>lgt); end rtl;（四）仿真波形1.实验一(2)仿真波形2.实验三(3)仿真波形3.实验四仿真波形（五）仿真波形分析1.实验一(2)仿真波形分析a,b,ci均为输入信号，s,co为输出信号其逻辑功能为：s=a xor b xor cico=( ( a xor b ) and ci ) or (a and b ) 2.实验三(3)仿真波形分析rst,cp均为输入信号，c,cat为输出信号。