下载文档原格式
LVDS原理及设计指南LVDS全称为低压差分信号(Low Voltage Differential Signaling)，是一种高速串行接口技术，广泛应用于电子设备中进行高速数据传输。
LVDS主要通过两对差分信号进行数据传输，其中一对信号传输高电平信号，另一对信号传输低电平信号，通过差分运算来提高抗干扰能力和抗噪声能力，以实现高质量的数据传输。
LVDS的工作原理如下：1.发送端：将输入信号通过电流驱动压缩成低压差分信号，并通过双绞线传输给接收端。
2.传输线路：使用双绞线进行数据传输，利用差分运算来抵消传输线上的共模噪声和反射噪声。
3.接收端：对接收到的低压差分信号进行解码，还原成原始的输入信号。
设计LVDS接口时需要注意以下几点：1.信号线路的设计：为了保证信号的完整性和稳定性，需要控制信号线的阻抗匹配，减小信号线的长度和延迟，并避免信号线与高频噪声信号线的交叉和平行布线。
2.布线和PCB设计：保持信号线的长度均匀，并尽量使用同一层或相邻层进行差分信号线布线，以减小信号线之间的不平衡和串扰。
3.电源和接地：为了提供噪声的抑制和信号的稳定性，需要使用低噪声电源和低阻抗接地。
4.EMI抑制：由于LVDS接口传输速率高，会引起较大的电磁辐射干扰，因此需要在设计中加入适当的EMI抑制措施，如电磁屏蔽、地线设计和滤波器等。
5.信号匹配：为了保证所发送信号的完整性和稳定性，需要将发送端与接收端之间的差分阻抗匹配，以最大限度地减小信号反射和串扰。
总之，LVDS是一种高速串行接口技术，通过差分运算进行数据传输，具有抗噪声和抗干扰能力强的特点。
在设计LVDS接口时需注意信号线路的设计、布线和PCB设计、电源和接地、EMI抑制以及信号匹配等方面，以保证高质量的数据传输。
1 引言1.1 课题研究背景如今，高速处理器、多媒体、虚拟现实以及网络技术所需传送的数据量越来越大，速度越来越快。
目前存在的点对点物理层接口如RS-422，RS-485，SCSI以及其它数据传输标准，由于其在速度、噪声/EMI、功耗、成本等方面所固有的限制越来越难以胜任此任务。
因此,采用新的I/O接口技术来解决数据传输这一瓶颈问显得日益突出，LVDS这种高速低功耗接口标准为解决这一瓶颈问题提供了可能。
LVDS (Low Voltage Differential Signaling)即低压差分信号是适应高速数据传输和低功耗的一种通用点对点物理接口技术。
它使用一种低摆幅差分信号技术，使得信号能在差分PCB线对或平衡电缆上以几百Mb/s的速度传输，其低摆幅和低电流驱动输出实现了低噪声和低功耗。
本次设计拟将设备接入通用PC以方便控制和数据验证。
然而与PC机连接的接口有多种，如串口，并口，USB接口等，鉴于如下原因本设计采用USB接口：USB 具有传输速度快（USB1.1是12Mbps，USB2.0是480Mbps, USB3.0是5 Gbps），使用方便，支持热插拔，连接灵活，独立供电等优点，可以连接鼠标、键盘、打印机、扫描仪、摄像头、闪存盘、MP3机、手机、数码相机、移动硬盘、外置光软驱、USB网卡、ADSL Modem、Cable Modem等，几乎所有的外部设备。
USB接口可用于连接多达127个外设，如鼠标、调制解调器和键盘等。
USB自从1996年推出后，已成功替代串口和并口，并成为当今个人电脑和大量智能设备的必配的接口之一。
1.2 课题相关技术的发展与现状1995年11月，以美国国家半导体公司为主推出了ANSFTIAjEIA一644标准1996年3月，IEEE公布了IEEE1596.3标准。
这两个标准注重于对LVDS接口的特性、互连与线路端接等方面的规范，对于生产工艺、传输介质和供电电压等没有明确。
一种基于LVDS的高速串行数据传输系统设计一种基于LVDS的高速串行数据传输系统设计引言在某型雷达信号处理系统中，要求由上位机(普通PC)实时监控雷达系统状态并采集信号处理机的关键变量，这就要求在处理机与上位机之间建立实时可靠的连接。
同时，上位机也能对信号处理板进行控制，完成诸如处理机复位、DSP程序动态加载等功能。
实验中，处理机和上位机之间的数据传输距离不小于8m。
在这种前提下，计算机上现有的串口、并口显然不能满足要求，而USB2．0接口工作在高速模式时传输距离只有3m，其它诸如以太网传输的实时性难于满足要求，光纤通道传输的构建成本又太高。
基于此，本文提出了一种采用LVDSLVDS高速串行总线技术的传输方案。
数据传输系统方案由于系统要求传输距离大于8m，需采用平衡电缆。
对于两端LVDS接口，可以采用ASIC和FPGA两种方式实现。
由于Xilinx公司生产的Virtex-II系列FPGA直接支持LVDS电平标准，本系统采用XC2V250实现，这不仅省去了专用LVDS电平转换芯片，节省了成本，而且可以将系统中其它控制逻辑集成在单个FPGA芯片内，从而降低了PCB设计的难度，提高了系统的集成度和可靠性。
另外，收发接口逻辑采用FPGA，可以在使用过程中根据需要重新配置传输方向，以动态地改变收发通道的数目，大大增强了系统的可重构能力。
整个数据传输系统框图。
由于数据传输是双向的，信号处理板和PCI板都有并／串转换发送模块和串／并转换接收模块(均在FPGA内实现)，两块板卡通过平衡电缆连接。
此外，在信号处理板上，DSP处理机通过外部总线向FPGA发送缓存区内写入数据，FPGA通过DSP的主机口完成与DSP存储空间的数据交换。
在PCI板上，FPGA通过PCI控制器和主机进行数据交换。
系统工作原理可表述如下：DSP 处理机将处理结果通过外部总线输出到FPGA缓冲存储器内，在FPGA内完成数据的并／串转换，并通过LVDS串行接口发送出去。
基于MLVDS高速半双工数据传输设计苏淑靖;薛彦杰;洪万帆【摘要】Aiming at the low rate and low reliability of the existing problems of the application of MLVDS half du -plex data transmission , a design of high speed and high reliability of half duplex data transmission were put forward . Taking MLVDS as a data transfer interface and Spartan-6 FPGA chip as logic implementations , the CRC and parity mode was added on to improve transmission the transmission link layer reliability .The overall design scheme and the realization method of half duplex control mode are introduced in detail , and the design of the system is simulated and tested.Finally, the experimental results of the design to verify the advantages of the transmission design .%针对目前应用MLVDS半双工模式传输数据存在速率低和可靠性低的问题，提出了一种高速且高可靠性半双工数据传输的设计。
设计中以MLVDS作为数据传输接口，Spartan－6 FPGA作为逻辑实现芯片，在传输链路层上增加了CRC和奇偶校验方式提高传输可靠性。
基于LVDS 的高速数据传输技术实现作者：白世清,闫鹏飞,石军辉来源：《科技创新与生产力》 2016年第4期白世清1，闫鹏飞2，石军辉3（1. 中北大学信息与通信工程学院，山西太原 030051；2. 长治市公安消防支队屯留大队，山西长治 046199；3. 山西科泰航天防务技术股份有限公司，山西太原 030006）摘要：为实现高速数据采集系统中多路串行数据的内部传输，解决常规时钟同步所带来的时钟资源不足的问题，笔者采用异步通信方式在数据接收端设计了一种基于空间过采样的时钟数据恢复系统，通过介绍基于LVDS的高速数据传输技术，提出了基于过采样法的时钟恢复思想、原理解决方法，分析了时钟数据恢复过程，数据传输测试实验结果显示该系统可实现高速串行数据传输，为基于FPGA的高速数据传输，尤其是为多通道大数据量传输提供了可供参考的解决方案。
关键词：LVDS；过采样技术；时钟数据恢复；串行数据中图分类号：TN06；F407.63 文献标志码：A DOI：10.3969/j.issn.1674-9146.2016.04.096收稿日期：２０15－12－05；修回日期：２０16－03－04作者简介：白世清（1986-），男，山西阳泉人，在读硕士，主要从事电子信息与通信工程研究，E-mail：170583388@。
1 基于LVDS的高速数据传输技术概述由于多路数据高速采集系统总共集成了32路数据采集通道，每路通道使用16位模数转换器ADS8330同时以1 MHz的采样频率采样，因此单位时间内采集到的数据成倍增加。
为保证大量数据的实时传输，需设计一种高效快速的数据传输系统。
在跳变沿检测与最佳采样位置判别的基础上，以Altera公司的Cyclone III系列芯片为平台，开发了基于低电压差分信号（Low-Voltage Differential Signaling，LVDS）接口的多路传输系统，采用FPGA内部集成的LVDS接口进行高速串行数据传输，每4个通道集成在同一块采集板卡上，共用一对LVDS接口传输数据，这样就需要8对LVDS线。
基于LVDS的长距离高速串行数据传输系统设计周弟伟(中国电子科技集团公司第三十四研究所，广西桂林541004)摘要:LVDS是一种低振幅差分信号技术,也是一种信号传输模式。
如果要解决系统内或系统间的数据传输,LVDS接口技术是一种有效的解决方案，它具有高性能数据传输能力。
随着社会经济和科学技术的快速发展,每天都会产生大量的数据，从而人们对于数据的传输速度就有了更高的要求，对于数据传输系统稳定性和距离也提出了更高的要求，而一种基于低振幅差分信号技术(LVDS)的长距离高速串行数据传输系统正好能够满足人们的需求。
LVDS技术具有较快的传输速度，有较强的抗干扰性以及光纤通信容量大、能够实现远距离传输的特点，利用LVDS技术能够有效解决数据传输系统遇到的问题。
关键词:LVDS;高速串行;数据传输系统中图分类号:TN919.8文献标识码:A文章编号：1673-1131(2019)06-0055-02随着科学技术的快速发展，通信技术也得到了高速发展,在社会生产生活的许多领域里，对于数据信号传输的速度的要求越来越高，比如在高速处理器、多媒体以及视频传输系统等领域中，传输的数据量也越来越大，并且传输的距离也越来越远。
在传统的并行数据传输方式中，总是会存在一些数据同步、串扰的问题，影响到数据传输的速度，而且无法满足长距离的数据传输，这时LVDS技术的出现为解决这类问题提供了新的方案。
串行数据传技术具有较少的信号连线，而且传输带宽较高,LVDS作为一种低振幅差分信号，相较于传统的传输方式具有很多的优点，在宽带高速系统设计领域，已经成为人们的首选接口标准。
目前在通信领域中,LVDS技术的应用得到了更广泛的普及。
1LVDS技术的相关概念以及在数据传输方面的优势分析LVDS是一种低振幅差分信号技术，它也是一种通用的点对点物理接口技术，具有适应高速传输和低功耗的特点。
作为一种低摆幅差分信号技术，它能够使得信号以高于百Mb/s 的速度在差分PCB线对上传输。
远程数据传输中并行转串行LVDS接口设计目录1 引言 ................................................... 错误!未定义书签。
课题研究背景和意义 ...................................... 错误!未定义书签。
国内外研究现状 .......................................... 错误!未定义书签。
LVDS简介................................................ 错误!未定义书签。
FPGA简介............................................... 错误!未定义书签。
本课题研究内容和安排 .................................... 错误!未定义书签。
2 理论基础 ............................................... 错误!未定义书签。
系统整体结构 ............................................ 错误!未定义书签。
LVDS原理............................................... 错误!未定义书签。
FPGA结构和特点......................................... 错误!未定义书签。
FPGA的结构.............................................. 错误!未定义书签。
FPGA的大体特点.......................................... 错误!未定义书签。
并行接口和串行接口 ...................................... 错误!未定义书签。
高速多通道数据采集传输系统的设计*赵忠凯，尹达，刘海朝【摘要】摘要：设计了一种基于FPGA与DSP的高速多通道实时数据采集传输系统。
该系统通过FPGA实现对时钟、ADC、DSP等芯片的功能配置，采集数据由FPGA预处理后通过EMIF接口传送至DSP，并完成后续的复杂信号处理。
该系统最高数据采集速率可达500 MSPS，FPGA与DSP之间可实现高速率的数据传输。
实际测试结果表明，该系统实现了多通道数据的实时同步采集、传输与处理，数据采集达到较高性能，能够满足当前复杂电磁环境下精确制导雷达数据处理分析的需求。
【期刊名称】火力与指挥控制【年(卷),期】2015(000)012【总页数】5【关键词】多通道，高速数据采集，EMIF，FPGA&DSP0 引言当前电磁信号环境越来越复杂，电磁信号密度已达到百万量级［1］，这就要求雷达信号识别处理系统必须具备快速、准确识别威胁的能力，能够为之后作战提供及时可靠的信息。
随着一些新算法的出现，信号处理复杂度越来越高，动态范围也要求越来越大，信号的通道数也越来越多，因此，多通道信号的采集处理已成为当前雷达数字接收机的发展趋势。
传统的信号采集和传输方法已不能完全满足当前复杂电磁威胁环境下信号处理机对处理数据的要求［2］，必须应用更精确更高速的采集系统，保证电子战环境中的主动权，所以对雷达信号高速多通道采集传输系统的研究具有重大且深远的意义。
FPGA具有强大的数据并行处理能力，能够满足高速ADC的数据处理要求，非常适合作为本系统的逻辑控制核心。
高性能多核DSP的高速运算能力使其适合选作复杂算法的主处理芯片［3］。
1 系统总体方案雷达信号高速多通道数据采集传输系统总体框图如图1所示。
设计中所选用的ADC芯片数据转换速率最高可达500 MSPS。
FPGA芯片选择Altera公司Stratix III系列的EP3SL200F1152C2，DSP芯片选择TI公司的TMS320C6678。
党华1、个人介绍1977年4月生于天津市，1995年9月进入北京理工大学电子工程系微电子学与固体电子学专业学习，1999年9学毕业，获得工学学士学位；同年留校工作，2001年9月进入北京理工大学电子工程系通讯技术研究所攻读硕士学位，2004年3月毕业，获得工学硕士学位；并进入北京理工大学信息与电子学院微电子所工作至今。
一直从事无线通信、超大规模集成电路研究工作，讲授本科生课程《VHDL硬件描述语言》和研究生课程《VLSI设计》。
以第一作者发表学术论文3篇，全部被EI收录。
2、题目：基于LVDS的高速串行通信接口芯片设计3、题目内容LVDS是一种电流模形式的低压差分数据传输标准，克服了以TTL 电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分信号进行数据的传输，即低压差分信号传输。
采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百兆比特每秒的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。
串行传输方式是指使用一条数据传输通道(另外需要地线,可能还需要控制线)，数据在一根数据信号线上一位一位地进行传，此信号即为串行信号。
并行传输方式是指多位数据通过多条传输通道同时传输。
串行传输方式更能适应高速数据传输的要求，因此高速通讯芯片采用此种方式。
LVDS发射器原理图如图1所示，数字处理器产生的信号经过并串转换电路，发送给LVDS驱动器，PLL为并串转换电路提供时钟信号，频率为并串转换器输出数据速率的1/2。
图1 LVDS发送端口LVDS 接收器原理图如图2所示，LVDS接收器接收LVDS驱动器发来的信号，并传给时钟和数据恢复电路（CDR），CDR由PLL提供频率为1/2数据传输速率的时钟，CDR将串行数据和恢复的时钟传送给串并转换电路，串并转换电路将数据转换为并行数据后传送给数字处理器。
基于FPGA的高速LVDS接口的实现李大鹏;李雯;王晓华【期刊名称】《航空计算技术》【年(卷),期】2012(042)005【摘要】This paper puts forward one high speed LVDS interface design method based on FPGA. Taking advantage of the SelectIO resource inside FPGA,this method designs the LVDS interface transmit unit,the LVDS interface reception unit and the alignment state. Based on Xilinx Virtex -5 platform, this paper successfully constructs one 500 Mb/s high speed serial interconnect system. This system passed simulation and test,and the efficiency of this method is verified. As a result,this paper is the stable basis of adopting FPGA to utilize the other high speed protocol.%给出了一种基于FPGA的高速LVDS接口设计,利用FPGA内部的SelectIO资源,设计并构造了LVDS接口发送单元、LVDS接口接收单元和对齐状态机.并基于Xilinx Virtex-5平台成功搭建了一个500 Mb/s高速LVDS串行互联系统,通过仿真和测试,验证了系统的有效性,为后续采用FPGA实现各种高速协议奠定了良好的基础.【总页数】4页(P115-118)【作者】李大鹏;李雯;王晓华【作者单位】中航工业西安航空计算技术研究所,陕西西安710068;中航工业西安航空计算技术研究所,陕西西安710068;中航工业西安航空计算技术研究所,陕西西安710068【正文语种】中文【中图分类】TP393【相关文献】1.一种基于LVDS接口的高速并行数据传输系统设计与实现 [J], 冯晓东;杨可;2.基于FPGA的LVDS高速差分接口应用 [J], 孟令军;张国兵;王宏涛;李宝钢3.高速LVDS接口的FPGA设计与实现 [J], 刘华锋4.基于LVDS的并行高速AD接口逻辑设计与实现 [J], 饶嘉成;黄明;汪弈舟;杨富华;马栋梁5.基于FPGA的LVDS高速差分板间接口应用 [J], 李云志;李立萍;杨恒因版权原因，仅展示原文概要，查看原文内容请购买。
高可靠性远程数据传输系统设计李治华;赵冬青;甄国涌;刘东海【摘要】针对数据在远距离高速传输系统中存在的可靠性低的问题,提出了一种基于LVDS长线传输和8b/10b编码的解决方案.该设计以LVDS为数据传输接口,在硬件电路上加入均衡设计,补偿长线传输的损耗;在逻辑设计上加入8b/10编码,实现传输中的直流平衡,提高数据传输的可靠性.经验证,该系统工作稳定,串行数据以400 Mbit/s的速率,可实现在百米双绞电缆传输线或2 km光纤传输线上的零误码传输.%Focused on the low reliable problem of data existing in high-speed and long-distance transmission system,a method based on long transmission of LVDS and 8b/10b encoding is proposed.LVDS is designed as high speed data transmission interface,the equalization circuit is adopted to compensate loss of remote transmission;8b/10b coding is realized on logic design which achieves the equilibrium of DC transmission and stability improvement in data transmission.The experiment proves that the system works stable,and realizes the rate of 400 Mbit/s of serial data transmission via 100 m shielded twisted-pair or 2 km optical fiber transmission line.【期刊名称】《电子器件》【年(卷),期】2017(040)002【总页数】5页(P490-494)【关键词】高速传输;LVDS;可靠;低误码率;8b/10b编码【作者】李治华;赵冬青;甄国涌;刘东海【作者单位】中北大学仪器科学与动态测试教育部重点实验室,电子测试技术国家重点实验室,太原 030051;中北大学仪器科学与动态测试教育部重点实验室,电子测试技术国家重点实验室,太原 030051;中北大学仪器科学与动态测试教育部重点实验室,电子测试技术国家重点实验室,太原 030051;中北大学仪器科学与动态测试教育部重点实验室,电子测试技术国家重点实验室,太原 030051【正文语种】中文【中图分类】TP274某飞行器在研制过程中,需要使用数据采集系统采集各种模拟信号,并将信息回传给地面进行数据处理,但由于飞行器所处环境特殊,无法近距离测试,因此需要将数据通过长线高速实时的回传给地面数据处理系统,以便实时了解飞行器设备的工作状态,但飞行器的使用的弹上电缆网或光纤所处环境恶劣,周围电磁干扰大。
第36卷，增刊红外与激光工程2007年6月、b1．36Suppl em em I I ln骶d柚d Las er Engi nee血g Jun．2007一种基于L V D S的红外图像长距离传输系统设计米迪新，刘刚(华北光电技术研究所，北京100015)摘要：为实现红外图像数据长距离传输，设计了一种基于LV D s高速串行链路的系统。
L、∞S 传输系统既符合长距离实时红外图像数据传输的要求，又降低了互联总线的数量，减小了系统互联的复和『生和成本。
在H’G A内实现L V D s传输需要的图像数据格式转换。
关键词：L vD s；红外图像传输；并／串转换；高速数字系统设计中图分类号：T N216文献标识码：A文章编号：1007．2276(2007)增(器件)．0231．03r1Y ansm i ssi on i n l ong di s t ance f or I R i based on L V D S。
l ranSm l SSl on l n10ng nl St anC e10r l K l m a2e D a S e d0n L V J一，§M I D i—xi n，L砌G锄g州or山(瓢眦R es ear ch In st i t ut c o f E l cc廿。
一叩tic s，B删ing1咖15，Q l i na)A bs t r a ct：A l l i gh s peed seri al觚nsI ni ssion i n l on g di st a I l c e f or取i m age bas ed on L V D S i sin删uced．A ccor di ng t o t11e ne ed of m gh s peed I R i m age呦l s血ss i on i n l ong di s t aI l ce，t he quant i哆of i n t er connect i n g1i n es is decr eas ed and sys t em com pl exi t y aI l d cos t i s r ed uced．The I R i m a gef o姗at i s廿{m s fo姗edf or t r aI l s I ni t t i ng byL、D S i n FPG A．K ey w orI l s：LV D S；瓜i Inage的ns l Il is si on；S嘶al i z er锄d deseri也拼；H远血哦嗣嘞l syst eI ndes il；Il0引言在光电平台中，要求将安装在转台上的前端红外图像传感器输出的视频信号实时传输到信号处理机柜中进行信号分析，转台与信号处理机柜的距离不小于3m。
intelligent manufacture智能制造基于LVDS的通信系统设计■■武汉华中数控股份有限公司 （湖北 430223） 刘 纯 周 瑜摘要：针对数控系统装置应用于工业现场中在强干扰环境下偶尔出现数据通信异常，抗干扰能力有待进一步提高等问题，提出了基于LVDS的通信设计。
硬件上采用低电压差分信号接口，提高了接口的标准化，增强了系统的通用性；设计了一套对应的通信机制与数据通信协议，确保数据高效、准确地传输。
对于数控系统装置的应用，由于工业现场使用过程中环境的复杂性，其对通信数据传输的稳定性、抗干扰性有更高的要求。
为了提高数据在传输过程中的准确率，采用一种抗干扰能力好的标准接口和通信协议显得尤为重要。
低压差分传送技术是一种基于低压差分信号的传送技术，具有高速、低噪声、低电磁干扰和低电压等特点，能有效解决在强干扰环境下偶尔出现的数据通信异常。
如图1所示，基于LVDS的通信系统，包含了CPU、M3（ARM Cortex-M3 MCU内核）、LVDS 通信控制模块、LVDS底板模块及各功能子卡。
CPU与M3之间通过EtherCAT模块进行数据交互，M3与LV D S通信控制模块通过A H B 总线进行数据交互，LV D S通信控制模块接收到主站的数据后，封装为带有CRC校验的数据帧，通过LV D S接口传输至各个功能子卡，并将子卡上传数据送回至LVDS通信控制模块，进而上传至M3后将上行数据传输给CPU。
本文实现了一种基于LVDS的通信系统，采用LVDS接口进行通信，简化了电路设计、提高了系统抗干扰能力，制定对应的数据通信协议提高数据传输的准确性。
1.基于LVDS硬件设计（1）LVDS接口优点。
差分数据传输方式比单线数据传输对共模输入噪声有更强的抵抗能力，在两条差分信号线上，电流的方向、电压振幅相反，而接收器只关心两信号的差值，故噪声以共模方式同时耦合到两条线上时，能够被抵消，同时两条信号线周围的电磁场也相互抵消。
基于CPLD的LVDS数据传输系统的设计与研究郭鹏翔;祖静;尤文斌【摘要】In order to solve the high-speed signal processing and transmission bottlenecks in data transfer speed distance problems, a CPLD-based high-speed LVDS bus data transfer system is designed, constructed a kind of LVDS chips, drives and high-speed adaptive equalizer for the based transmission system, the introduction of chip FIFO （FIFO） as a data buffer, the system using XILINX CPLD real-time control and monitoring, and fully taking into account that there is no synchronization of data transmission should take effective measures. Internal control procedures designed and implemented using VHDL language, reducing system complexity and cost, improved system integration and stability. Modelsim software application designed system was timing simulation, the simulation results obtained verify the design requirements.%为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题,设计并实现了一种基于CPLD的LVDS总线高速数据传输系统,构建了一种以LVDS芯片、高速驱动器,以及自适应均衡器为基础的传输系统,引入先进先出芯片（FIFO）作为数据缓冲,利用XILINX CPLD对系统进行实时控制与监测,并且充分考虑到数据传输过程出现不同步时应该采取的有效措施。
基于STM32的LVDS数据传输系统
朱静;蔡昌勇
【期刊名称】《电脑知识与技术:学术版》
【年(卷),期】2022(18)14
【摘要】数据在高速传输时会出现信号误码风险、EMC风险、信号串扰衰减和失真问题,而LVDS低压差分信号,可减少上述风险,提高数据传输的距离与可靠性。
针对以上问题,本文设计了一种基于STM32和LVDS的数据传输系统,读取TTL并行数据并转换成串行数据,输出给LVDS电平转换电路转换为LVDS信号经过LVDS 传输线缆进行传输。
然后接收端接收LVDS信号转换为串行TTL电平,由单片机转换为并行数据输出,借助LVDS可完成信号的高速传输。
经过实验验证,信号传输没有明显的失真和衰减,信号传输速率较高。
【总页数】3页(P25-27)
【作者】朱静;蔡昌勇
【作者单位】成都航空职业技术学院
【正文语种】中文
【中图分类】TP391
【相关文献】
1.一种基于LVDS接口的高速并行数据传输系统设计与实现
2.基于LVDS的高速大容量数据传输系统的设计与实现
3.基于CPCI总线和LVDS的高速数据传输系统的
设计4.基于LVDS的长距离高速串行数据传输系统设计5.基于LVDS高速高可靠性数据传输存储系统设计
因版权原因，仅展示原文概要，查看原文内容请购买。
一种基于LVDS的高速串行数据传输系统设计
一种基于LVDS的高速串行数据传输系统设计
引言在某型雷达信号处理系统中，要求由上位机(普通PC)实时监控雷达系统状态并采集
信号处理机的关键变量，这就要求在处理机与上位机之间建立实时可靠的连接。
同时，上位机也能对信号处理板进行控制，完成诸如处理机复位、DSP程序动态加载等功能。
实验中，处理机和上位机之间的数据传输距离不小于8m。
在这种前提下，计算机上现有的串口、并口显然不能满足要求，而USB2．0接口工作在高速模式时传输距离只有3m，其它诸如以太网传输的实时性难于满足要求，光纤通道传输的构建成本又太高。
基于此，本文提出了一种采用LVDSLVDS高速串行总线技术的传输方案。
数据传输系统方案由于系统要求传输距离大于8m，需采用平衡电缆。
对于两端LVDS接口，可以采用ASIC和FPGA两种方式实现。
由于Xilinx公司生产的Virtex-II系列FPGA直接支持LVDS电平标准，本系统采用XC2V250实现，这不仅省去了专用LVDS电平转换芯片，节省了成本，而且可以将系统中其它控制逻辑集成在单个FPGA芯片内，从而降低了PCB设计的难度，提高了系统的集成度和可靠性。
另外，收发接口逻辑采用FPGA，
可以在使用过程中根据需要重新配置传输方向，以动态地改变收发通道的数目，大大增强了系统的可重构能力。
整个数据传输系统框图。
由于数据传输是双向的，信号处理板
和PCI板都有并／串转换发送模块和串／并转换接收模块(均在FPGA内实现)，两块板卡通过平衡电缆连接。
此外，在信号处理板上，DSP处理机通过外部总线向FPGA发送缓存区内写入数据，FPGA通过DSP的主机口完成与DSP存储空间的数据交换。
在PCI板上，FPGA通过PCI控制器和主机进行数据交换。
系统工作原理可表述如下：DSP 处理机将处理结果通过外部总线输出到FPGA缓冲存储器内，在FPGA内完成数据的并／串转换，并通过LVDS串行接口发送出去。
数据通过平衡电缆传输至上位机接收卡。
在上位机接收卡内，数据经串／并转换后，送至PCI接口控制电路。
上位机输出数据到
DSP处理板的过程则相反。
由于系统要求数据传输上行数据率小于下行数据率，设计中上行数据传输通道数为1，下行数据通道数是4。
在传输距离大于8m的情况下，实际单通道数据传输速率达到264Mbps。
数据传输系统框图
LVDS并／串转换实现由于FPGA是通过DSP处理机的外部总线获得数据的，其数据形式是并行的，所以发送前应将其转换为串行比特流。
FPGA内实现并／串转换和串行发送功能的模块HSTX的原理框图。
由图2可以看出，该模块有3个输入信号。
分别为时钟输入CLK、帧同步信号TFR和并行数据TCH1[7：0]。
其中，CLK频率为33MHz，经过数字时钟管理器(DCM)锁相倍频后得到串行模块内部时钟CLK1X(33MHz)、CLK4XR(33×4=132MHz)和CLK4XF(33×4=132MHz)，其中CLK4XR 与CLK4XF反相，与CLK1X同相。
输出为三组差分信号，分别为串行数据串行数据TCH1[P：N]、串行时钟TCLK[P：N]和串行帧同步信号TFR[P：N]。
输入时钟CLK信号上升沿有效，时钟上升沿时，若帧同步信号为高电平，则锁存输入数据TCH1[7：O]，延时一个时钟周期开始发送。
输出的发送时钟TCLK[P：N]为132MHz，双沿有效。
输出串行数据采用小终端模式，数据低位LSB在前，帧同步信号TFR[P：N]输出比特序列11110000，用于供接收端同步。
，串行发送模块主要由LOAD_GEN、OUT_DATA、OUT_FR、OUT_CLK4个模块组成。
LOAD_GEN模块用来产生并／串转换时加载数据的选通脉冲。
OUT_DATA模块采用移位寄存器实现数据并／串转换。
而OUT_FR和OUT_CLK模块分别用来产生串行帧同步信号和串行时钟信号。
这些模块均使用硬件描述语言VHDL设计完成。
LVDS传输电路设计
由于LVDS总线的传输速率达到264Mbps，对PCB布线等方面要求特别高。
本文利用高速电路仿真分析工具――Mentor Graphics公司的HyperLynx，对LVDS传输
电路进行了仿真设计，包含传输线阻抗设计、端接匹配、差分信号布线。
同时考虑了接插件和传输电缆的选择对数据传输的影响。
LVDS信号的电压摆幅只有350mV，为电流驱动的差分信号工作方式，最长的传输距离可以达到10m以上。
为了确保信号在传输线中传播时，不受反射信号的影响，LVDS信号要求传输线阻抗受控，差分阻抗为100。
本系统应用中，利用高速电路仿真
分析工具，通过合理的设置层叠厚度和介质参数，调整走线的线宽和线间距，计算出单线和差分阻抗结果，来达到阻抗控制的目的。
LVDS信号的拓扑可以是点到点单向，点到点双向或总线型(multi―drop)。
无论哪种应用，都需要在接收端进行端接匹配。
匹配阻抗值等于差分阻抗，典型值为100。
匹配电阻在这里主要起到吸收负载反射信号的作用，因此，要求距离接收端尽量靠近。
在本系统中，利用FPGA片内的数控阻抗(Digitally ControlLED Impedance)，直接配置FPGA内部端接阻抗值，在FPGA内部实现端接匹配。
这样做不仅可以方便修改端接
阻抗值大小，使端接电阻很好地匹配，而且端接电阻与接收端非常靠近。
差分信号的布线是整个传输电路设计的难点。
一般来说，按照阻抗设计规则进行差分信号布线，就可以确保LVDS信号质量。
在实际布线当中，LVDS差分信号布线应遵循以下原则：
1、差分对应该尽可能地短、走直线、减少布线中的过孔数，差分对内的信号线间
距必须保持一致，避免差分对布线太长，出现太多的拐弯。
2、差分对与差分对之间应该保证10倍以上的差分对间距，减少线间串扰。
必要
时，在差分对之间放置隔离用的接地过孔。
3、LVDS差分信号不可以跨平面分割。
尽管两根差分信号互为回流路径，跨分割
不会割断信号的回流，但因为缺少参考平面而导致阻抗的不连续。
4、尽量避免使用层间差分信号。
在PCB板的实际加工过程中，由于层叠之间的层
压对准精度大大低于同层蚀刻精度，以及层压过程中的介质流失，层间差分信号不能保证差分线之间间距等于介质厚度，因此会造成层间差分对的差分阻抗变化。
因此建议尽量使用同层内的差分。
5．在设计阻抗时，尽量设计成紧耦合方式，即差分对线间距小于或等于线宽。
此外，在LVDS传输电路设计当中应当选用适合差分信号的高速接插件，一方面，接插件的特征参数能够与LVDS信号阻抗匹配，通过接插件的信号畸变很小；另一方面，
能够提供足够的布线空间，设计PCB走线宽度和间距。
例如AMP公司的Z―PACK HS3系列接插件，在电气性能方面，比较适合高速LVDS信号互连。
本系统采用平衡电缆实现长距离传输，然而，由于LVDS特殊的阻抗匹配要求和极低的时序偏置要求，传统的电缆不能用于LVDS数据传输。
试验证实双绞线电缆性能最优。
短距离(大约0．5m)应用时CAT3平衡双绞线电缆效果最佳。
而高于0．5m以及数据率大于500MHz时，CAT5平衡电缆效果最好。
结语
本文实现的高速数据传输系统，已成功应用于某雷达信号处理机和上位机之间的数据传输，传输距离大于8m，单个通道数据传输速率达到264Mbps，5个数据通道传输速率总共达1．32GbpS，传输过程稳定。
