计算机系统结构期末复习

计算机组成原理期末复习资料（陆瑶编著）第一章计算机的系统概述（P1-8）1.1计算机的组成任务（P1）1.计算机系统由硬件和软件两个子系统组成；2.计算机系统结构主要有a、研究计算机系统硬件、软件功能的分配；b、确定硬件和软件的界面；c、完成提高计算系系统性能的方法；3.计算机的组成是按照计算机系统结构分配给硬件子系统的功能以与确定的概念结构，研究硬件子系统各组成部分的内部构造和相互联系，以实现机器指令集的各种功能和特性。

4.计算机实现是计算机组成的物理实现，即按计算机组成制定的方案，制作出实际的计算机系统，它包括处理器、主存、总线、接口等各部件的物理结构的实现，器件的集成度和速度的选择和确定，器件、模块、插件、底板的划分和连接，专用器件的设计，电源配置、冷却、装配等各类技术和工艺问题的解决等。

1.2计算机的硬件系统结构P2（1.2.1）5.电子数字计算机普遍采用冯·诺依曼计算机系统结构。

6. 主机：由、存储器与接口合在一起构成的处理系统称为主机。

7. ：中央处理器，是计算机的核心部件，由运算器和控制器构成。

8.冯·诺依曼计算机系统结构由运算器、控制器、储存器、输入设备、输出设备5大部件组成，相互间以总线连接。

9.运算器的作用：计算机中执行各种算术和逻辑运算操作的部件。

运算器的基本操作包括加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以与移位、比较和传送等操作，亦称算术逻辑部件()。

（算数逻辑部件（）：用于完成各种算术运算和逻辑运算（主要用于条件判断、设备控制等）。

）10.控制器的作用：是计算机的指挥中心,负责决定执行程序的顺序,给出执行指令时机器各部件需要的操作控制命令.由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，它是发布命令的"决策机构"，即完成协调和指挥整个计算机系统的操作。

11储存器的作用：是计算机系统中的记忆设备，用来存放程序和数据。

此文档下载后即可编辑计算机组成原理一、缩写词解释CPU:中央处理器ALU:算术逻辑单元I/O:输入输出接口RAM:随机存储器SRAM:静态随机访问存储器DRAM:动态随机访问存储器ROM:只读存储器PROM:用户可编程的只读存储器EPROM:紫外线可擦除可编程只读存储器FLASH:闪速存储器EEPROM:用电可擦除可编程只读存储器ISA:工业标准总线EISA:扩展工业标准总线PCI:外围部件互连总线USB:通用串行总线RS—232C:串行通信总线Cache:高速缓存FIFO:先进先出算法LRU:近期最少使用算法CRC:循环冗余校验码A/D:模拟/数字转换器D/A:数字/模拟转换器DMA:直接存储器存取方式DMAC:直接内存访问控制器LED:发光二极管FA:全加器OP:操作码CISC:复杂指令系位计算机RISC:精简指令系位计算机VLSI:超大规模集成电路LSI:大规模集成电路MAR:存储器地址寄存器MDR:存储器数据寄存器CU:控制单元CM:控制存储器二、选择题（自己看书吧····）三、名词解释1.计算机系统：由硬件和软件两大部分组成，有多种层次结构。

2.主机：CPU、存储器和输入输出接口合起来构成计算机的主机。

3.主存：用于存放正在访问的信息4.辅存：用于存放暂时不用的信息。

5.高速缓存：用于存放正在访问信息的付本。

6.中央处理器：是计算机的核心部件，由运算器和控制器构成。

7.硬件：是指计算机实体部分，它由看得见摸得着的各种电子元器件，各类光、电、机设备的实物组成。

软件：指看不见摸不着，由人们事先编制的具有各类特殊功能的程序组成。

8.系统软件：又称系统程序，主要用来管理整个计算机系统，监视服务，使系统资源得到合理调度，高效运行。

应用软件：又称应用程序，它是用户根据任务需要所编制的各种程序。

9.源程序：通常由用户用各种编程语言编写的程序。

目的程序：由计算机将其翻译机器能识别的机器语言程序。

计算机组成原理期末考试复习题计算机组成原理复习题1.若⼗进制数为132.75，则相应的⼗六进制数为( )。

A.84.cB.21.3C.24.6D.84.62.零地址指令的操作数⼀般隐含在( )中。

A. 寄存器B.磁带C. 磁盘D.光盘3.若x=1011,则[x]补=( )。

A.01011B.1011C.0101D.101014.某机字长8位，含⼀位数符，采⽤原码表⽰，则定点⼩数所能表⽰的⾮零最⼩正数为( )。

A. 2-7B.2-8C.1-2-7D. 2-95．某定点整数16位，含1位符号位，原码表⽰，则其绝对值最⼤负数为( )A. ⼀(216⼀1)B.—215C.—(215⼀1)D. —2166.设某浮点数共12位。

其中阶码含1位阶符共4位，以2为底，初码表⽰；尾数含1位数符共8位，补码表⽰，规格化。

则该浮点数所能表⽰的最⼤正数是( )。

A. 27-1B.28C.28-1D. 277．若X原=1.1lOl0l0，则X补=( )A. 1.0010110B. 1.0010101C. 0.0010110D.0.11010108.原码乘法是指( )A. 取操作数绝对值相乘，符号位单独处理B. ⽤原码表⽰乘数与被乘数，直接相乘C.符号位连同绝对值⼀起相乘D.取操作数绝对值相乘，乘积符号与乘数符号相同9.某浮点数字长16位，其中阶码4位，含l位阶符，补码表⽰，R=2，尾数12位，含1位数符，补码表⽰;规格化。

则其绝对值最⼤负数为( )A．27(⼀1) B．⼀27(1—2—11) C. ⼀27(1—2—11) D. 28(⼀1)10.⼀般来讲，直接映象常⽤在( )A. ⼤容量⾼速CacheB. ⼩容量⾼速CacheC.⼩容量低速CacheD.⼤容量低速Cache 11．原码乘法是( )A. 先取操作数绝对值相乘，符号位单独处理B.被乘数⽤原码表⽰，乘数取绝对值，然后相乘C.乘数⽤原码表⽰，被乘数取绝对值，然后相乘D. ⽤原码表⽰操作数，然后直接相乘12.下列存储器中，( )速度最快。

《计算机系统结构》期末考试复习题一、选择题：1、我们称由（B ）实现的机器为虚拟机器。

A、硬件B、软件C、微程序D、固件2、计算机系统结构设计者所关心的是（C ）所看到的的计算机结构。

A、硬件设计人员B、逻辑设计人员C、机器语言或汇编语言程序员D、高级语言程序员3、计算机组成是计算机系统结构的（B ）。

A、硬件实现B、逻辑实现C、软件实现D、以上三种4、在计算机系统设计时，为了提高系统性能，应当注意（A ）。

A、加快经常性使用指令的执行速度B、要特别精心设计少量功能强大的指令B、要减少在数量上占很小比例的指令的条数D、要加快少量指令的速度5、SIMD计算机可以处理（D ）。

A、多指令流、单数据流B、单指令流单数据流C、多指令流多数据流D、单指令流多数据流6、在提高CPU性能的问题上，从系统结构角度，可以（C ）。

A、提高时钟频率B、减少程序指令条数C、减少每条指令的时钟周期数D、减少程序指令条数和减少每条指令的时钟周期数7、冯.诺依曼计算机是（B ）。

A、以存储器为中心B、以CPU为中心C、以处理输入/输出危重点D、以存储器与计算器为中心8、解决软件移植最好的办法就是（C ）。

A、采用模拟方法B、采用仿真的方法C、采用统一高级语言D、采用统一标准设计计算机结构9、对计算机系统结构，下列透明的是（A ）。

A、数据总线宽度B、浮点数表示C、CPU寄存器个数D、存储器的编址方法10、以下对系统程序员不透明的是（B ）。

A、系列机各档不同的数据通路宽度B、虚拟存储器C、指令缓冲寄存器D、存储器读写缓冲寄存器11、在浮点数表示中，尾数的位数多少主要影响（ B ）。

A、表数范围B、表数精度C、表数效率D、运算实现容易程度12、当浮点数的尾数基值为（A ）时，其表数效率最高（假如不考虑隐藏位）。

A、16B、8C、4D、213、当浮点数的尾数基值为（ D ）时，其表数精度最高，表数范围最大。

A、2B、8C、16D、2或414、当浮点数的尾数用原码表示，基值为2，阶码用移码表示，基值为2时，若尾数部分占23位（不含符号位），阶码占8位（含符号位），则表示的最大负数和最大正数分别为（ C ）。

1、冯诺依曼计算机的特点：计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成；指令和数据以同等地位存放于存储器内，并可按地址寻访；指令和数据均用二进制数表示；指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中位置；指令在存储器内按顺序存放，通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序；机器以运算器为中心，输入输出设别与存储期间的数据传送通过运算器完成。

2、运算器和控制器合起来称作中央处理器。

3、现在计算机由三大部分组成：CPU,I/O设备，主存储器.4、CPU与主存储器合起来又称为主机。

5、存储器由许多存储单元组成，每个存储单元又包含若干个存储元件（或称存储基元、存储元），每个存储元件能寄存一位二进制代码“0”或“1”。

可见，一个存储单元可存储一串二进制代码，称这串二进制代码为一个存储字，这串二进制代码的位数称为存储字长。

6、计算机硬件的主要技术指标：机器字长：指CPU一次能处理数字的位数，与CPU的寄存器位数有关；存储容量：包括主存容量和辅存容量，主存容量是指主存中存放二进制代码的位数，即存储容量=存储单元个数*存储字长；运算速度。

7、总线是连接多个部件的信息传输线，是各部件共享的传输介质。

8、总线分为：按数据传送方式可分为并行传输总线和串行传输总线；按总线的使用范围划分：计算机总线、测控总线、网络通信总线；按连接部件不同可分为：片内总线、系统总线、通信总线。

系统总线按传输信息的不同又分为：数据总线、地址总线、控制总线。

9、总线判优控制分为：集中式和分布式。

10、常见的集中控制优先权仲裁方式有：链式查询（特点：只需很少几根线就能按一定优先次序实现总线控制，并且很容易扩充设备，但对电路故障很敏感，且优先级别低的设备可能很难获得请求。

）计数器定时查询：（特点：计算可以从0开始，此时一旦设备的优先次序被固定，设备的优先级就按0.1.2…n 的顺序降序排列，而且固定不变；计数也可以从上一次计数的终止点开始，即是一种循环方法，此时设备使用总线的优先级相等；计算器的初始值还可由程序设置，故优先次序可以改变。

第一章计算机系统结构定义计算机＝软件＋硬件（+网络）两种定义：定义1：Amdahl于1964年在推出IBM360系列计算机时提出：程序员所看到的计算机系统的属性，即概念性结构和功能特性定义2：计算机系统结构主要研究软硬件功能分配和对软硬件界面的确定计算机系统的多级层次模型第6级专用应用语言机器特定应用用户（使用特定应用语言）（经应用程序翻译成高级语言）第5级通用高级语言机器高级语言程序员（使用通用高级语言）（经编译程序翻译成汇编语言）第4级汇编语言机器汇编语言程序员（使用汇编语言）（经汇编程序翻译成机器语言、操作系统原语）第3级操作系统语言机器操作系统用户（使用操作系统原语）（经原语解释子程序翻译成机器语言）第2级传统机器语言机器传统机器程序员（使用二进制机器语言）（由微程序解释成微指令序列）第1级微指令语言机器微指令程序员（使用微指令语言）（由硬件译码器解释成控制信号序列）第0级硬联逻辑硬件设计员第0级由硬件实现，第1级由微程序实现，第2级至第6级由软件实现，由软件实现的机器称为：虚拟机从学科领域来划分：第0和第1级属于计算机组织与结构，第3至第5级是系统软件，第6级是应用软件。

它们之间仍有交叉。

第0级要求一定的数字逻辑基础；第2级涉及汇编语言程序设计的内容；第3级与计算机系统结构密切相关。

在特殊的计算机系统中，有些级别可能不存在。

计算机组成：是计算机系统结构的逻辑实现确定数据通路的宽度•确定各种操作对功能部件的共享程度•确定专用的功能部件•确定功能部件的并行度•设计缓冲和排队策略•设计控制机构•确定采用何种可靠性技术计算机实现：是指计算机组成的物理实现处理机、主存储器等部件的物理结构•器件的集成度和速度•专用器件的设计•器件、模块、插件、底版的划分与连接•信号传输技术•电源、冷却及装配技术，相关制造工艺及技术等计算机系统结构、计算机组成和计算机实现是三个不同的概念。

系统结构是计算机系统的软硬件的界面；计算机组成是计算机系统结构的逻辑实现；计算机实现是计算机组成的物理实现。

第一章计算机系统概论1、基本概念硬件：是指可以看得见、摸得着的物理设备部件实体,一般讲硬件还应包括将各种硬件设备有机组织起来的体系结构;软件：程序代码+ 数据 + 文档;由两部分组成,一是使计算机硬件能完成运算和控制功能的有关计算机指令和数据定义的组合,即机器可执行的程序及有关数据；二是机器不可执行的,与软件开发、过程管理、运行、维护、使用和培训等有关的文档资料; 固件：将软件写入只读存储器ROM中,称为固化;只读存储器及其写入的软件称为固件;固件是介于硬件和软件之间的一种形态,从物理形态上看是硬件,而从运行机制上看是软件;计算机系统的层次结构：现代计算机系统是由硬件、软件有机结合的十分复杂的整体;在了解、分析、设计计算机系统时,人们往往采用分层分级的方法,即将一个复杂的系统划分为若干个层次,即计算机系统的层次结构;最常见的是从计算机编程语言的角度划分的计算机系统层次结构;虚拟计算机：是指通过配置软件扩充物理机硬件/固件实现功能以后所形成的一台计算机,而物理机并不具备这种功能;虚拟机概念是计算机分析设计中的一个重要策略,它将提供给用户的功能抽象出来,使用户摆脱具体物理机细节的束缚;2、计算机的性能指标;1 吞吐量：表征一台计算机在某一时间间隔内能够处理的信息量,用bps度量;2 响应时间：表征从输入有效到系统产生响应之间的时间度量,用时间单位来度量;3 利用率：在给定的时间间隔内,系统被实际使用的时间所在的比率,用百分比表示;4 处理机字长：常称机器字长,指处理机运算中一次能够完成二进制运算的位数,如32位机、64位机;5 总线宽度：一般指CPU从运算器与存储器之间进行互连的内部总线一次操作可传输的二进制位数;6 存储器容量：存储器中所有存储单元通常是字节的总数目,通常用KB、MB、GB、TB来表示;7 存储器带宽：单位时间内从存储器读出的二进制数信息量,一般用B/s字节/秒表示;8 主频/时钟周期：CPU的工作节拍受主时钟控制,按照规定在某个时间段做什么从什么时候开始、多长时间完成,主时钟不断产生固定频率的时钟信号;主频主时钟的频率度量单位是MHZ、GHZ；时钟周期主频的倒数度量单位是微秒、纳秒;9 CPU执行时间：表示CPU执行一段程序所占用的CPU时间,可用下式计算CPU时间=CPU时钟周期数 X CPU时钟周期长;10 CPI：执行一条指令所需要的平均时钟周期数,可用下式计算 CPI=执行某段程序所需的CPU时钟周期数/该程序包含的指令条数;11 MIPS：平均每秒执行多少百万条定点指令数,用下式计算MIPS=指令条数 /程序执行时间× 10612 FLOPS：平均每秒执行浮点操作的次数,用来衡量机器浮点操作的性能,用下式计算FLOPS=程序中的浮点操作次数/程序执行时间秒3、计算机硬件系统的概念性结构,各个部分的作用;1计算机硬件系统由运算器、控制器、内存储器、输入设备、输出设备五大部分构成,一般还要包括它们之间的连接结构总线结构；2将运算器、控制器、若干的寄存器集成在一个硅片上,称为中央处理器CPU；3由于输入设备、输出设备与CPU、内存的处理速度差异,所以输入、输出设备通过适配器与总线、CPU、内存连接；4概念性结构如下图所示；译码翻译、产生控制信号控制取操作数源操作数、目的操作数控制执行运算控制保存结果形成下条指令地址顺序、转移6运算器的作用：由算术逻辑运算部件ALU、寄存器、数据通路组成;实现数据的加工和处理算术运算、逻辑运算、移位运算、关系比较运算、位运算；7存储器的作用：存储程序和数据,记忆部件；8适配器的作用：在主机与I/O设备之间起数据缓冲、地址识别、信号转换等；9总线的作用：多个部件分时共享的信息传送通路,用来连接多个部件并为之提供信息传输交换服务;注：后续章节还会逐步扩充4、指令流、数据流计算机如何区分指令和数据指令流：在取指周期中从内存中读出的信息流称为指令流,它通过总线、CPU内部数据通路流向控制器;数据流：在执行周期中从内存中读出的信息流称为数据流,它通过总线、CPU内部数据通路流向运算器;从时间上来说,取指令事件发生在取指周期取指令阶段,取数据事件发生在执行周期执行指令阶段；从空间处理部件上来说,指令一定送给控制器,数据一定送给运算器;5、冯·诺依曼计算机的技术特点由运算器、控制器、存储器、输入设备、输出设备五大部分构成计算机硬件系统概念结构；采用二进制代码表示数据和指令；采用存储程序控制方式指令驱动;第二章运算方法和运算器1、原码、补码、反码、移码的求法及表示范围; 1首先应明确机器字长；2原码、补码、反码、移码的求法；3表示范围；2、补码加减法运算,加法运算溢出检测;1补码加法运算规则2补码减法运算规则3变形补码表示法00 表示正数11 表示负数4变形补码运算：规则同补码加减法运算规则,双符号位数值化、参加运算;5加法运算溢出检测1单符号位法2双符号位法参见例题、习题3、并行加法器的进位方法及逻辑表达式1直接从全加器的进位公式推导;C2=G1+P1C1C3=G2+P2C2C4=G3+P3C33并行进位：所有进位可以同时产生,实际上只依赖于数位本身、来自最低位的进位C0;C1=G0+P0C0C2=G1+P1G0+P1P0C0C3=G2+P1G1+P2P1G0+P2P1P0C0C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0其中：G0=A0B0 P0=A0+B0G1=A1B1 P1=A1+B1G2=A2B2 P2=A2+B2G3=A3B3 P3=A3+B3Gi：进位产生函数,表示两个数位都为1Pi：进位传递函数,表示某位上的两个数位有一个为1,如果来自低位的进位为1,则肯定会产生进位;4、浮点加减法运算方法;●比较阶码大小、对阶●尾数加减法运算●规格化处理●尾数舍入处理●溢出判断参见例题、习题5、流水线原理、时钟周期确定、时间公式、加速比、时空图1把一个任务分割为一系列的子任务,使各子任务在流水线中时间重叠、并行执行;过程段Si之间重叠执行;2时钟周期的确定所有Si中执行时间最大者,参见例;3时间公式理想K+n-1T4加速比●Ck = TL / Tk = n·k/k＋n－1●当任务数很大时,采用一个任务的完成时间相比,参见例; 5流水线时空图第三章存储系统1、基本概念存储容量：指一个存储器中可以容纳的存储单元总数;典型的存储单元存放一个字节,因此通常用字节数来表示,KB、MB、GB、TB; 存取时间：读操作时间指一次读操作命令发出到该操作完成、数据读出到数据总线上所经历的时间;通常写操作时间等于读操作时间,故称为存取时间;存取周期：也称读写周期,指连续启动两次读/写操作所需间隔的最小时间;通常存储周期略大于存取时间,因为数据读出到总线上,还需要经过数据总线、CPU内部数据通路传递给控制器/运算器;存储器带宽：单位时间里存储器可以存取的信息量,通常用位/秒、字节/秒表示;2、存储器的分级结构;对存储器的要求是容量大、速度快、成本低,但是在一个存储器中要求同时兼顾这三个方面的要求是困难的;为了解决这方面的矛盾,目前在计算机系统中通常采用多级存储器体系结构,即高速缓冲存储器、主存储器和外存储器;CPU能直接访问高速缓冲存储器cache和内存；外存信息必须调入内存后才能为CPU进行处理;1高速缓冲存储器：高速小容量半导体存储器,强调快速存取指令和数据；2主存储器：介于cache与外存储器之间,用来存放计算机运行期间的大量程序和数据;要求选取适当的存储容量和存取周期,使它能容纳系统的核心软件和较多的用户程序；3外存储器：大容量辅助存储器,强调大的存储容量,以满足计算机的大容量存储要求,用来存放系统程序、应用程序、数据文件、数据库等;3、主存储器的逻辑设计;第一步：根据设计容量、提供的芯片容量构建地址空间分布图类似搭积木,可能需要字、位扩展；第二步：用二进制写出连续的地址空间范围；第三步：写出各片组的片选逻辑表达式;第四步：按三总线分析CPU和选用存储器芯片的数据线、地址线、控制线,以便设计CPU与存储器的连接;第五步：设计CPU与存储器连接的逻辑结构图;参见例题、习题4、顺序存储器和交叉存储器的定量分析;顺序存储器：mT交叉存储器：可以使用流水线存取,T+m-1τ参见例题、习题5、高速缓冲存储器cache的基本原理,cache命中率相关计算Cache的基本原理：cache是一种高速缓冲存储器,为了解决CPU和主存之间速度不匹配而采用的一项重要技术;主存和cache均按照约定长度划分为若干块；主存中一个数据块调入到cache中,则将数据块地址块编号存放到相联存储器CAM中,将数据块内容存放在cache中；当CPU访问主存时,同时输出物理地址给主存、相联存储器CAM,控制逻辑判断所访问的块是否在cache中：若在,则命中,CPU直接访问cache;若不在,则未命中,CPU直接访问主存,并将该单元所在数据块交换到cache中;基于程序和数据的局部性访问原理,通过cache和主存之间的动态数据块交换,尽量争取CPU访存操作在cache命中,从而总体提高访存速度;cache命中率相关计算：命中率主存/cache系统平均访问时间访问效率参加例题、习题;第四章指令系统1、基本概念指令系统：一台计算机中所有机器指令的集合,称为这台计算机的指令系统;指令系统是表征一台计算机性能的重要因素,其格式与功能直接影响机器的硬件结构、软件、适用范围等;寻址方式：告诉计算机如何获取指令和运算所需要的操作数;即如何提供将要执行的指令所在存储单元的物理地址；如何提供运算所需要的操作数所在存储单元的物理地址、或者操作数所在内部寄存器的编号;CISC：指令条数多、结构形式复杂多样、寻址方式种类繁多、功能复杂多样、翻译执行效率低、很多指令难得用到;CISC使计算机的研制周期长,难以保证正确性,不易调试、维护,大量使用频率很低的复杂指令浪费了系统硬件资源;RISC：选取使用频率最高的一些简单指令,指令条数少,复杂功能通过宏指令实现；指令长度、格式、结构形式、寻址方式种类少,翻译执行效率高；只有取数/存数指令访问存储器,其余指令的操作均在CPU内部寄存器之间进行; RISC可缩短计算机的研制周期、易于保证正确性、调试、维护,系统硬件资源使用效率高;2、指令格式及寻址方式辨析参见例题、习题第五章中央处理器1、基本概念指令周期：取出一条指令并执行这条指令所需要的时间;微指令周期：从控制存储器中读出一条微指令的时间加上执行该条微指令的时间;微命令：控制部件通过控制线向执行部件发送的各种控制信号/操作命令;微操作：执行部件接收微命令以后所完成的操作,微操作是执行部件中最基本的、不可再分解的操作;微指令：一组实现一定操作功能的微命令的组合形式,称为微指令;由操作控制和顺序控制两大部分组成;指令流水线：指指令执行步骤的并行;将指令流的处理过程划分为取指令、指令译码、执行、写结果等几个并行处理的过程段;2、CPU的功能;1指令控制控制程序的执行顺序；由于程序是一个指令序列,这些指令的相互顺序不能任意颠倒,必须严格按照程序规定的顺序进行;2操作控制控制器产生取指令、执行指令的所需要的全部操作控制信号,并依序送往相应的部件,从而控制这些部件按指令的要求完成规定的动作;3时间控制对各种操作实施时间上的定时；在计算机中,各种指令的操作信号和整个执行过程均受到时间的严格定时和事件先后顺序控制应在规定的时间点开始,在规定的时间内结束 ,以保证计算机有条不紊地自动工作;4数据加工完成指令规定的运算操作;3、根据给定的模型机和数据通路结构,画出指令周期流程1根据模型机和数据通路结构,分析指令周期流程;2指令周期流程实际上是一个指令流、数据流在数据通路上的流动过程;参见例题、习题;4、微程序控制器的原理及组成框图;1基本原理设计阶段：首先,根据CPU的数据通路结构、指令操作定义等,画出每条指令的指令周期流程图具体到每个时钟周期、微操作、微命令;然后,根据微指令格式、指令周期流程图编写每条指令的微程序;最后,把整个指令系统的微程序其中取指令的微程序段是公用的固化到控制存储器中;运行阶段：首先,逐条执行取指令公用微程序段,控制取指令操作;然后,根据指令的操作码字段,经过变换,找到该指令所对应的特定微程序段,从控制存储器中逐条取出微指令,根据微操作控制字段,直接或经过译码产生微命令控制信号,控制相关部件完成指定的微操作;一条微指令执行以后,根据微地址字段取下一条微指令2构成框图控制存储器ROM：存放全部指令系统的微程序；微地址寄存器uPC：具有自动增量功能,给出顺序执行的下条微指令地址；微命令寄存器uIR：存放由控制存储器读出的一条微指令;地址转移逻辑：①根据指令寄存器IR的操作码,定位到该指令对应的微程序段,uPC 初值；②如果判断条件P/状态条件=FALSE,则 uPC=uPC +1,顺序执行；③如果判断条件P/状态条件=TRUE,则uPC=根据策略形成新的微指令地址,程序转移;5、流水线中资源相关、数据相关、控制相关问题;资源相关：是指多条指令进入流水线后,在同一机器时钟周期内争用同一个功能部件所发生的冲突;数据相关：在一个程序中,如果必须等前一条指令执行完毕以后,才能执行后一条指令,那么这两条指令就是数据相关的;控制相关：控制相关冲突是由转移类指令引起的;当执行转移类指令时,可能为顺序取下条指令；也可能转移到新的目标地址取指令;如果流水线顺序取指令,而程序却需要转移时,进入流水线的指令并不是将要执行的指令,或者转移的目标指令可能还没有进入流水线,从而使流水线发生断流;第六章总线系统1、基本概念;总线：总线是一组能为多个部件分时共享的信息传送线,用来连接多个部件并为之提供信息交换通路;总线仲裁：当总线上的多个主设备主方同时竞争使用总线时,必须通过总线仲裁部件,以某种方式和策略选择其中一个主设备主方,接管总线的控制权,传送信息;总线同步定时：在同步定时协议中,事件出现在总线上的时刻由公共的统一的总线同步时钟信号来确定,所以总线中包含时钟信号线;每个事件都必须在规定的时间点开始,并在规定的时间范围内结束;每个事件的持续时间、一次总线操作的时间是确定的; 总线异步定时：在异步定时协议中,后一事件出现在总线上的时刻取决于前一事件什么时候结束,即建立在应答式或互锁机制基础上;在这种系统中,不需要统一的公共同步时钟信号; 一个事件持续的时间、一次总线操作的时间是不确定的;2、总线接口的功能1控制接口依据CPU的指令信息控制外围设备的动作,如启动、关闭设备等;2缓冲在为部设备和计算机系统其它部件之间用作为一个缓冲器,以补偿各种设备在速度上的差异 ;3状态接口监视外部设备的工作状态并保存状态信息,状态信息包括“准备就绪”、“忙”、“错误”等,供CPU询问外部设备时进行分析之用;4转换可以完成任何要求的数据转换,以确保数据能在为部设备和CPU之间正确地传送,如数据格式转换、并-串转换等;5整理可以完成一些特别的功能,如在批量数据传输时自动修改字计数器、当前内存地址寄存器;6程序中断每当外围设备向CPU请求某种动作时,接口即发送中断请求信号给CPU,申请中断;3、多总线结构辨析HOST总线：宿主总线,连接多CPU、cache、主存、北桥;64位数据线、32位数据线、同步定时总线;PCI总线：与处理器无关的高速外围总线,连接高速的PCI设备,32/64位数据线、32位地址线、同步定时、集中仲裁、猝发传送;LAGACY总线：遗留总线,可以是ISA、EISA、MCA等传统总线,连接中、低速设备,保护用户以前的投资;桥的分类：HOST桥北桥、PCI/LAGACY桥南桥、PCI/PCI桥;桥的作用：1连接两条总线,使彼此相互通信；2总线转换部件,可以把一条总线上的地址空间映射到另一条总线的地址空间上,从而使系统中任意一个总线上的主设备都能看到同样的一份地址表；3信号缓冲、电平转换、控制逻辑转换等;第八章输入输出系统1、基本概念;DMA周期挪用：也称周期窃取,当CPU响应DMA请求、初始化DMA 控制器之后,I/O设备去做准备,DMA控制器并不立即获得总线控制权,CPU继续获得总线控制权;I/O设备每准备好发送/接收一个数据后,由DMA控制器向CPU申请获得一个总线周期的控制权,传输一个字数据,然后释放总线控制权交给CPU,I/O设备继续准备;在整个DMA数据传送过程中,CPU和DMA控制器交替控制总线,可以充分发挥CPU和内存的效率,是DMA广泛采用的方式;通道：通道是一个特殊功能的处理器基于微处理器CPU、单片机实现的,它有自己的指令和程序通道指令、通道程序专门负责数据输入/输出的传输控制,而CPU将“传输控制”的功能下放给通道后只负责“数据处理”功能;CPU和通道分时使用系统总线和存储器,实现了CPU内部运算与I/O设备的并行工作;外围处理机方式PPU：PPU基本上是独立于主机工作的,它有自己的指令系统,完成算术/逻辑运算,读/写主存储器,与外设交换信息等;PPU的结构更接近一台计算机、或者就是一台通用计算机,一般称为前置机;在一些大型高效率的计算机系统中,可以设置多台PPU,分别承担I/O控制、通信、维护诊断等任务;2、多级中断处理过程;1中断请求获取CPU在一条指令执行完毕后,即转入公操作,查询是否有中断请求;2决定是否响应中断请求优先级排队：中断优先级排队电路决定是否响应该级中断请求;寻找中断源：中断响应,沿着指定优先级的菊花链,寻找中断源,并获取中断向量;3中断周期断点地址进入堆栈；状态寄存器进入堆栈；关中断,即修改中断屏蔽寄存器IM本级及以下的中断请求不予响应,开放本级以上的中断请求；形成中断服务子程序入口地址,改变PC;4中断处理：保护现场；中断处理设备服务；恢复现场；开中断,即修改中断屏蔽寄存器IM；中断返回,即状态寄存器、断点地址从堆栈中出栈,断点地址送PC;3、Pentium采用向量中断法,中断源、中断向量表、中断服务子程序入口地址的形成过程;指令给出：如软件中断指令INT n 中的n即为中断向量号;接口提供：可屏蔽中断是CPU接收外部中断控制器由数据总线送来的中断向量号；非屏蔽中断的向量号是固定的;CPU自动指定：识别错误、故障现象、中断产生条件自动在CPU内部形成;3将256个中断源的中断服务子程序入口地址集中保存在00000H-003FFH的1K区域中,称为中断向量表IVT;1获取中断向量号N；2根据N,查中断向量表IVT；34N+1,4N→IP、4N+3,4N+2→CS；4中断服务子程序入口地址为：24CS+IP;4、DMA基本操作过程;1外围设备发出DMA请求；2CPU在指令执行公操作期间,查询是否有DMA请求,决定是否响应设备的DMA请求；若响应请求,把CPU工作改成DMA操作方式,CPU初始化DMA控制器内存起始地址、字个数, DMA控制器从CPU接管总线控制权；3DMA控制器负责执行一个个数据传送操作；修改内存地址指针、计数；数据块传送结束时以中断方式向CPU报告；4CPU响应DMA传送结束的中断请求,善后处理,收回总线控制权,一次DMA传送操作结束;5、通道的功能;1CPU执行I/O指令,通道接收来自CPU输出的地址信息、控制信息,按指令要求与指定的外围设备进行通信;2从内存选取属于指定设备的通道程序,逐条执行通道指令,向设备控制器发送各种命令;3组织外围设备与CPU、内存之间进行数据传送,并根据需要提供数据缓存的空间,以及提供数据存入内存的地址和传送的数据量;4从外围设备得到设备的状态信息,形成并保存通道本身的状态信息,根据要求将这些状态信息传送给CPU;5将外围设备的中断请求和通道本身的中断请求,按次序及时报告CPU;第十一章并行体系结构1、基本概念并行性：并行性是指计算机系统具有可以同时进行运算或者操作的特性,它包括同时性与并发性两种含义；同时性是指两个或两个以上的事件在同一时刻发生；并发性是指两个或两个以上的事件在同一时间间隔发生如分时交替执行、重叠执行等;VLIW处理机：由编译程序在编译时找出指令间潜在的并行性,进行适当调度安排,把多个能并行执行的操作组合在一起,成为一条具有多个操作段的超长指令;由这条超长指令去控制VLIW处理机中多个互相独立工作的功能部件,每个操作段控制一个功能部件,相当于同时执行多条指令;超线程处理机：多个线程同时运行,并通过适当的管理调度策略,建立来自多线程的、已优化的尽量避免无关问题的多指令流;在一个时钟周期内,流水处理机可以同时处理来自多指令流的指令、可有效解决相关问题,称为同时多线程结构,即超线程技术; 向量处理机：采用流水线技术实现向量处理,向量的分量源源不断地进入流水线,各个分量的处理时间重叠,整体上提高向量的处理速度;每个时钟周期向流水线发射一组分量,流水线满载以后,每个时钟周期输出一组分量的运算结果;机群系统：机群系统是由一组完整的计算机指离开机群系统仍能独立运行自己任务,一般称为节点通过高性能的网络或局域网互连而成的系统;它作为一个统一的计算资源一起工作,并能产生一台计算机的印象;2、SMP的特点1有两个及以上功能相似、或相同的处理机；2这些处理机共享同一主存和I/O设施,以总线或者其它内部连接机制互连在一起；这样,存储器存取时间对每个处理机都是大致相同的；3所有处理机对I/O设备的访问,或通过同一通道,或通过提供到同一设备路径的不同通道；4所有处理机能完成同样的功能；5系统被一个集中式操作系统OS控制;OS提供各处理机及其程序之间的作业级、任务级和数据元素级的交互;OS跨越所有处理机来调度进程和线程、以及处理机间的同步,使得多个处理机的存在对用户是透明的,感觉就是一个处理机;。

计算机组成与结构期末复习题大连理工大学软件学院赖晓晨1、假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2 个时钟周期，总线时钟频率为10MHz，则总线带宽是。

A.10MB/sB.20MB/sC.40MB/sD.80MB/s1、假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2 个时钟周期，总线时钟频率为10MHz，则总线带宽是B 。

A.10MB/sB.20MB/sC.40MB/sD.80MB/s2、下列选项中的英文缩写均为总线标准的是。

A.PCI、CRT、USB、EISAB.ISA、CPI、VESA、EISAC.ISA、SCSI、RAM、MIPSD.ISA、EISA、PCI、PCI-Express2、下列选项中的英文缩写均为总线标准的是 D 。

A.PCI、CRT、USB、EISAB.ISA、CPI、VESA、EISAC.ISA、SCSI、RAM、MIPSD.ISA、EISA、PCI、PCI-Express第四章存储器1、某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。

每个主存块大小32字节，按字节编址。

主存129号单元所在主存块应装入到的Cache组号是。

A.0B.2C.4D.61、某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。

每个主存块大小32字节，按字节编址。

主存129号单元所在主存C块应装入到的Cache组号是。

A.0B.2C.4D.61、某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。

每个主存块大小32字节，按字节编址。

主存129号单元所在主存块应装入到的Cache组号是。

A.0B.2C.4D.6C 由于Cache 共有16块，采用2路组相联，因此共有8组，0，1，2，...，7。

并且主存的某一字块按模8映像到Cache 某组的任一字块中，即主存的第0，8，16...字块可以映像到Cache 第0组2个字块的任一字块中，而129号单元是位于第4块主存块中，因此将映射到Cache 第4组2个字块的任一字块中。

计算机系统原理期末复习1计算机体系结构程序员所见到的计算机系统系统的属性，概念性的结构与功能特性。

2计算机组成：实现计算机体系结构所体现的属性。

3总线：总线是连接各个部件的信息传输线，是各个部件共享的传输介质。

4面向CPU的双总线结构：I/O设备和主存交换信息时仍要占用CPU。

5单总线结构图：必须设置总线判优秀逻辑，影响工作速度。

6以存储器为中心：提高了传输效率，减轻了系统总线的负担，且保留了i/o 设备与主存交换信息不经过CPU的特点。

7总线的分类：片内总线（芯片内部）；系统总线（各部件之间）-数据总线（双向），地址总线（单向），控制总线。

；通信总线：用于计算机系统之间或计算机系统与其他系统之间的通信。

8总线特性:机械特性（尺寸，形状），电气特性（传输方向和有效的电平范围），功能特性（每根传输线的功能），时间特性：信号的时序关系。

9总线的性能指标：总线宽度，总线带宽，时钟同步/异步，总线复用，信号线数，总线控制方式，其他指标。

10总线控制：集中式：链式查询：设备的优先权与总线控制器的距离有关。

计数器定时查询：优先权由计数值决定，计数值为0时同链式查询方式。

独立请求方式：中央仲裁器的内部排队逻辑决定；分布式。

11总线通信控制：目的：解决通信双方如何获知传输开始和结束，以及通信双方协调和配合问题。

12总线传输周期：申请分配，寻址，传数，结束。

13总线通信：同步通信，异步通信，半同步通信，分离式通信。

141个时钟周期为1/100MHz=0.01us，总线宽度为32位=4B，数据传输率为4B/0.04us=100MBps.15奇偶检验码：信息为+1位奇偶检验位。

奇检验：使信息位和检验位中“1”的个数共计为奇数；偶检验：~1的个数为偶数。

16异步串行通信单位：波特率：单位时间内传送二进制数据的位数，单位为bps（位/秒）,记为波特。

17比特率：单位时间内传送二进制数据位的位数。

18总线按其所在的位置，分为片内总线、系统总线、通信总线。