当前位置：文档之家 › 用译码器设计组合逻辑电路例题

用译码器设计组合逻辑电路例题

  • 格式：docx
  • 大小：15.40 KB
  • 文档页数：5

用译码器设计组合逻辑电路例题
一、用3线—8线译码器74HC138W门电路实现逻辑函数
Y A/B/C/ A/ BC/ ABC。

(要求写出过程，画出连接图)(本题10分)
解：
(1) 74HC138勺输出表达式为：(2分) Y i/ m：(i 0~7)
(2) 将要求的逻辑函数写成最小项表达式：(2分)
Y A/B/C/ A/BC/ ABC m0 m2 m7 (m0m1/m7)/
(3) 将逻辑函数与74HC138的输出表达式进行比较：
设A= A2、B= A1、C= A0,得：Y (m0m1/m7)/ (丫0/丫2/丫7/)/
(2分)
(4) 可用一片74HC138H加一个与非门就可实现函数。

其逻辑图如下图所示。

(4分)
t
丫。

Y1 Y2 Y3 Y4 Y5 Y a Y7 74HC138
A〉A〔A。

Sg S3
r ~0
ABC +5V d.
三、公司A 、8 C 三个股东，分别占有50% 30咧日20%勺股份，试用一片3线-8 线译码器74HC138^若干门电路设计一个三输入三输出的多数表决器， 用丁开会 时按股份大小记分输出通过、平■局和否决三种表决结果。

通过、平■局和否决，分 别用X 、Y 、Z 表示（股东赞成和输出结果均用1表示）。

（12分）
（3）画连线图（4分）
令 74HC138的地址码 A 2 A,A 1 B,A 0 C
X AB /C ABC / ABC 74HC138 A- A* S 〔 Sg S3 == | 二 午 ABC +5V
m 5 m 6 m 7 （m 5m ；m 7）,
Y A /BC AB /C / ABC m 3 mu
/ / / \ / （m 3m 4） Z A /B /C / A /B /C A /BC / m 0 m 1 m 2 （m 0m ；m ；）/
解：
（2）歹0写表达式（4
四、某学校学生参加三门课程A、B、C的考试，根据课程学时不同，三门课程考试及格分别可得2、4、5分，不及格均为0分，若总得分大丁等丁7分，便可结业。

试用3线一8线译码器74HC13卵门电路实现该逻辑功能。

（15分）
冬。

解：
（1）、列写真值表：（6分）
课程及格用1表示，不及格用0表示；可以结业用1表示，不能结业用0表示。

ABC
口0 00
1
1
1
c
1
a
i
1
1
Y
y
□
1
1
1
(2) 、歹0写表达式(4分)
Y A/BC AB/C ABC m3
3m5m7(m3m5m7), xJ I V xJ If
（3）、画连线图（5分）
令74HC138的地址码A A,A1B,A°C
Yo Yi Y2Y3Y4 Y6Y B Y7
74HC138
ABC +5V
3、试用两片双四选一数据选择器74HC153 一片3线-8线译码器74HC138T 个四输入或门接成16选1的数据选择器（不能另加器件）。

74HC13的74HC153 的逻辑图如图（a）、（b）所示。

设计要求：（1）写出设计思路及每个器件在设计中的作用；
（2）画出连线图。

（13分）
解：设计思路：
（1）选用74HC138来控制四个四选一数据选择器的选通控制端，所以16选一数据选择器的高两位地址作为138的输入信息；（7分）
图
（b）
（2）16选一数据选择器的低两位地址作为两片74HC153勺地址码输入，两片74HC153俞入16个待选数据。

（4分）
（3）两片74HC153勺四个输出端作为四输入或门的输入，该或门的输出即为
16选一数据选择器的输出。

（2分）。

合集下载

74LS153译码器组合逻辑电路设计案例分析

74LS153译码器组合逻辑电路设计案例分析

74LS153译码器组合逻辑电路设计案例分析1、逻辑电路：D3、D2、D1、D0为数据输入端，A1、A0为地址信号输入端，Y 为数据输出端，ST 为使能端，又称选通端，输入低电平有效。

下图7.10为74LS153 管脚排列示意图。

该芯片中存在两个4选1数据选择器。

2Y92C0102C1112C2122C313A 14B 2~1G 11Y71C061C151C241C33~2G15图7.10 74LS153 管脚排列表7.5为74LS153的功能表。

当使能端G 有效时，输出等于地址信号A 、B 所选择的数据信号。

可得输出函数表达式为：3322110C m C m C m C m Y o +++=。

对于一个n 选1的数据选择器，其输出函数为：n n o C m C m Y ++=...0 二、用数据选择器实现组合逻辑函数实现原理：数据选择器是一个逻辑函数的最小项输出：∑-===++=1200...n i ii n n o c m C m C m Y 而任何一个n 位变量的逻辑函数都可变换为最小项之和的标准式。

对照函数表达式和相应的数据选择器输出函数表达式，可以实现用数据选择器来表示逻辑函数。

实现步骤：(1)根据函数变量选择合适的数据选择器，一般变量个数n 个，选择2n 选1的数据选择器。

(2)将被表示的函数转换成标准与或表达式。

(3)写出选择的数据选择器的输出函数。

(4)对比两函数，使数据选择器的地址端和函数变量一一对应（高位对高位），表达式中出现的最小项相应的输入数据C 为1，否则为0。

(5)画逻辑电路图。

例:用数据选择器和门电路实现AC AB Y +=的组合逻辑电路。

(1) 选择数据选择器：选8选1数据选择器74LS151。

(2) 标准与或表达式756m m m ABC C B A C AB AC AB Y '+'+'=++=+=' (3)写出数据选择器输出函数776655443322110C m C m C m C m C m C m C m C m Y o +++++++=(4)对照上述两表达式，令A=A2，B=A1，C=A0，则n n m m '=，所以，C 0=C 1=C 2=C 3=C 4=0；C 5=C 6=C 7=1。

数字电子技术基础 第4章

数字电子技术基础 第4章


在将两个多位二进制数相加时，除了最低位以外，每一 位都应该考虑来自低位的进位，即将两个对应位的加数 和来自低位的进位3个数相加。这种运算称为全加，所用 的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 （a）1/2逻辑图 （b）图形符号
二、多位加法器

1、串行进位加法器（速度慢）
数字电子技术基础 第四章 组合逻辑电路
Pan Hongbing VLSI Design Institute of Nanjing University
4.1 概述


数字电路分两类：一类为组合逻辑电路，另一类 为时序逻辑电路。 一、组合逻辑电路的特点


任何时刻的输出仅仅取决于该时刻的输入，与电路原 来的状态无关。 电路中不能包含存储单元。
例4.2.1 P162
图4.2.1
例3.2.1的电路
4.2.2 组合逻辑电路的设计方法

最简单逻辑电路：器件数最少，器件种类最少， 器件之间的连线最少。 步骤：


1、进行逻辑抽象 2、写出逻辑函数式 3、选定器件的类型 4、将逻辑函数化简或变换成适当的形式 5、根据化简或变换后的逻辑函数式，画出逻辑电路 的连接图 6、工艺设计
通常仅在大规模集成电 路内部采用这种结构。 图4.3.7 用二极管与门阵列组成的3线－8线译码器
最小项译码器。
图4.3.8
用与非门组成的3线－8线译码器74LS138
例4.3.2 P177
图4.3.10
用两片74LS138接成的4线－16线译码器
二、二-十进制译码器
拒绝伪码功能。
图4.3.11
4.2.2 组合逻辑电路的设计方法
组合逻辑电路例题解析.

组合逻辑电路例题解析.

第11章组合逻辑电路例题解析F 一个输出函数，用 T i 、T 2分别标注中间变量。

(2 )写出输出逻辑函数表达式为 T 1=A O B T 2=C O D表 11.1A BcD 1 戸1A B cD F 0 0 0 01 0 c 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 \ 1 1 0 1 1 0 0 1 0 0 0 1 1 0 0 1 0 t (} 1 1 1 1 0 1 0 0 I 1 0 11 J 1 0 0 0111| 11111F= T 1O T 2=A O B O C O D(3 )根据表达式列出真值表如表 11.1所示。

(4 )功能说明。

从真值表可看出，当 A , B , C , D 四输入变量中有偶数个 1 (包括全0 )时电路输出F 为1,而有奇数个1时，输出F 为0,因此这是一个四输入的偶校验电路。

例11. 2组合逻辑电路如图11.2所示。

已知A , B , C 是输入变量，F 1和F 2是输出函数， 试写出输出函数 F 1和F 2的逻辑表达式，并分析该组合逻辑电路的逻辑功能。

解：(1)根据逻辑图可写出输出函数 F 1和F 2的逻辑表达式并化简。

H = AB ; I = A+B ; J = IC = (A+B)C ; K = I+C = A+B+C : M = HC = ABCN = H+J = AB+(A+B)C Q = KN = (A+B+C)AB+(A+B)C例11. 1分析图11.1电路的逻辑功能。

解 ⑴在图11.1中，有A , B , C , D 四输入变量, 图 11.1y輛入输出输入精出A B C岭A B C y(与0000010010 001]010101 U1010I1001 0i10111i11 F1=ABC+(A+B+C)(A+B)(A+C)(B+C)=ABC+ABC+ABC+ABC=A(B O C)+A(B O C)=A O B O CF2= N= AB+(A+B)C=AB+AC+BC (2)根据F l和F?的逻辑表达式列出真值表如表11.2所示。

习题3组合逻辑电路分析及设计数字电子技术含答案

习题3组合逻辑电路分析及设计数字电子技术含答案

习 题 3组合逻辑电路分析与设计数字电子技术[题3.1] 分析图题3.1所示电路，列出真值表，写出输出函数表达式，并说明电路的逻辑功能。

解：由电路图得真值表如下所示：所以：A B 时，11Y = A B 时，31Y = A B =时，21Y =电路实现比拟器的功能。

A ，B 是输入；Y 1，Y 2，Y 3分别是A<B ，A=B ，A>B 时的输出。

[题3.2] 分析图题3.2所示电路，说明电路的逻辑功能。

解：A ；在使能条件EN=1且S=1时，输出B ；使能条件[题3.3] 图题3.3且要拨0，即锁翻开而不报警。

否则，开锁信号为0解：1Y S ABCD =⋅分析电路可知：电路的密码是1001。

[题3.4] 图题3.4所示电路由4位二进制比拟器7485和4位二选一数据选择器74157组成。

其中74157控制端B A /的控制作用为：B A /=0时，Y i =A i ,否则，Y i =B i 。

试分析图示电路的逻辑功能。

解：当A B ≤时，输出A ；当A B 时，输出B ；所以电路的功能是输出A ，B 中较小的数。

[题3.5] *建筑物的自动电梯系统有五个电梯，其中三个是主电梯〔设为A 、B 、C 〕，两个备用电梯。

当上下人员拥挤，主电梯全被占用时，才允许使用备用电梯。

现需设计一个监控主电梯的逻辑电路，当任何两个主电梯运行时，产生一个信号〔Y 1〕,通知备用电梯准备运行；当三个主电梯都在运行时，则产生另一个信号〔Y 2〕，使备用电梯主电源接通，处于可运行状态。

请列出该电路的真值表，并写出Y1、Y2的逻辑表达式。

解：分析题意得真值表如下： 所以：1Y ABC ABC ABC =++[题3.6] 用与非门设计一个多数表决电路。

要求A 、B 、C 三人中只要有半数以上同意，则决议就能通过，但A 还具有否决权，即只要A 不同意，即使多数人也不能通过。

要求列出真值表，化简逻辑函数，并画出逻辑电路图。