用74LS162计数器设计24进制计数器

湖南人文科技学院课程设计报告课程名称：电子技术基础课程设计设计题目：24进制数字电子钟时计器、译码显示电路系别：专业:班级：学生姓名:学号：起止日期:2009/06/01————2009/06/18指导教师：教研室主任：摘要24进制数字钟是一种用数字电路技术实现时计时的装置，与机械式时钟相比具有更高的准确性和直观性。

此次设计与制作24进制电子数字钟时计数、译码、显示电路需要了解组合逻辑电路和时序逻辑电路;了解集成电路的引脚安排；了解各种时计数、译码芯片的逻辑功能及使用方法;了解数字钟的原理.本次设计是基于24进制电子数字钟的原理，实现具有24进制清零功能的电子钟，它主要由脉冲、10进制加法器74LS160、译码器74LS48、共阴极LED数码管等四个模块构成。

脉冲本利用555设计一个多谐振荡器，但由于制板受单面板限制，故撤销了555设计的多谐振荡器，而直接由实验室提供脉冲。

各功能模块在QuartusⅡ软件中先由VHDL语言描述出，然后将其打包成可调用的元件，再利用原理图输入法将各模块按功能连接起来就得到顶层文件的原理图。

这时,再进行时序仿真、引脚锁定和嵌入逻辑分析仪之后，就编译下载至硬件中，选择正确的模式和各种设置后即可实现这次设计所要求的功能。

关键词:加法器;译码器;显示数码管目录设计要求 (1)前言 (1)1.方案论证与对比 (2)1.1方案一 (2)1。

2方案二 (2)1。

3两种方案的对比 (3)2、各功能模块设计 (3)2.1计数器电路 (3)2.2译码驱动电路 (5)2。

3共阴极七段数码管显示器 (6)3、调试与操作说明 (8)3.1电路仿真效果图 (8)3。

2P ROTEL电路印刷板原理图及印刷板制版电路图 (9)3.3实际电路系统的制作及测试 (10)3.4电路板的测试情况、参数分析与实际效果 (10)4、心得与体会 (11)5、元器件及仪器设备明细 (12)6、参考文献 (13)7、致谢 (14)24进制电子数字钟时计数、译码器、显示电路设计要求时间以24秒为一个周期，具有自动清零功能。

二十四进制计时器说明书一、实验目的：时刻警戒我们要珍惜时间。

二、实验器件：包括秒脉冲发生器、计数器、显示电路和控制电路（辅助时序控制电路）等个部分组成。

计时电路递增计时，每隔1秒钟，计时器加1其中计数器和控制电路是系统的主要部分。

计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示功能。

当计时器递增计时到24（即定时时间到）时，显示器上显示24，随后变为00进入下一次的循环。

三、实验原理：8421BCD码递增计数器计数器选用中规模继承74LS290进行设计较为简便，74LS290有十进制异步加/减计数功能。

当S9A=S9B=R0A=R0B=0时，时钟脉冲加入到个位CP0 端，且等于1，则计数器在预置数的基础上完成加法计数功能，当加计数到9时，QD 端发出进位下跳脉冲；十位上的数开始加１，最终变为24随后变为00进入下一次的循环四、实验内容：设计名称：24进制计时器本设计是由74LS290来充当计数器，构成24秒计时电路。

该电路简单，设计功能完善，能实现直接清零、启动和暂停/连续计时。

电路图：引言：我们平时很少会珍惜时间，特别是一天，更何况是二十四秒。

二十四可以代表好多：一天是二十四个小时，还有二十四节气。

那么这二十四秒计时器就提醒我们要珍惜每一分秒、每一天，谨记二十四节气。

下面我给大家介绍一个关于珍惜时间的重要性和二十四时节的例子：（一）、“明日复明日，明日何其多，我生待明日，万事成蹉跎！世人若被明日累，春去秋来老将至，朝看水东流，暮看日西坠，百年明日能几何？”这首＜＜明日歌＞＞讲述着一个期待明天，而让今日闲过的故事，听寒号鸟微弱的叫声，大严冬中响起：“寒风冻死我，明日就垒窝”。

秋风萧瑟，严冬即将来临，寒号鸟冻坏了，于是它说：“寒风冻死我，明日就垒窝”。

天亮了，看看暖暖的阳光，还是先享受吧，明天再开始垒窝吧，又到了晚上“寒风冻死我，明日就垒窝”。

1. 设计任务1.1 设计目的1. 了解计数器的组成及工作原理。

2. 进一步掌握计数器的设计方法和计数器相互级联的方法。

3. 进一步掌握各芯片的逻辑功能及使用方法。

4. 进一步掌握数字系统的制作和布线方法。

5. 熟悉集成电路的引脚安排。

1.2 设计指标1. 以24为一个周期，且具有自动清零功能。

2. 能显示当前计数状态。

1.3 设计要求1. 画出总体设计框图，以说明计数器由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向。

并以文字对原理作辅助说明。

2. 设计各个功能模块的电路图，加上原理说明。

3. 选择合适的元器件，利用multisim仿真软件验证、调试各个功能模块的电路，在接线验证时设计、选择合适的输入信号和输出方式，在确定电路充分正确性同时，输入信号和输出方式要便于电路的测试和故障排除。

4. 在验证各个功能模块基础上，对整个电路的元器件和布线进行合理布局。

5.打印PCB板，腐蚀，钻孔，插元器件，焊接再就对整个计数器电路进行调试。

2.设计思路与总体框图.计数器由计数器、译码器、显示器三部分电路组成，再由555定时器组成的多谐振荡器来产生方波，充当计数脉冲来作为计数器的时钟信号，计数结果通过译码器显示。

图1所示为计数器的一般结构框图。

CRCR CR▲图 1 计数器结构框图3.系统硬件电路的设计3.1 555多谐荡电路555多谐振荡电路由NE555P 芯片、电阻和电容组成。

由NE555P 的3脚输 出方波。

▲图 2 555电路计数脉冲(由555电路产生)异步清零计数器十位数码显示管译码驱动异步清零计数器个位位数码示像译码驱动CP CP强制清零3.2 计数器电路集成计数芯片一般都设置有清零输入端和置数输入端，而且无论是清零还是置数都有同步和异步之分。

有的集成计数器采用同步方式，即当CP触发沿到来时才能完成清零或置数任务；有的集成计数器则采用异步方式，即通过触发器的异步输入端来直接实现清零或置数，与CP信号无关。

哈尔滨工业大学《数字电子技术基础》结课报告题目：用2片74LS161实现224进制计数器姓名：王倩倩学号：24班级：1111201用2片74LS161实现224进制的计数器摘要：74LS161是集成4位二进制计数器，异步置零，同步置数，用两片74LS161最高可以实现256进制计数器，级联方法主要是同步并行和异步串行。

本文介绍用两片74LS161实现224进制计数器，通过清零法和置数法改变其进制。

用Multisim 进行仿真，以波形及灯泡亮灭两种方式，显示计数器的计数过程、过渡状态形成清零或置数信号的过程，用四踪示波器以面板部分重叠显示方法同步显示时钟脉冲信号、清零或置数信号以及状态输出信号，分析了计数至最高位返回0的过渡态。

关键词：74LS161 224进制清零法置数法同步并行异步串行正文：74LS161是集成4位二进制加法计数器，其功能表如表1所示：表1 74LS161功能表74LS161是异步置零、同步置数，利用74LS161的预置数控制LD端或者清零端CR在计数循环过程跳过一些状态，可构成任意进制的计数器。

用两片74LS161级联最高可以构成256进制的计数器，级联方式主要是同步并行和异步串行。

根据两片74LS161芯片的级联方式和控制计数进制的方法的不同，我们可以采取四大类方式，实现用两片74LS161芯片实现224进制的计数器。

下面，我们分别简要介绍这四种方法，并用软件Multisim进行仿真以检验设计的正确性。

一. 同步并行-清零法1.电路设计分析74LS161是四位二进制的加法计数器，要想实现224进制的加法计数器，必须使用两片74LS161芯片，这就这就涉及到级联，我们先用同步并行的方式进行级联。

同步并行，就必须在CP端接同一个脉冲信号，作为高位的芯片通过低位芯片的RCO端进行控制，当低位芯片计数到最高位的时候，RCO由0变为1，低位RCO接高位的两个使能端，这样就能实现低位芯片计数到最大的时候，在高位记一位数。