即24进制计数器

24进制计数器的真值表
24进制计数器的真值表
一个24进制计数器是一种能够进行24进制计数的设备，它可以用来记录和显示从0到23的数字。

它有24个输入线和4个输出线，分别用来输入和输出24进制数字。

真值表是用来描述计数器行为的一种工具。

它列出了计数器的所有可能输入和对应的输出。

对于一个24进制计数器，真值表将有24行，每一行对应一个输入值，从0到23。

每一行有4列，分别对应4个输出线。

下面是一个24进制计数器的简化真值表示例：
输入输出
00 00
01 01
02 02
...
21 21
22 22
23 23
这个真值表显示了计数器的正常计数顺序。

当计数器收到一个时钟脉冲时，它会从0开始递增，直到达到23，然后重新从0开始。

除了正常计数顺序，24进制计数器还可以通过输入线的不同组合来实现不同的功能。

例如，可以使用一个特殊的输入组合来重置计数器，使其回到0。

还可以使用其他输入组合来实现特定的计数序列，例如按照某种规律跳过一些数字。

总之，真值表是描述24进制计数器行为的有用工具，它可以帮助我们理解和设计这种计数器的功能。

数字电子计时器吴东城（常州工学院计算机信息工程学院10计一，江苏常州213002）摘要：该数字电子计时器是用数字电路技术实现时、分、秒计时的装置，具有计时及校时功能。

该数字电子计时器的时间周期为24小时，计时器显示时、分、秒，计时器的时间对应现实生活中的时钟的一秒。

根据日常生活中的观察，数字电子计时器设计成型后供扩展的方面很多——涉及到定时自动报警、按时自动打铃、定时广播、定时启闭路灯等。

因此，与机械式时钟相比具有更高的可视性和精确性，而且无机械装置，具有更长的使用寿命，所以研究数字钟及扩大其应用，有着非常现实和实际的意义。

数字电子计时器是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。

但从知识储备的角度考虑，本设计是以中小规模集成电路设计数字钟的一种方法。

数字钟包括组合逻辑电路和时序电路关键词：计时器；计数器；校时；组合逻辑电路；时序逻辑电路；译码。

0 概述0．1课题的现状：由于该课题应用较为普遍，所以实现方法很多。

基于单片机原理实现，用数字电路实现，用EDA技术实现，还可用F201448技术工艺，当然，还可以通过编程实现。

0.2本课题设计的目的、意义：数字电子计时器是一种用数字电路技术实现时、分、秒计时的装置，与机械式计时器相比具有更高的准确性和直观性，企且无机械装置，具有更长的使用寿命，因此应该得到广泛使用。

本次课程设计的目的，就是为了了解数字电子计时器的原理，从而学会制作数字电子计时器，而且通过计时器的制作机一部了解各种在制作中用到的中小规模集成电路的作用及实用方法，且由于数字电子计时器包括组合逻辑电路和时序逻辑电路，通过它可以进一步学习和掌握两种电路的原理与使用方法。

0.3课题内容、要求、达到的性能指标：（1）根据计时器的方框图和指定器件，完成计时器的主体电路设计及实验；（2）利用异步时序电路的方法，设计一个24进制的时空电路，要求当计数器运行到23时59分59秒是，秒个位计数器在接受一个秒脉冲信号后，计数器自动显示为00时00分00秒，完成进制的计时要求；（3）具有校时、分、秒；（4）在实验板上安装、调试出课题所要求的计时器；（5）画出逻辑电路图，时序图，并写出报告。

工业大学《数字电子技术基础》结课报告题目：用2片74LS161实现224进制计数器：王倩倩学号：**********班级：1111201用2片74LS161实现224进制的计数器摘要：74LS161是集成4位二进制计数器，异步置零，同步置数，用两片74LS161最高可以实现256进制计数器，级联方法主要是同步并行和异步串行。

本文介绍用两片74LS161实现224进制计数器，通过清零法和置数法改变其进制。

用Multisim 进行仿真，以波形及灯泡亮灭两种方式，显示计数器的计数过程、过渡状态形成清零或置数信号的过程，用四踪示波器以面板部分重叠显示方法同步显示时钟脉冲信号、清零或置数信号以及状态输出信号，分析了计数至最高位返回0的过渡态。

关键词：74LS161 224进制清零法置数法同步并行异步串行正文：74LS161是集成4位二进制加法计数器，其功能表如表1所示：表1 74LS161功能表74LS161是异步置零、同步置数，利用74LS161的预置数控制LD端或者清零端CR在计数循环过程跳过一些状态，可构成任意进制的计数器。

用两片74LS161级联最高可以构成256进制的计数器，级联方式主要是同步并行和异步串行。

根据两片74LS161芯片的级联方式和控制计数进制的方法的不同，我们可以采取四大类方式，实现用两片74LS161芯片实现224进制的计数器。

下面，我们分别简要介绍这四种方法，并用软件Multisim进行仿真以检验设计的正确性。

一. 同步并行-清零法1.电路设计分析74LS161是四位二进制的加法计数器，要想实现224进制的加法计数器，必须使用两片74LS161芯片，这就这就涉及到级联，我们先用同步并行的方式进行级联。

同步并行，就必须在CP端接同一个脉冲信号，作为高位的芯片通过低位芯片的RCO端进行控制，当低位芯片计数到最高位的时候，RCO由0变为1，低位RCO接高位的两个使能端，这样就能实现低位芯片计数到最大的时候，在高位记一位数。

1.连续异或1985个1的结果是（ B ）A，0 B，1C，不确定D，逻辑概念错误2.在二进制逻辑运算中，1+1=（A）A, 0; B，1C，2 D，103.连续异或1986个1的结果是（A）A，0 B，1C，不确定D，逻辑概念错误4.给48个字符编码，至少需要（ B ）位二进制数；A,5; B，6C，7 D，85.符合逻辑“或”运算规则的是（ D ）。

A、1×1=1B、1+0=0C、1+1=10D、1+1=16.逻辑函数F=AB +A经过化简所得的结果是（ A）。

A、AB、BC、CD、AB7.下列哪种逻辑表达式化简结果是错误的（ C ）A, A+1=1; B，AA=A；C，A+0=0 D；A+AB=A8.三位二进制编码器，其输入端共有( A)位；A,3；B，4；C，8；D，16 9.下列各门电路中，哪个电路输出端可以直接相连，实现线与功能。

（ B ）A，TTL与非门；B，TTL集电极开路门；C，CMOS与非门；D，TTL传输门10.组合逻辑电路的特点是输出状态只决定于同一时刻的（ B ）状态。

A、输出B、输入C、输入与输出D、前三者都不对11.十进制数6用8421BCD码表示为：（ B ）A,110; B，0110；C，0111；D；11;12.下列选项中，哪个是变量A,B,C,D的最小项（ B ）A,A+B+C+D; B，ABCD；C，ABC；D；A+B+C;13.十进制数5用8421BCD码表示为：（ B ）A,101; B，0101；C，1010；D；011;14.一个三输入端与非门，使其输出为0的输入端的组合有( C )种。

A,7; B，8；C，1 D；4=+=（A）15.逻辑函数F A ABC+；D, A+C；A, A+BC; B，A；C，A C16.下列哪种逻辑表达式化简结果是错误的（ C ）A, A+1=1; B，AA=A；C，A+0=0 D；A+AB=A17.下列选项中，哪个是变量A,B,C的最小项（ C ）A,A+B+C+D; B，ABCD；C，ABC；D；A+B+C;18. 逻辑函数F A A C =+=（ A ）A,A+C; B ，A ； C ，A C +； D, C ；19. 一个三输入端或非门，使其输出为1的输入端的组合有( C )种。

数字电子技术课程设计（数字时钟逻辑电路的设计与实现）学院：信息学院班级：学号：姓名：刘柳指导教师：楚岩课设时间：2009年6月21日—2009年6月26日一摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

诸如按时自动打铃，时间程序自动控制，定时启闭路灯，定时开关烘箱，通断动力设备，甚至各种定时电气的的自动启用等。

这些都是以数字时钟作为时钟源的。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。

经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。

二主要技术指标1.设计一个有时、分、秒（23小时59分59秒）显示的电子钟2.该电子钟具有手动校时功能三方案论证与选择要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。

而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1HZ）。

经过分频器输出的秒脉冲信号到计数器中进行计数。

将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24进制计时器，可实现对一天24小时的累计。

此时需要分别设计60进制，24进制计数器，各计数器输出信号经译码器到数字显示器，使“时”、“分”、“秒”得以数字显示出来。

值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。

EDA24进制计数器设计1. 任务背景计数器是计算机系统中常见的一种电路，用来实现对数字进行计数的功能。

传统的计数器一般是采用二进制表示数字，然而在某些特定的应用场景中，使用其他进制的计数器能够更方便和高效。

EDA24进制计数器是指使用24进制来表示数字的计数器。

24进制是一种特殊的进制，它由24个数字符号（0-23）组成，分别对应于十进制的0-9、字母A-J、字母K-T和字母U-Y。

使用24进制计数器可以更精确地表示某些特定范围内的数字，而且减少了数字的位数和转换过程中的计算复杂度。

本文将介绍如何设计一个EDA24进制计数器，包括计数器的原理、硬件设计和功能实现等方面的内容。

2. 原理介绍EDA24进制计数器的工作原理与传统的计数器类似，主要分为三个部分：计数器状态存储、计数器状态更新和计数器输出。

2.1 计数器状态存储EDA24进制计数器需要使用存储器来保存当前的计数器状态。

由于EDA24进制有24个数字符号，每个符号对应一个存储单元，因此需要一个24位的存储器来存储计数器的状态。

存储器的结构可以采用RAM或者寄存器等形式。

当计数器进行更新时，计数器状态存储器会读取新的计数器状态。

2.2 计数器状态更新EDA24进制计数器的计数逻辑与二进制计数器类似，但需要对进位的处理进行特殊处理。

在24进制下，当某一位达到23时，需要进行进位操作，并将低位的符号进行进位。

例如，当计数器达到23时，进位得到的数字为10（对应K），并将低位的数字进行滚动。

以一个4位的EDA24进制计数器为例，计数范围为0000~2323。

初始状态为0000，当计数值增加时，每一位的变化规律如下：•当个位（最低位）从0~2变化时，直接递增；•当个位达到3时，个位变为0，十位（倒数第二位）递增；•当十位从0~2变化时，直接递增；•当十位达到3时，十位变为0，百位（倒数第三位）递增；•当百位从0~2变化时，直接递增；•当百位达到3时，百位变为0，千位（最高位）递增；•当千位从0~2变化时，直接递增；•当千位达到3时，计数器归零。

24进制计数器原理1. 什么是24进制计数器24进制计数器是一种以24为基数的计数器，使用数字0至23，而不是传统的十进制计数器中的0至9。

它可以用于对时间、坐标或其他需要24小时制度的数据进行计数。

2. 24进制计数器的原理24进制计数器使用24个数字符号来表示数值，分别是0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F、G、H、I、J、K、L、M、N、O。

在24进制计数器中，每个位置上的数字与其他进制相同，从右到左表示权值依次增大。

最右侧的位置的权值为1，向左依次增大，第二个位置的权值为24，第三个位置的权值为24^2，以此类推。

每个位置上的数字的取值范围为0至23。

在24进制计数器中，当某个位置上的数字达到最大值23时，就会进位到更高位。

最高位上的数字为0，而进位后的位置的数字会重置为0。

这样循环往复，实现了24进制的计数。

3. 24进制计数器的应用3.1 时间表示24进制计数器可以用于表示时间。

传统的时间表示方式是以12小时为周期，上午和下午使用不同的标记，而24进制计数器可以将时间表示为连续增长的数值。

例如，午夜12点可以用00:00表示，中午12点可以用12:00表示。

下午1点可以用13:00表示，晚上9点可以用21:00表示。

这样就避免了传统时间表示方式中上午和下午的切换，使得时间的比较和计算更加方便。

3.2 坐标表示24进制计数器还可以用于表示坐标。

传统的坐标表示方式使用十进制，可能会有小数位，而24进制计数器可以将坐标表示为整数。

例如，某个位置的经度可以用24进制计数器表示为23:10，纬度可以用24进制计数器表示为18:05。

这样可以减少小数位的使用，简化坐标的表示和计算。

3.3 其他应用除了时间和坐标，24进制计数器还可以用于其他需要24小时制度的数据计数和表示。

例如，体育比赛的比分可以使用24进制计数器表示，24小时制的计时器可以使用24进制计数器表示时间等。

24进制计数器原理一、概述24进制计数器是一种基于二进制计数器的扩展，可以用来计算更大的数字。

它采用了24个不同的数字，分别为0-9和A-Q，每个数字占据4个二进制位。

在实际应用中，24进制计数器常用于时间、频率等领域。

二、二进制计数器在介绍24进制计数器之前，我们先来了解一下二进制计数器。

二进制计数器是由若干个触发器组成的，每个触发器都能存储一个比特位（0或1），并且能够控制下一个触发器的状态。

当所有触发器的状态从000...0到111...1时，就完成了一次循环。

三、24进制表示法在24进制表示法中，每个数字占据4个二进制位。

这样做的好处是可以使用现有的逻辑门电路来实现24进制计数器。

四、实现原理1. 计数范围由于每个数字占据4个二进制位，因此一个4位的24进制数字可以表示$2^4=16$种不同的状态。

如果使用n个这样的数字组成一个n*4位的数字，则可以表示$24^{n}$种不同状态。

例如：使用3个4位的数字组成12位数字，则可以表示$24^{3}=13824$种不同状态。

2. 递增逻辑递增逻辑是指在当前状态下，如何将计数器的值加1。

对于24进制计数器，可以使用以下方法：(1) 将最低位数字加1。

如果最低位数字小于23，则直接加1；否则将最低位数字置为0，同时将第二低位数字加1。

(2) 如果第二低位数字也等于23，则继续向高位进位，直到某一位的数字小于23为止。

3. 递减逻辑递减逻辑是指在当前状态下，如何将计数器的值减1。

对于24进制计数器，可以使用以下方法：(1) 将最低位数字减1。

如果最低位数字大于0，则直接减1；否则将最低位数字置为23，同时将第二低位数字减1。

(2) 如果第二低位数字也等于0，则继续向高位借位，直到某一位的数字大于0为止。

五、应用场景24进制计数器常用于时间、频率等领域。

例如，在一个以秒为单位的定时器中，如果采用二进制计数器，则需要至少30个比特才能表示一个小时（$2^{30}$秒）。