当前位置：文档之家 › 单片机硬件结构优秀课件

单片机硬件结构优秀课件

  • 格式：ppt
  • 大小：132.00 KB
  • 文档页数：38

下载文档原格式

  / 38

合集下载

第二章 MCS51系列单片机硬件结构PPT课件

第二章 MCS51系列单片机硬件结构PPT课件

14
2.4 MCS-51存储器的结构
标准51系列单片机的内部RAM——32字节工作寄存器区
7FH
80字节 用户区
30H
2FH
16字节
1FH
20H 位寻址区
18H
3组
1FH
掩膜ROM (Masked ROM) EPROM (Electrically Programmable ROM) EEPROM (E2PROM) Flash ROM 8051单片机的ROM是掩摸ROM：
容 量：4096byte 地址范围：0000H～1FFFH
7
2.4 MCS-51存储器的结构
8
2.4 MCS-51存储器的结构
51单片机程序存储器分配
复位入口 0000H INT0中断入口 0003H
T0中断入口 000BH INT1中断入口 0013H
T1中断入口 001BH
0000H ：系统的启动单元 系统复位后，单片机从此处开 始取指令开始执行
0003H ：外部中断0入口地址
串口中断入口 0023H
作用： 控制
协调片内各部分的工作时序逻辑 控制和片外联络的时序逻辑
运算
加法运算 减法运算 乘法运算 除法运算 布尔逻辑运算(与、或、非、异或、移位等)
6
2.4 MCS-51存储器的结构
8051内部ROM ROM：Read Only Memory(只读存储器) 一般用于存放程序和表格等不常改变的数据 常见的ROM种类：
0000 0000 0000 0000B ～ 1111 1111 1111 1111B（二进制）
0 0 0 0 H ～ F F F F H（十六进制）
0 ～ 65535
（十进制）

STC89C52单片机硬件结构ppt课件

STC89C52单片机硬件结构ppt课件

UART
0023H
T2
002BH
0033H
003BH
23
4.3.2 STC89C52单片机数据存储器
STC89C52RC系列单片机内部集成了512字节 RAM，可用于存放程序执行的中间结果和 过程数据。内部数据存储器在物理和逻辑 上都分为两个地址空间：内部RAM（256字 节）和内部扩展RAM（256字节）。此外， 还可以访问在片外扩展的64KB数据存储器。 STC89C52RC系列单片机的存储器分布如图45所示。（特别说明：图中阴影部分的访问
10
+ STC89C52目前有LQFP44、PQFP44、PDIP40、 PLCC44等封装形式，并且不同版本的引脚也不 同，图4- 3所示为各封装形式的HD版本和90C 版本的引脚图。
图4- 3（a）PDIP40的HD版本引脚图 图4-3（b）PDIP40的90C版本引脚
图
11
图4-3（c）LQFP44的HD版本引脚图 图4-3（d）LQFP44的90C版本引脚 图
2
STC89C52RC单片机有如下功能部件和特性： 1.增强型6时钟/机器周期和12时钟/机器周期任意
设置。 2.指令代码完全兼容传统8051 3.工作电压：5.5～3.4V（5V单片机）/2.0～3.8V
（3V单片机）。 4.工作频率：0～40MHz，相当于普通8051单片
机的0～80MHz，实际工作频率可达48MHz。 5.用户应用程序空间：8KB片内Flash程序存储器，
INT0 （外部中断0） INT1 （外部中断1）
输入口使用时，因为有内 P3.4 T0（定时器0的外部输入）
部的上拉电阻，那些被外 部信号拉低的引脚会输入 P3.5
T1（定时器1的外部输入）

单片机芯片的硬件结构课件

单片机芯片的硬件结构课件
2、对于9、30、31各引脚，由于第一功能信号与第二 功能信号是单片机在不同工作方式下的信号，因此不 会发生使用上的矛盾。
3、P3口线的情况却有所不同，它的第二功能信号都 是单片机的重要控制信号。因此在实际使用时，总是 先按需要优先选用它的第二功能，剩下不用的才作为 口线使用。
引脚表现出的是单片机的外特性或硬件特性。在硬件方 面用户只能使用引脚，即通过引脚组建系统。因此熟 悉引脚是单片机硬件学习的重点。
VSS（20脚）： 接+5 V电源地端。
外接晶体引脚XTAL1和XTAL2 当使用芯片内部时钟时，此二引脚用于外接石英晶体 和微调电容。当使用外部时钟时，用于外接时钟脉冲 信号。
控制信号或与其它电源复用引脚 控制信号或与其它电源复用引脚有下面四个
单片机芯片的硬件结构
为复位信号，当输入的复位信号延续2个机器周 期以上高电平时即为有效，用于完成单片机的复位操 作。
P3口（10脚～17脚）: P3.0～P3.7统称为P3口。
单片机芯片的硬件结构
2 信号引脚的第二功能
P3口线的第二功能
单片机芯片的硬件结构
引脚的第一、第二功能会不会混淆呢？
答案是肯定的，不会。理由有三。
1、对于各种型号的芯片，其引脚的第一功能信号是 相同的，所不同的只在引脚的第二功能信号上。
单片机芯片的硬件结构
9 位处理器
单片机主要用于控制，需要有较强的位处理功 能，因此位处理器是它的必要组成部分，在一 些书中常把位处理器称为布尔处理器。
位处理器以状态寄存器中的进位标志位C位累 加位，可进行置位、复位、取反、等于“0” 转移、等于“1”转移且清“0”以及C与可寻 址位之间的传送、逻辑与、逻辑或等位操作。
37H
(16B) 20H

第2章 MCS51单片机硬件结构1PPT课件

第2章 MCS51单片机硬件结构1PPT课件
CPU
输入 和 输出 单元
普林斯顿 MCS－196
存储器
RD ,WR
ALU 控制 单元
CPU
输入 输出 单元
• 内部和外部程序存储器选择信号
对MCS-51系统的芯片来说，其内部实际上是有4K字节 的程序存储器的。
当/EA接地时总是访问外部程序存储器（8031的须接
地）
当/EA接高时
地址小于4K访问内部程序存储器 地址大于4K访问外部程序存储器
ALE
P1.0~P1.7
P3.0~P3.7
2.3 MCS－51单片机的引脚功能
见图2-4
分为3部分：
电源及时钟：Vcc，Vss，XTAL1，XTAL2 I/O接口线：P0，P1，P2，P3
RXD
TXD
控制线：RST，ALE。另一部分与P3口复用
INT INT
0 1
T
0
,
T
1
WR , RD
可入 作， 高通 阻过 抗三 输 器 态读 输取 入引 缓脚 冲信号
•P0~P3口线上的“读－修改－写”功能 上面一个缓冲器读取锁存器Q端的数据，Q端的数据实际上与引脚处的
数据是一致的。这样的安排是为了适应“读－修改－写”这类指令的需要。 例：ANL P0，A；ORL P0，A • 先读入口锁存器，随之可以对读入的数据进行修改，然后再写入到端 口上。 • 不直接读引脚上的数据而读锁存器Q端上的数据是为了避免可能错读 引脚上的电平信号。
2.3.1 时钟电路（图2-5）
内时钟：靠路 内， 部外 振(接 6荡 ~1晶 电 2 MH)振 获 Z 得 外时钟：由路 外来 部获 时得 钟电
2.3.2 控制信号 1、RST/VPD：
复位信号（当该引脚的信号持续2个机器周 期以上的高电平，即完成单片机的初始化操 作。象PC机一样，复位总是把一些寄存器或 I/O置成一个确定的状态，有些是不定的！） /+5V备用电源 （片内RAM信息保护）

MCS-51系列单片机硬件结构.ppt

MCS-51系列单片机硬件结构.ppt

这些部件通过内部总线连接起来，基本结构仍然是通用 CPU加上外围芯片的结构模式，但功能单元上的控制与 先前相比有重大变化，采用了特殊功能寄存器(SFR) 进 行集中控制的方法。
1.中央处理器
单片微机中的中央处理器（CPU）是单片微机的核心， 主要完成运算和控制功能，又增设了“面向控制”的处 理功能，增强了实时性。
一些条件转移指令就是根据PSW中的相关标志位 的 状 态 ， 来实现程序的条件转移。它是一个程序可访问的寄存器， 而且可以按位访问。
运算器主要包括算术逻辑运算单元ALU、累加器ACC （A）、暂存寄存器、B寄存器、程序状态标志寄存器PSW以及 BCD码运算修正电路等。
ALU有两个输出: ⑴ 数据经过运算后，其结果又通过内部总线
送回到累加器中；
⑵ 数据运算后产生的标志位输出至程序状态 字 PSW。
2. 累加器A
累加器A是CPU中使用最频繁的一个八位专用 寄存器，简称ACC或A寄存器。主要功能：累加器A 存放操作数，是ALU单元的输入之一，也是ALU运 算结果的暂存单元。
对于80C52，P1.0——T2，是定时器2的计数输入端； P1.1——T2EX，是定时器2的外部输入端。
读两个特殊引脚的输出锁存器时应由程序置1。
·P2——8位、准双向I/O口。 当使用片外存储器（ROM及RAM）时，输出高8位
地址。
在编程/校验期间，接收高位字节地址。 P2口可以驱动4个LSTTL负载。 ·P3——8位、准双向I/O口，具有内部上拉电路。 P3提供各种替代功能。在提供这些功能时，其输出锁 存器应由程序置 1。P3口可以输入/输出4个LSTTL负载。 ·串行口： P3．0——RXD 串行输入口。 P3．1——TXD 串行输出口。

单片机结构(共46张PPT)

单片机结构(共46张PPT)
MCS-51单片机的结构原理
8051是MCS-51系列单片机的典型产品， 我们以这一代表性的机型进行系统的讲 解。
➢ 内部结构
➢ 外部引脚 ➢ 工作时序
➢ 实例分析
第1页，共46页。
典型单片机结构
T0 T1
时钟电路 ROM
内部总线 CPU
RAM
定时/计数器
并行接口
串行接口
中断系统
中央处理器 数据存储器(RAM)
输入输出引脚
P1.0
➢ P0：P0.1~P0.7
P1.1
➢ 漏极开路双向I/O
P1.2 P1.3
➢ 一般为数据总线口
P1.4
➢ P1：P1.1~P1.7
P1.5 P1.6
➢ 拟双向I/O通道
➢ P2：P2.1~P2.7
P1.7 RST
RXD/P3.0
➢ 拟双向I/O通道
TXD/P3.1 INT0/P3.2
P3口的第二功能表
I/O口
第二功能
注释
2个定时器T0、T1溢3，.0 然后从中间往两R头X逐D 个灭，周而复始 为1时：负边沿触发中断请求；
串行口数据接收端
分别由8位寄存器TH0、TL0 和 TH1、TL1组成。
else return(0);
28
14
27
15
26
16
25
17
24
18
23
19
22
20
21
第10页，共46页。
V CC P0.0/AD 0 P0.1/AD 1 P0.2/AD 2 P0.3/AD 3 P0.4/AD 4 P0.5/AD 5 P0.6/AD 6 P0.7/AD 7 EA/V PP ALE/PROG PSEN P2.7/A 15 P2.6/A 14 P2.5/A 13 P2.4/A 12 P2.3/A 11 P2.2/A 10 P2.1/A 9 P2.0/A 8

第2章单片机硬件结构ppt课件

第2章单片机硬件结构ppt课件

PSEN
WR RD
对单片机来讲，ROM和RAM的寻址机构和 寻址方式是分开的。
2.4.1 程序存储器
实行片内、外一致编址方式，由PC指针访问。存放程序目
的代码F。FFFH
0FFFFH
8951
外部
外部
1000H 0FFFH
4KB
0000H
内部 EA=1
EA=0
51系列程序存储器配置图
803 1
接地
0000H
14
27
15
26
16
25
17
24
18
23
19
22
20
21
用户外特性
Vcc
P0.0
P0口:
P0.1 I/O 口 或
P0.2 P0.3
P0.4
数地据址总总线线复/低用8位口
P0.5
P0.6
P0.
7 EA/VP
ALPE/PROG 控制总线
PSEN
P2.7
P2.6 P2.5
P2口:
P2.4 P2.3
I/O口 或
〔SFR〕
P32
8
8
P1.0~P1.7
P3.0~P
图2-2 MCS-51功逻能辑构框造图3框.7 图
共40条引线 用户外特性
§2.3 MCS-51单片机的引脚功 40引脚，双列直插式构造
能
P1.0
P1口:
P1.1 P1.2
P1.3
I/O口
P1.4
P1.5
P1.6
复位引脚
P1.7 RST/VPD
RXD P3.0
23H 1F 1E1D1C1B1A19 18 35

《单片机硬件结构 》课件

《单片机硬件结构 》课件
《单片机硬件结构》PPT课件
CATALOGUE
目录
单片机简介单片机硬件结构单片机工作原理单片机编程语言与开发环境单片机开发实例
01
单片机简介
总结词：基本概念
详细描述：单片机是一种集成电路芯片，内部集成了计算机的硬件和软件，具有微处理器和存储器等功能，是实现智能化控制的重要元件。
总结词：发展历程
详细描述：单片机的发展历程可以分为三个阶段，即4位单片机、8位单片机和16位单片机。随着技术的不断发展，单片机的性能不断提高，应用领域也不断扩大。
总结词：应用领域
详细描述：单片机广泛应用于智能家居、智能仪表、工业控制、汽车电子、医疗器械等领域，为智能化控制提供了重要的技术支持。
02
单片机硬件结构
总结词
详细描述
03
单片机工作原理
程序存储器加载程序
单片机从程序存储器中加载并执行已编写的程序。
指令执行
单片机按照指令系统规定的指令进行操作。
数据处理
单片机对数据进行处理，如算术运算、逻辑运算等。
中断响应
单片机根据中断系统的请求，执行相应的中断服务程序。
指令分类
指令分为算术指令、逻辑指令、控制指令等，每种指令都有特定的功能和操作对象。
指令优化
为了提高程序的执行效率和单片机的处理能力，可以对指令进行优化和组合。
指令执行时序
单片机的指令执行时序由节拍脉冲控制，每个节拍完成一条指令的执行。
指令格式
单片机的指令系统采用汇编语言编写，每条指令都有特定的格式，包括操作码和操作数。
单片机的中断系统可以接收多个外部和内部的中断源，如定时器溢出、串口接收等。
Keil软件基本操作
05
单片机开发实例
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 包括: • 1、编址与访问 • 2、片内数据存储器 • 3、特殊功能寄存器块
1．编址与访问
2、片内数据存储器
• 00H～1FH • 20H～2FH • 30H～7FH • 堆栈： • 片内RAM、初始化时SP=07H • 向上生长的 • 一般程序的开始： • MOV SP，#60H
3、特殊功能寄存器块
二、常用的单片机产品
• MCS单片机 • AVR单片机 • PIC单片机 • MSP单片机 • ARM处理器 • DSP处理器
三、单片机应用系统
四、单片机应用系统开发概述
• 开发环境的软硬件构成
有关的软件平台：
• PROTEL： • PROTEUS： • WAVE： • KEIL C51 ：
• 特殊功能寄存器又称为专用寄存器 • 专用于控制、管理片内算术逻辑部件、并行
I/O口、串行I/O口、定时器/计数器、中断系 统等功能模块的工作。
• P70 • 表3-5 3-6
3.4 并行的I/O口
• 一、P1口 • 二、P3口 • 三、P0口 • 四、P2口
1、P1口：
2、P3口：
3、P0口：
单片机硬件结构
3．1 单片机概述
• 一、定义： • 采用一定的工艺手段将CPU、存储器、I/O口
集成在一个芯片上。 • 二、特点： • 抗干扰性强，工作温度范围宽 ； • 可靠性高； • 控制功能很强，数值计算能力较差； • 指令系统比通用微机系统简单； • 更新换代速度比通用微机处理器慢多。
三、应用：
4、P2口：
3.5 辅助电路及时序
• 一、时钟电路 • 二、复位电路 • 三、时序
一、时钟电路
二、复位电路
三、时序
• （1）振荡周期 • （2）状态周期 • （3）机器周期 • （4）指令周期 • 外部晶振的2分频是MCS-51单片机的
内部时钟周期，6个时钟周期构成了单 片机的1个机器周期 。
本章小结：
• 本章从应用的角度讨论MCS-51单片机 的硬件基本结构，主要包括以下几个问 题：
• （1）内部主要功能部件：并行口、中 断、定时器/计数器、串行口
• （2）外部引脚：三总线 • （3）CPU：主要掌握中的寄存器。 • （4）存储器：片内与片外 • （5）外围电路及时序：时钟、复位
3.3 存储器结构
• 从物理结构上可分为2部分：
• 一、程序存储器
• 1、编址与访问
• 2、程序的7个特殊入口地址
• 二、数据存储器
• 1、编址与访问 • 2、片内数据存储器 • 3、特殊功能寄存器块 •
一、程序存储器
• 程序存储器通常存放程序指令、常数及 表格等，系统在运行过程中不能修改其 中的数据 。
• 智能仪表中的应用 • 机电一体化中的应用 • 实时控制中的应用 • 军工领域的应用 • 分布式多机系统中的应用 • 民用电子产品中的应用
四、发展趁势
• CPU的改进 • 存储器的发展 • 片内I/O的改进 • 外围电路内装化 • 低功耗与工作电压范围加宽 • 低噪声与高可靠性技术 • ISP及IAP
1．编址与访问
2．程序的几个特殊地址:
复位
0000H
• 外部中断0
ห้องสมุดไป่ตู้
0003H
• 定时器/计数器0溢出 000BH
• 外部中断1
0013H
• 定时器/计数器1溢出 001BH
• 串行口中断
0023H
• （定时器/计数器2溢出 002BH）
二、数据存储器
• 数据存储器则存放缓冲数据，系统在运 行过程中可修改其中的数据。
• 单片机的在线编程
• ISP---在线系统编程 • IAP---在线应用编程
3.2 总体结构
• 包括四个问题：
• 一、内部结构 • 二、外部引脚 • 三、总线图 • 四、微处理器
• 讲到单片机都有个系列问题 • MCS-51： • 基本型 51子系列
(8031\8051\8751) • 增强型 52子系列
内部结构框图：
二、外部引脚及说明
• P3口第二功能：
三、总线图
四、CPU
CPU又称为微处理器，是单片机内部 的核心部件，它决定了单片机的重要功 能特性。它由运算器和控制器两大部分 组成。
对CPU的使用就是对CPU中的寄存器 的使用。
有关的寄存器
• 累加器ACC • 寄存器B • 程序状态字PSW • 布尔处理器C • 程序计数器PC • 数据指针DPTR • 堆栈指针SP
(8032\8052\8752) • 特殊型 • 所有的基础都是基本型。
一、内部结构
• 8位的CPU； • 128个字节的片内RAM； • 4K字节的片内ROM程序存储器(8031无) • 外部的RAM和ROM的寻址范围为64K • 21个字节的专用寄存器 • 4个8位并行I/O口 • 1个全双工的串行口 • 2个16位的定时器/计数器 • 5个中断源、2个中断优先级 • 111•条指令。