计算机存储器及存储系统知识共72页

¥ 不同地址区域内，同一位芯片的数据线对应地并接 在一起，连接到数据总线的对应位上。不同位芯片 的数据线分别连接到数据总线的不同位上。
R/W
A10
&
1
MREQ
1&
… A…0 CS WE
A9 D0~D3
… A…0 CSD0~D3
A9
WE
A0~A9
…
A…0 A9
CS WE D0~D3
D3~D0 D7~D4
存取速度慢 位成本低 容量大
¥ 高速缓存Cache（强调速度）
¥ 位于主存和CPU之间，存取速度和CPU匹配，高于主存 ¥ 计算机正在执行的程序和数据
¥ 主存
¥ 计算机运行期间的程序和数据
¥ 外存（容量）
¥ 存放当前暂时不用的程序、数据或需要永久保存的信 息
随机存储器RAM 只读存储器ROM
双极型RAM MOS型RAM
选择存储芯片内
• 8K*8
存放8个二进制位
8K 1 0 … 1 1
个 1 选需择要其多中少的位一数个据单线元呢0 ，？
存 储 单
… 需要多少位地址呢…？
0
8位 13位（213）
1
元 0 1…1 0
选择存储芯片
• 2个8K*4组成一个16K*4
1 0…1
1 0…1
13位—1—选选需择需择要某要其多一多中少0芯少的位片位一数8地K个据1址个单线呢存元呢？储，？单元0中的一个
… A…0 CSD0~D3
A9
WE
¥ 解决CPU和主存间速度、容量匹配问题的方 法
¥ 双端口存储器（空间并行技术） ¥ 并行主存系统（时间并行技术） ¥ 高速缓冲存储器（5.5） ¥ 虚拟存储技术（5.6）

快擦型存储器具有EEPROM的特点，又可在计算 机内进行擦除和编程，它的读取时间与DRAM相 似，而写时间与磁盘驱动器相当。快擦型存储器 有5V或12V两种供电方式。对于便携机来讲，用 5V电源更为合适。快擦型存储器操作简便，编程、 擦除、校验等工作均已编成程序，可由配有快擦 型存储器系统的中央处理机予以控制。
存储器的存取速度直接决定了整个微机系统的运 行速度，因此，存取速度也是存储器系统的重要 的性能指标；
存储器功耗：维持和操作功耗； 可靠性：平均无故障时间； 存储器的成本。
四、存储器的系统结构
1．存储体 一个基本存储单元可以存放一位二进制信息，其
内部具有两个稳定的且相互对立的状态，并能够 在外部对其状态进行识别和改变。不同类型的基 本存储单元，决定了由其所组成的存储器件的类 型不同。
采用三级存储器结构，即使用高速缓冲存储器、 主存储器和辅助存储器，由这三者构成一个统一 的存储系统。从整体看，其速度接近高速缓存的 速度，其容量接近辅存的容量，而其成本则接近 廉价慢速的辅存平均价格。
二、 半导体存储器分类
按存取方式分类：随机存取存储器、只读存储器 按制造工艺分类有双极型和MOS型 按掉电后数据的是否保存分为易失型和非易失型
1．动态RAM基本存储单元
写操作：字选择线为高电平，T1
管导通，写信号通过位线存入电 容C中；
读操作：字选择线仍为高电平，
存储在电容C上的电荷，通过T1 输出到数据线上，通过读出放大 器，即可得到所保存的信息。
刷新：动态RAM存储单元实质上
依靠T1管栅极电容的充放电原理 来保存信息的。时间一长，电容 上所保存的电荷就会泄漏，造成 了信息的丢失。必须及时地向保 存“1”的那些存储单元补充电荷。

6264SRAM与CPU的连接 8086CPU WR RD
第5章 计算机的存储系统
6264 WE OE
2020/3/27
3. 读写周期时序 （1）读周期
读周期 时序
第5章 计算机的存储系统
读出时间tAA ：最大70ns，从地址有效到RAM数据线上出现稳定
数据的时间。是RAM读操作速度快慢的主要指标。
晶体管逻辑存储器TTL 、发射极耦合存储器ECL 、单极性器件存储 器M20O20/3S/2；7
第5章 计算机的存储系统
✓按存储原理分类 随机存取存储器RAM 、只读存储器ROM；
✓按数据传送方式分类 并行存储器PM、串行存储器SM；
5.1.1 半导体存储器的性能指标
1. 容量：指一个存储器芯片能存储的二进制信息。
第5章 计算机的存储系统
5.1 存储器概述 5.2 随机存储器（RAM） 5.3 只读存储器（ROM） 5.4 存储器连接与扩展 5.5 8086/8088与存储器连接（重点） 5.6 微机内存储器的组织
2020/3/27
第5章 计算机的存储系统
5.1 存储器概述
作用：存放待加工的原始数据和中间计算结果以及系统或 用户程序等。
A14
A13
A12 A11 A10 A9
A8 A7 A6 A5
D7
D6 D5 D4 D3
D2 D1 D0
A4
A3
A2
A1 A0 CS OE WE
62256工作表
1、27256引脚图
Vpp
1
A12
2
A7
3
A6
4
A5
5
A4
6
A3
7
A2

写（存）操作 ：将要写入的信息存入CPU所指定 的存储单元中。
（1）地址->AR->AB （2）数据->DR->DB （3）Write （4）Wait for MFC CPU将地址信号送至地址总线 CPU将要写入的数据送到数据总线 CPU发写信号 等待存储器工作完成信号
5.主存储器的基本结构
地 址 译 码 驱 动 I/O 和 读 写 电 路 存储体是存储器的核心，是存储单元 的集合体，而存储单元又是由若干个记忆 单元组成的。 数据 线 地址译码驱动电路包含译码器 和驱动器两部分组成。译码器将地 址总线输入的地址码转换成与之对 应的译码输出线上的有效电平，以 表示选中了某一存储单元，然后由 驱动器提供驱动电流去驱动相应的 读/写电路，完成对被选中存储单 元的读/写操作。
重点难点
存储器芯片的原理、主存的容量扩展技术。 cache的工作原理. Cache的存储器组织:存储映象与地址转换
4.1
一.存储器的作用
存储器概述
计算机真正工作的场所是主存（内存），所 有驱动程序、操作系统、工作数据、成品/半成 品应用程序必须加载到主存中才能由CPU读取。 高速缓存的速度比主存储器快，作为CPU与 内存的缓冲区，主要起到平衡CPU与主存这间的 速度的作用，有效解决了CPU速度与主存速度的 不匹配问题。 辅助存储器（如硬盘、软盘）也称为外存， 用来存放暂时不参加运行的程序和数据，以及永 久存储信息。辅助存储器的容量很大，但存取速 度慢，并且不能为CPU直接访问，必须先将其中 信息调入主存后，才能为CPU所访问。
A0~A4:X地址译码器
控制端：
A5~A9:Y地址译码器
组成32*32的存储矩阵
CS : 片选 WE ：允许写 CS ＝0， WE ＝0： 允许写 CS ＝0， WE ＝1： 允许读 CS ＝1， WE ＝x： 未选

4.2
11
4.2
请问： 主机存储容量为4GB，按字节寻址，其地址线 位数应为多少位？数据线位数多少位？ 按字寻址（16位为一个字）,则地址线和数据线 各是多少根呢？
12
数据在主存中的存放
设存储字长为64位（8个字节），即一个存 取周期最多能够从主存读或写64位数据。
读写的数据有4种不同长度:
字节 半字 单字 双字
34
3. 动态 RAM 和静态 RAM 的比较
主存
DRAM
SRAM
存储原理
电容
触发器
集成度
高
低
芯片引脚
少
多
功耗
小
大
价格
低
高
速度
慢
快
刷新
有
无
4.2
缓存
35
内容回顾: 半导体存储芯片的基本结构 4.2
…… ……
地
译
存
读
数
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
D0
…… D 7
22
(2) 重合法（1K*1位重合法存储器芯片）
0 A4
0,00
…
0,31
0 A3
X 地
X0
32×32
… …
0址
矩阵
A2
译
0码
31,0
…
31,31
A1
器 X 31
0 A0
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0

（5）连接控制专线
为了实现CPU对存储器的正确控制，除了有片内地址 线、片选信号线、读/写控制线和数据线等的连接之外， 还要考虑附加控制存储器等的连线。
6.2.2 DRAM存储器
静态存储器的优点是只需一个时钟脉冲控 制，读出后也不必进行数据恢复工作，结构简单， 可靠性高，速度快；缺点是电路中管子多，占用 面积大，而且一直有电流流过，功耗大，不利于 提高集成度和降低成本。
6.2.1 SRAM存储器
1．基本存储单元 基本存储单元
是组成存储器的基 础和核心，SRAM的 基本存储单元电路 是由6个MOS管组成 的双稳态触发器， 如左图所示。
图中，T3、T4管是负载管，T1、T2管为工作 管，这个电路具有两个不同的稳定状态。当T1截 止时，A点为高点位，使T2管导通，此时B点处于 低点位，而B点的低电位又保证了T1的截止，这是 一个稳定状态；反之，如果T1管导通，则A点处于 低点位，使T2管截止，这也是一个稳定状态。因 此，这两种状态分别可以用0或1表示。
（3）考虑CPU总线的负载能力
由于目前使用的半导体存储器多数是MOS电路，直流 负载小，在小型机系统中可以与CPU直接连接。而在较大 的系统中，就应当考虑CPU是否有足够的驱动能力，需要 时必须选择有相当驱动能力的缓冲器。
（4）存储器的地址分配和选片
RAM和ROM组成了主存储器，而RAM内部又被分成了 几个区，有的用于存放系统数据，有的用于存放用户数据， 了解主存储器的地址分配无论对于了解硬件的工作原理还 是编程都很有好处。
例如，用16K8位的存储器芯片组成64K8 位的存储器，需要用4片16K8的存储器芯片（如 下页图所示）和4个芯片的数据线与数据总线 D0~D7相连，地址总线的位地址A0~A13与4个芯 片的14位地址端相连接，两位高地址A14、A15经 译码器和4个片选端相连。

计算机存储器及存系统知识.
11、不为五斗米折腰。 12、芳菊开林耀，青松冠岩列。怀此 贞秀姿 ，卓为 霜下杰 。
13、归去来兮，田蜀将芜胡不归。 14、酒能祛百虑，菊为制颓龄。 15、春蚕收长丝，秋熟靡王税。
41、学问是异常珍贵的东西，从任何源泉吸 收都不可耻。——阿卜·日·法拉兹
42、只有在人群中间，才能认识自 己。——德国
43、重复别人所说的话，只需要教育； 而要挑战别人所说的话，则需要头脑。—— 玛丽·佩蒂博恩·普尔
44、卓越的人一大优点是：在不利与艰 难的遭遇里百折不饶。——贝多芬
45、自己的饭量自己知道。——苏联

I/O2
I/O3 I/O4
8
9
WE*
5.1.2 半导体存储器芯片的结构
地 地 读 数 址 址 写 据 存储体 ① 存储体 寄 译 电 寄 存 码 路 存 DB AB 存储器芯片的主要部分，用来存储信息
② 地址译码电路
根据输入的地址编码来选中芯片内某个特 控制电路
定的存储单元
③ 片选和读写控制逻辑 OE WE CS
+5V WE* CS2 A8 A9 A11 OE* A10 CS1* D7 D6 D5 D4 D3
SRAM 6264的功能
工作方式 未选中 未选中 读操作 写操作 CS1* CS2 WE* OE* 1 × 0 0 × 0 1 1 × × 1 0 × × 0 1 D7～D0 高阻 高阻 输出 输入
动态RAM（DRAM)
静态RAM
只读存储器
掩膜式ROM(read
only memory)
可编程ROM(PROM,Programmable ROM) 可擦除的PROM（EPROM，Erasable
Programmable ROM）
电可擦除的PROM（E2PROM，Electrically
Erasable Programmable ROM）
选中存储芯片，控制读写操作
① 存储体
每个存储单元具有一个唯一的地址，
可存储1位（位片结构）或多位 （字片结构）二进制数据 存储容量与地址、数据线个数有关： 芯片的存储容量＝2M×N ＝存储单元数×存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数
② 地址译码电路
0 A5 A4 A3 A2 A1 A0
存储容量为8K×8 28个引脚：

第三章 存储器及存储系统
3.1 存储器概述 3.2 主存储器 3.3 半导体存储器芯片 3.4 主存储器组织 3.5 存储保护和校验技术
3．1 存储器概述
1．存储器分类
1）按存储介质分类
（1）半导体存储器
特点：集成高、容量大、体积小、存取速度快、功耗低、 价格便宜、维护简单。
又分两类：双极性存储器（TTL型和ECL型）和金属氧 化物半导体存储器（MOS）（分为静态MOS存储器和动 态MOS存储器） （2） 磁表面存储器
可以判断所存信息是“1”和“0”；也可以只有一个输出端连接到外
部，从其有无电流通过，判断出所存信息是“1”还是“0”。
X 地址
译码线
V CC
T5 A D
T3
T4
T1
T2
T7
(I/O)
接 Y 地址译码线
B T6
D T8
(I/O)
2. 静态MOS存储器的组成
A0 A1
. . .
A5
16
….
地
址
译 码 器
（2）串行访问存储器（SAS）
在存储器中按某种顺序来存取，也就是存取时间与存储单 元的物理位置有关。又分为顺序存取存储器（SAM）和直接 存取存储器（DAM）
主要用途：磁带（SAM）和磁盘（DAM）。用于外部存储器。
（3）只读存储器（ROM） 只能读，不能写的，其内容已经预先一次写入，
是存放固定不变的信息。 主要用途：微程序控制器、BIOS等
A3 A4 A5
行
…
64×64
VCC GND
A6
选
…
存储矩阵
A7
择
A8
……
I/O1
I/O2

连，从000~111变化，从而可以选择8片芯片。
可以将A19、A18、A17连接到一个与非门上，与非门的输出和
2 为了使译码器进行工作，G1位高电平，G2A、G2B位低电平，
G2A、G2B输入端相连。A16可以和一个非门电路相连，输
出和G1的输入端相连。
数据线
A0~A12
D0~D7
A0~A12
D0~D7

数据线

表示方式：D0，D1，…………，Dm 存储器的容量通常为字节
*也可以用字（16位）、4位或1位来进行表示
1K*8 表示有1K的存储容量，每个存储单元输出8位数据 16K * 1 表示有16K的存储容量，每个存储单元输出1位 的数据
芯片选择线（片选线）
存储器芯片上有一个或一个以上允许存储器芯片 工作的控制线
…………
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 1 0 0 0 …… 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 …… …… 1
1 1 1 1 1 1 1 1 1 1 1 1
1
1 1
0
0 0 0
0
0 0 0
1
1 1 1
1
1 1 1
0
0 1 1
0
1 0 0
1
1 1 1
1
1 1 1
1
1 1 1
1
1 1 1
0
1 1 1
1
0 1 1
1
1 0 1
1
1 1 0
例：假设微处理器系统中从0E0000H开始的64K存储 区 无存储器，已知某一类RAM是8K*8的存储芯片， 如何进行扩充？