微机原理第5章存储器系统
- 格式：ppt
- 大小：1.48 MB
- 文档页数：85
下载文档原格式
合集下载
微机原理与接口技术复习题(本)
微机原理与接口技术复习题（本）第1章概论1. 什么是程序和指令？2. 洪。
诺依曼计算机的核心原理是什么？3. 存储程序的概念是什么？4. CPU由那三部分组成？主机由那几部分组成？5. CPU对内存有那两种操作？6. 325.625D=- B= H234D= BCD7. 已知X=-1110011B,试求[X]原、[X]反、[X]补。
8. 已知X=-1110111B ，Y=+1011010B,求[X+Y]补。
9. 已知X=-1101001B ,Y=-1010110B 计算X-Y。
第2章微型计算机基础1. 微处理器内部由那三部分组成？2. 控制器有那些功能？3. 8086由那两部分组成？其功能是什么？4. 熟悉8088最小模式下的主要引脚功能。
5. 指令队列有什么功能？6. 8088的8个通用寄存器是什么？4个段寄存器是什么？两个控制寄存器是什么？7. 什么是逻辑地址和物理地址，有什么关系什么？8. 4个段寄存器中那一个段寄存器用户程序不用设置。
9. 什么是总线?10. 总线周期中，什么情况下要插入TW等待周期？11. 8088CPU中标志寄存器包含那些标志位什么？第3 章、第4章8088指令系统与汇编语言程序设计1. 什么是寻址方式? 8088CPU有那些寻址方式？2. 试说明MOV SI ,[BX ] 与LEA SI , [BX]两条指令的区别。
3. 设DS=212AH ,CS=0200H ,IP=1200H, BX=0500H , DATA=40H,[217A0H]=2300H, [217E0H]=0400H ,[217E2H]=9000H ,试确定下列指令的转移地址：(1) JMP BX(2) JMP WORD PTR [BX](3) JMP DWORD PTR [BX]4. 设SP=2300H ,AX=50ABH ,BX=1234H ,执行PUSH AX 后SP=?在执行PUSH BX ,POP AX后SP=?,AX=?,BX=?.5. 已知AL=7BH ,BL=38H ,试问执行ADD AL ,BL 后的6个状态标志是什么？6. 试判断下列程序执行后AX中的内容是什么。
微机原理第五章 存储器
eg：要将6116SRAM放在8088CPU最低地址区域
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
第五章微机原理课后习题参考答案
习题五一. 思考题⒈半导体存储器主要分为哪几类？简述它们的用途和区别。
答：按照存取方式分，半导体存储器主要分为随机存取存储器RAM（包括静态RAM和动态RAM）和只读存储器ROM（包括掩膜只读存储器，可编程只读存储器，可擦除只读存储器和电可擦除只读存储器）。
RAM在程序执行过程中，能够通过指令随机地对其中每个存储单元进行读\写操作。
一般来说，RAM中存储的信息在断电后会丢失，是一种易失性存储器；但目前也有一些RAM 芯片，由于内部带有电池，断电后信息不会丢失，具有非易失性。
RAM的用途主要是用来存放原始数据，中间结果或程序，与CPU或外部设备交换信息。
而ROM在微机系统运行过程中，只能对其进行读操作，不能随机地进行写操作。
断电后ROM中的信息不会消失，具有非易失性。
ROM通常用来存放相对固定不变的程序、汉字字型库、字符及图形符号等。
根据制造工艺的不同，随机读写存储器RAM主要有双极型和MOS型两类。
双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器；MOS型存储器具有集成度高、功耗低、价格便宜等特点，适用于内存储器。
⒉存储芯片结构由哪几部分组成？简述各部分的主要功能。
答：存储芯片通常由存储体、地址寄存器、地址译码器、数据寄存器、读\写驱动电路及控制电路等部分组成。
存储体是存储器芯片的核心，它由多个基本存储单元组成，每个基本存储单元可存储一位二进制信息，具有0和1两种状态。
每个存储单元有一个唯一的地址，供CPU访问。
地址寄存器用来存放CPU访问的存储单元地址，该地址经地址译码器译码后选中芯片内某个指定的存储单元。
通常在微机中，访问地址由地址锁存器提供，存储单元地址由地址锁存器输出后，经地址总线送到存储器芯片内直接进行译码。
地址译码器的作用就是用来接收CPU送来的地址信号并对它进行存储芯片内部的“译码”，选择与此地址相对应的存储单元，以便对该单元进行读\写操作。
微机原理和接口技术(第三版)课本习题答案解析
第二章 8086 体系结构与80x86CPU1．8086CPU 由哪两部份构成？它们的主要功能是什么？答：8086CPU 由两部份组成：指令执行部件<EU,Execution Unit>和总线接口部件<BIU,Bus Interface Unit>。
指令执行部件〔EU 主要由算术逻辑运算单元<ALU>、标志寄存器F R、通用寄存器组和E U 控制器等4个部件组成,其主要功能是执行指令。
总线接口部件<BIU>主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或者I／O 端口读取操作数参加E U 运算或者存放运算结果等。
2．8086CPU 预取指令队列有什么好处？ 8086CPU 内部的并行操作体现在哪里？答： 8086CPU 的预取指令队列由6个字节组成,按照8086CPU 的设计要求, 指令执行部件〔EU 在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。
从速度上看,该指令队列是在C PU 内部,EU 从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU 内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。
5．简述8086 系统中物理地址的形成过程。
8086 系统中的物理地址最多有多少个？逻辑地址呢？答： 8086 系统中的物理地址是由20 根地址总线形成的。
8086 系统采用分段并附以地址偏移量办法形成20 位的物理地址。
采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部份构成,都是16 位二进制数。
通过一个20 位的地址加法器将这两个地址相加形成物理地址。
具体做法是16 位的段基址左移4位<相当于在段基址最低位后添4个"0">,然后与偏移地址相加获得物理地址。
微机原理第5章半导体存储器(精)
2
高速缓冲存储器(Cache)。这个存储器 所用芯片都是高速的,其存取速度可与微处 理器相匹配,容量由几十K～几百K字节,通常 用来存储当前使用最多的程序或数据。
内存储器,速度要求较快(低于Cache),有一 定容量(受地址总线位数限制),一般都在几十 兆字节以上。
3
外存,速度较慢,但要求容量大,如软盘, 硬盘,光盘等。其容量可达几百兆至几十个 GB,又称“海量存储器”,通常用来作后备存 储器,存储各种程序和数据,可长期保存,易于 修改,要配置专用设备。
M / IO
•
1
前1K
A11
•
1
后1K
23
前 1K A =0 11 0000000000000000 ～ 0000001111111111B 即 0000～03FFH
后 1K A =1 11 0000100000000000 ～0000101111111111B 即 0800～0BFFH
可见,地址不连续!
选用存储器时,存取速度最好选与CPU 时序相匹配的芯片。另外在满足存储器总 容量前提下,尽可能选用集成度高,存储容量 大的芯片。
14
5.2 读写存储器RAM
5.2.1 静态RAM(SRAM) SRAM的基本存储电路由6个MOS管
组成,为双稳态触发器，其内部结构请自 己看书。
⒈ 2114存储芯片,为1K*4位
27
图中数据总线驱动器采用74LS245,其逻
辑框图与功能表三态如下:
门
A
•
•B
使能 方向控制
G
DIR
操作
&
•
•
0
0
BA
0
1
AB
高速缓冲存储器(Cache)。这个存储器 所用芯片都是高速的,其存取速度可与微处 理器相匹配,容量由几十K～几百K字节,通常 用来存储当前使用最多的程序或数据。
内存储器,速度要求较快(低于Cache),有一 定容量(受地址总线位数限制),一般都在几十 兆字节以上。
3
外存,速度较慢,但要求容量大,如软盘, 硬盘,光盘等。其容量可达几百兆至几十个 GB,又称“海量存储器”,通常用来作后备存 储器,存储各种程序和数据,可长期保存,易于 修改,要配置专用设备。
M / IO
•
1
前1K
A11
•
1
后1K
23
前 1K A =0 11 0000000000000000 ～ 0000001111111111B 即 0000～03FFH
后 1K A =1 11 0000100000000000 ～0000101111111111B 即 0800～0BFFH
可见,地址不连续!
选用存储器时,存取速度最好选与CPU 时序相匹配的芯片。另外在满足存储器总 容量前提下,尽可能选用集成度高,存储容量 大的芯片。
14
5.2 读写存储器RAM
5.2.1 静态RAM(SRAM) SRAM的基本存储电路由6个MOS管
组成,为双稳态触发器，其内部结构请自 己看书。
⒈ 2114存储芯片,为1K*4位
27
图中数据总线驱动器采用74LS245,其逻
辑框图与功能表三态如下:
门
A
•
•B
使能 方向控制
G
DIR
操作
&
•
•
0
0
BA
0
1
AB
微机原理第5章存储器系统
71
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
微机原理与单片机接口技术课后题参考答案_1-6章_
第 1 章 概述
一、填空题
1． 运算器、控制器 和 寄存器组 集成在一块芯片上，被称作微处理器。 2．总线按其功能可分 数据总线 、 地址总线 和 控制总线 三种不同类型的总 线。 3． 迄今为止电子计算机所共同遵循的工作原理是 程序存储 和 程序控制 的工 作原理。这种原理又称为 冯· 诺依曼型 原理。 4．写出下列原码机器数的真值；若分别作为反码和补码时，其表示的真值又分 别是多少？ (1) （0110 1110）二进制原码＝（＋110 1110）二进制真值＝（＋110）十进制真值 （0110 1110）二进制反码＝（＋110 1110）二进制真值＝（＋110）十进制真值 (0110 1110）二进制补码＝（＋110 1110）二进制真值＝（＋110）十进制真值 (2) （1011 0101）二进制原码＝（－011 0101）二进制真值＝（－53）十进制真值 （1011 0101）二进制反码＝（－100 1010）二进制真值＝（－74）十进制真值 （1011 0101）二进制补码＝（－100 1011）二进制真值＝（－75）十进制真值 5．写出下列二进制数的原码、反码和补码（设字长为 8 位） 。 (1) (＋101 0110)二进制真值＝(0101 0110)原码＝(0101 0110)反码＝(0101 0110)补码 (2) (－101 0110)二进制真值＝(1101 0110)原码＝(1010 1001)反码＝(1010 1010)补码 6.［X］补=78H，则［-X］补=（88）H。 7．已知 X1= +0010100，Y1= +0100001，X2= 0010100，Y2= 0100001，试计 算下列各式（设字长为 8 位） 。 (1) [X1＋Y1]补= [X1]补＋ [Y1]补= 0001 0100 ＋ 0010 0001 = 0011 0101 (2) [X1－Y2]补= [X1]补＋ [－Y2]补= 0001 0100 ＋ 0010 0001 = 0011 0101 (3) [X2－Y2]补= [X2]补＋ [－Y2]补= 1110 1100 ＋ 0010 0001 = 0000 1101 (4) [X2＋Y2]补= [X2]补＋ [Y2]补= 1110 1100 ＋ 1101 1111 = 1100 1011 8．将下列十六进制数分别转换成二进制、八进制、十进制和 BCD 数。 （1）(5D.BA)16=（0101,1101.1011,1010）2＝（135.564）8＝（93. 7265625）10 =（1001,0011.0111,0010,0110,0101,0110,0010,0101）BCD （2）(1001.0101,1)2=（9.34375）10＝（11.26）8＝（9.58）16 =（1001.0011,0100,0011,0111,0101）BCD 9．写出下列字符的 ASCII 码。 (1) ‗9‘＝（39H）ASCII 码 (3) ‗$‘ ＝（24H）ASCII 码 (5) ‗b‘ ＝（62H）ASCII 码 (7) ‗换行‘ ＝（0AH）ASCII 码 (2) ‗C‘ ＝（43H）ASCII 码 (4) ‗空格‘ ＝（20H）ASCII 码 (6) ‗回车‘ ＝（0DH）ASCII 码 (8) ‗报警符‘ ＝（07H）ASCII 码
一、填空题
1． 运算器、控制器 和 寄存器组 集成在一块芯片上，被称作微处理器。 2．总线按其功能可分 数据总线 、 地址总线 和 控制总线 三种不同类型的总 线。 3． 迄今为止电子计算机所共同遵循的工作原理是 程序存储 和 程序控制 的工 作原理。这种原理又称为 冯· 诺依曼型 原理。 4．写出下列原码机器数的真值；若分别作为反码和补码时，其表示的真值又分 别是多少？ (1) （0110 1110）二进制原码＝（＋110 1110）二进制真值＝（＋110）十进制真值 （0110 1110）二进制反码＝（＋110 1110）二进制真值＝（＋110）十进制真值 (0110 1110）二进制补码＝（＋110 1110）二进制真值＝（＋110）十进制真值 (2) （1011 0101）二进制原码＝（－011 0101）二进制真值＝（－53）十进制真值 （1011 0101）二进制反码＝（－100 1010）二进制真值＝（－74）十进制真值 （1011 0101）二进制补码＝（－100 1011）二进制真值＝（－75）十进制真值 5．写出下列二进制数的原码、反码和补码（设字长为 8 位） 。 (1) (＋101 0110)二进制真值＝(0101 0110)原码＝(0101 0110)反码＝(0101 0110)补码 (2) (－101 0110)二进制真值＝(1101 0110)原码＝(1010 1001)反码＝(1010 1010)补码 6.［X］补=78H，则［-X］补=（88）H。 7．已知 X1= +0010100，Y1= +0100001，X2= 0010100，Y2= 0100001，试计 算下列各式（设字长为 8 位） 。 (1) [X1＋Y1]补= [X1]补＋ [Y1]补= 0001 0100 ＋ 0010 0001 = 0011 0101 (2) [X1－Y2]补= [X1]补＋ [－Y2]补= 0001 0100 ＋ 0010 0001 = 0011 0101 (3) [X2－Y2]补= [X2]补＋ [－Y2]补= 1110 1100 ＋ 0010 0001 = 0000 1101 (4) [X2＋Y2]补= [X2]补＋ [Y2]补= 1110 1100 ＋ 1101 1111 = 1100 1011 8．将下列十六进制数分别转换成二进制、八进制、十进制和 BCD 数。 （1）(5D.BA)16=（0101,1101.1011,1010）2＝（135.564）8＝（93. 7265625）10 =（1001,0011.0111,0010,0110,0101,0110,0010,0101）BCD （2）(1001.0101,1)2=（9.34375）10＝（11.26）8＝（9.58）16 =（1001.0011,0100,0011,0111,0101）BCD 9．写出下列字符的 ASCII 码。 (1) ‗9‘＝（39H）ASCII 码 (3) ‗$‘ ＝（24H）ASCII 码 (5) ‗b‘ ＝（62H）ASCII 码 (7) ‗换行‘ ＝（0AH）ASCII 码 (2) ‗C‘ ＝（43H）ASCII 码 (4) ‗空格‘ ＝（20H）ASCII 码 (6) ‗回车‘ ＝（0DH）ASCII 码 (8) ‗报警符‘ ＝（07H）ASCII 码
大学微机原理半导体存储器详解演示文稿
当加入写脉冲，某些存储单元熔丝熔断，信息永久写入，
不可再次改写。
PROM基本存储电路
PROM的写入要由专用的电路（大
电流、高电压）和程序完成。
第17页，共36页。
第5章 半导体存储器
5.3.2 可擦除的PROM 一、EPROM（紫外线可擦除） 用户可以多次编程。用紫外线照射可全部擦除原有信息（擦除后内容 全为“1” ），便可再次改写。
一、RAM原理
构成
存储体（R-S触发器构成的存储矩阵） 外围电路 译码电路、缓冲器
I/O控制电路
0
0
地
1
1
数
址
存储
据
n位 译
矩阵
缓
地址 码 2n-1
m
冲
器
器
m位 数据
CS 控制 逻辑
R/W
存储芯片构成示意图
第6页，共36页。
第5章 半导体存储器
地址译码器：
接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片
3. 按存储器的功能来分类 ✓按存储器与CPU的关系分类
控制存储器CM 、主存储器MM 、高速缓冲存储器Cache 、
外存储器EM ；
✓按存储器的读写功能分类 读写存储器RWM 、只读存储器ROM；
✓按数据存储单元的寻址方式分类
随机存取存储器RAM 、顺序存取存储器SAM 、直接存取存储器DAM ；
内存储单元的选址。
控制逻辑电路：
接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号， 控制数据的读出和写入。
数据缓冲器：
寄存来自CPU的写入数据或从存储体内读出的数据。
存储体：
存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。
不可再次改写。
PROM基本存储电路
PROM的写入要由专用的电路（大
电流、高电压）和程序完成。
第17页，共36页。
第5章 半导体存储器
5.3.2 可擦除的PROM 一、EPROM（紫外线可擦除） 用户可以多次编程。用紫外线照射可全部擦除原有信息（擦除后内容 全为“1” ），便可再次改写。
一、RAM原理
构成
存储体（R-S触发器构成的存储矩阵） 外围电路 译码电路、缓冲器
I/O控制电路
0
0
地
1
1
数
址
存储
据
n位 译
矩阵
缓
地址 码 2n-1
m
冲
器
器
m位 数据
CS 控制 逻辑
R/W
存储芯片构成示意图
第6页，共36页。
第5章 半导体存储器
地址译码器：
接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片
3. 按存储器的功能来分类 ✓按存储器与CPU的关系分类
控制存储器CM 、主存储器MM 、高速缓冲存储器Cache 、
外存储器EM ；
✓按存储器的读写功能分类 读写存储器RWM 、只读存储器ROM；
✓按数据存储单元的寻址方式分类
随机存取存储器RAM 、顺序存取存储器SAM 、直接存取存储器DAM ；
内存储单元的选址。
控制逻辑电路：
接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号， 控制数据的读出和写入。
数据缓冲器：
寄存来自CPU的写入数据或从存储体内读出的数据。
存储体：
存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。
微机原理(存储器系统)
只读存储器是一种对其内容只能读出不能写入的存储器。
可擦除可编程只读存储器EPROM(Erasible Programmable
ROM)和电可擦除可编程只读存储器EEPROM(Electric Erasible Programmable ROM)以及近年来发展起来的快擦型 存储器(Flash Memory)具有EEPROM的特点。
C1
C2
2）写入时， T1.T2均导通，数 据线上的信息对C1进行充放电
2018年11月28日
11
(1) 单译码
单译码方式又称字结构，全部地址码只用一 个电路译码，译码输出的选择线直接选中对应 的存储单元。这一方式需要的选择线数较多， 只适用于容量较小的存储器。
(2) 双译码
在双译码结构中，将地址译码器分成行译码器
(又叫X译码器)和列译码器(又叫Y译码器)两部分，
行列选择线交叉处即为所选中的内存单元，这种方 式的特点是译码输出线较少。
+5V WE* CS2 A8 A9 A11 OE* A10 CS1* D7 D6 D5 D4 D3
26
2018年11月28日
SRAM 6264的功能
工作方式 CS1* CS2 WE* OE* D7 ~ D0
未选中 未选中 写操作 读操作
1 × 0 0
× 0 1 1
× × 0 1
× × 1 0
高阻 高阻 输入 输出
2018年11月28日 2
4.1.1
存储器分类
1．按构成存储器的器件和存储介质分类
按构成存储器的器件和存储介质主要可分为： 磁芯存储器、半导体存储器、光电存储器、磁膜、 磁泡和其它磁表面存储器以及光盘存储器等。 从五十年代开始，磁芯存储器曾一度成为主 存储器的主要存储介质。但从七十年代起，半导 体存储器逐渐取代了磁芯存储器的地位。目前， 绝大多数计算机都使用的是半导体存储器。
微机原理和接口技术-5-2 存储系统
0110000000000000 1111111111111111
20
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
例3 （1）解：如果ROM和RAM存储器芯片都采用 8K×1的芯片，试画出存储器与CPU的连接图。
MREQ# A15-0 R/W#
CPU
D7~D0
OE#
例2解
微机原理与接口技术---Chapter5 存储器
MREQ# A20-0 R/W#
CPU
D7~D0
OE#
A20-18
000
3-8译码器
001
010
A17-0
WE A CS
256K ×8
D
WE A CS
256K ×8
D
WE A CS
256K ×8
D
D7~D0
D7~D0
D7~D0
…
111
WE A CS
如果采用的字节编址方式，则需要20条地址线，因为220=1024K byte。
注：字编址方式时，每个32位字地址能够访问4个字节； 如果按照字节编址方式，则每个地址只对应一个字节， 因此所需的地址数是前者的4倍， 218* 4=220 ，即需要20条地址线）
13
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
解：256K*8位SRAM芯片包含18根地址线 (1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线， 因为221=2048K， 其中高3位经过译码器输出后用于芯片选择， 低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。
20
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
例3 （1）解：如果ROM和RAM存储器芯片都采用 8K×1的芯片，试画出存储器与CPU的连接图。
MREQ# A15-0 R/W#
CPU
D7~D0
OE#
例2解
微机原理与接口技术---Chapter5 存储器
MREQ# A20-0 R/W#
CPU
D7~D0
OE#
A20-18
000
3-8译码器
001
010
A17-0
WE A CS
256K ×8
D
WE A CS
256K ×8
D
WE A CS
256K ×8
D
D7~D0
D7~D0
D7~D0
…
111
WE A CS
如果采用的字节编址方式，则需要20条地址线，因为220=1024K byte。
注：字编址方式时，每个32位字地址能够访问4个字节； 如果按照字节编址方式，则每个地址只对应一个字节， 因此所需的地址数是前者的4倍， 218* 4=220 ，即需要20条地址线）
13
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
解：256K*8位SRAM芯片包含18根地址线 (1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线， 因为221=2048K， 其中高3位经过译码器输出后用于芯片选择， 低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。
单片微机原理系统设计与应用课后部分习题答案
单⽚微机原理系统设计与应⽤课后部分习题答案第⼆章 MCS-51单⽚机硬件结构2-5. 8051单⽚机堆栈可以设置在什么地⽅？如何实现？答：8051单⽚机堆栈可以设置在内部RAM中。
当系统复位时，堆栈指针地址为07H，只要改变堆栈指针SP的值，使其为内部RAM中地址量，就可以灵活的将堆栈设置在内部RAM中。
2-16. 8051单⽚机内部数据存储器可以分为⼏个不同的区域？各有什么特点？2-21.复位后，CPU内部RAM各单元内容是否被清除？CPU使⽤的是哪⼀组⼯作寄存器？它们的地址是什么？如何选择确定和改变当前⼯作寄存器组？答：复位并不清除CPU内部RAM单元中内容，掉电会清除内部RAM 中内容。
复位以后因为PSW=00H，所以选择⼯作寄存器0区，所占地址空间为00H-07H。
⼯作寄存器组可以查询PSW中的RS1(PSW.4)和RS0(PSW.3)来确定，改变当前RS1和RS0的值即可改变当前⼯作寄存器组。
2-22.指出复位后⼯作寄存器组R0-R7的物理地址，若希望快速保护当前⼯作寄存器组，应采取什么措施？答：复位⼯作寄存器组R0-R7的物理地址为00H-07H。
如希望快速保护当前⼯作寄存器组，可以通过改变PSW中RS1(PSW.4)和RS0(PSW.3)的当前值来完成。
第三章 MCS-51指令系统3-6.设系统晶振为12MHz，阅读下列程序，分析其功能，并⼈⼯汇编成机器代码。
答：因为AJMP指令必须有PC指针地址，所以本题解题时设程序开始地址为1000H。
本程序完成功能是使P1.0⼝输出⽅波：T=2*((3*250+2+2)*10+1+2+2)=15090us=15.09ms翻译成机器语⾔的难点在于AJMP⼀句，根据AJMP指令代码可知，该指令为2个字节，⾼8为字节构成为“A10A9A800001”，低8位字节构成为“A7-A0”。
⼜有设置了程序起始地址为1000H，很容易可以写出各指令的地址，AJMP的绝对转移⽬标地址为1002H，A10=0、A9=0、A8=0，所以机器代码为“01 02”，⽬标地址在2区，因为A15-A11为“00010”。
微机原理第五章习题答案
习 题 五一. 思考题二. 综合题⒈ 已知一个SRAM 芯片的容量为16KB×4，该芯片的地址线为多少条数据线为多少条 答：芯片容量为142B ，所以该芯片的地址线为14条，数据线为4条。
⒉ 巳知一个DRAM 芯片外部引脚信号中有4条数据线，7条地址线，计算其存储容量。
答：7421284⨯=⨯位。
3.某存储芯片上有1024个存储单元，每个存储单元可存放4位二进制数值，则该存储芯片的存储容量是多少字节。
答：512B 。
4. 某 RAM 芯片的存储容量为 1024×8 位，该芯片的外部引脚最少应有几条其中几条地址线几条数据线若已知某 RAM 芯片引脚中有 13 条地址线，8 条数据线，那么该芯片的存储容量是多少答：该芯片外部引脚最少应有18条；其中10条地址线，8条数据线。
芯片的存储容量是32KB 。
5. 在部分译码电路中，若CPU 的地址线A 15、A 14和A 13未参加译码，则存储单元的重复地址有多少个。
答：328=个。
6. 假设选用一片6264芯片和一片2764芯片构成内存储系统。
采用线选法控制片选端，至少需要多少条片选地址线若采用部分译码法控制片选端，至少需要多少条片选地址线采用全部译码法控制片选端，则需要多少条的片选地址线答：用线选法控制片选端，至少需要2条片选地址线；若采用部分译码法控制片选端，至少需要1条片选地址线；采用全部译码法控制片选端，则需要1条的片选地址线。
7.设某微型机的内存RAM 区的容量为128KB ，若用 2164 芯片构成这样的存储器，需多少片 2164至少需多少根地址线其中多少根用于片内寻址多少根用于片选译码答：需16片 2164；至少需8根地址线；其中7根用于片内寻址；1根用于片选译码。
8. 设有一个存储器系统，由2个8KB 的6264SRAM 芯片构成。
其中1#芯片的地址范围为0A6000H~0A7FFFH ，2#芯片的地址范围为0AA000H~0ABFFFH ，下图画出了74LS138译码器、存储器与8088CPU 的连接图，但只画出了连线图的一部分，请将电路连接图补充完整。
微机原理 第5章6章习题
；送基和当前地址高８位
； 210=1024送基本和当前字节计数初
；送基本和当前字节计数初值高８位
写入方式字：数据块传送，地址增量，禁止自动预置，写传 送，选择通道0
MOV OUT MOV OUT AL，10000100B 0BH，AL AL，00H 0AH，AL
写入屏蔽字：通道0屏蔽位清0
写入命令字： DACK 和DREQ为高电平，固定优先级，非存储 器间传送
A） 中断指令 B） 串操作指令 C） 输入/输 出指令 D） MOV指令 中断指令，串操作指令，MOV指令处理CPU内部寄 存器信息的．
• 3.如果认为CPU等待设备的状态信号是处于非工作状态(即踏 步等待),那么,在下面几种主机与设备数据传送方式中, Ａ 主 机与设备是串行工作的, Ｂ 主机与设备是并行工作 的, Ｃ 主程序与外围设备是并行运行的。 A) 程序查询方式; B) 中断方式; C) DMA方式 串行工作：按照时间顺序依次工作． 并行工作：同一时间处理多个工作． 并行运行：两个设备在同一时间一起运行的． 查询方式只要查询到一个外设空闲，就立即运行，不会在乎其 他外设的情况．运行完成后才查询另一个外设． 中断方式：同时有多个外设在运行．中断中还有中断． 和我们的边听歌，边看网页是一样的． DMA方式：由DMA和外设打交道，CPU处理另外的事情．因此， CPU的主程序和外设是并行工作的。
第5章习题
Байду номын сангаас
第五章
• 1、内存储器是计算机系统中的 存储 装置，用 来存放 程序 和 数据 。 • 2、半导体存储器分为 只读存储器ROM 和 随机存取存储器RAM 。 • 3、半导体存储器的性能指标 包括 存储容量 、 存取时间 、 功耗 、 可靠性 。 • 4 、将存储器与系统相连的译码片选方式有 线选 法和 地址译码选择 法。 • 5、 对2817A进行读操作，其引脚 = 0 ， = 1 ， = 0 。
微机原理及接口技术课件第5章 存储器
引脚号
2764
27128
27256
27512
引脚号
2764
27128
27256
27512
1
VPP
VPP
VPP
A15
15
D3
D3
D3
D3
2
A12
A12
A12
A12
16
D4
D4
D4
D4
3
A7
A7
A7
A7
17
D5
D5
D5
D5
4
A6
A6
A6
A6
18
D6
D6
D6
D6
5
A5
A5
A5
A5
19
D7
D7
D7
D7
6
A4
例如：6264静态RAM的容量为8K x 8bit NMC41257的容量为256K x 1bit
某一芯片有多少个存储单元，每个存储单元存储若干位，由于其数值一般 都比较大，存储容量常以字节（Byte）表示。因此常以K表示210，以M表示 220，G表示230。如256KB等于256×210×8bit，32MB等于32×220×8bit。
A4
行 译
存储器阵列
VCC
…
…
码
128x128
GND
A10
WE
I/O1
…
…
…
输入数 据控制
列I/O 列译码
OE
I/O8
CE
…
… …
…
CE
1
WE
0 0
＆ 0
A0A1A2A3
0
电子科大微机原理chapter5习题解答
5.10用16K X1位的DRAM 芯片组成64K X8位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5卩SQPU在1 yS内至多要访问一次。
试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？(1)组建存储器共需DRAM 芯片数N= (64K*8 ) / (16K*1 ) =4*8 (片)。
每8片组成16K X8位的存储区，A13~A0作为片内地址，用A15、A14经2:4译码器产生片选信号：，逻辑框图如下(图有误：应该每组8片，每片数据线为1根)(2)设16K X8位存储芯片的阵列结构为128行X128列，刷新周期为2ms。
因为刷新每行需0.5 yS,则两次(行)刷新的最大时间间隔应小于：心遊“55(呵128为保证在每个1yS内都留出0.5 yS给CPU访问内存，因此该DRAM适合采用分散式或异步式刷新方式，而不能采用集中式刷新方式。
若采用分散刷新方式，则每个存储器读/写周期可视为1 yS,前0.5yS用于读写，后0.5 yS用于刷新。
相当于每1 yS刷新一行，刷完一遍需要128X 1 yS= 128 yS,满足刷新周期小于2ms的要求；若采用异步刷新方式，则应保证两次刷新的时间间隔小于15.5 y S如每隔14个读写周期刷新一行，相当于每15 yS刷新一行，刷完一遍需要128 x 15yS= 1920 y S,满足刷新周期小于2ms的要求；需要补充的知识：刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止的时间间隔。
刷新周期通常可以是2ms，4ms或8ms。
DRAM 一般是按行刷新，常用的刷新方式包括：集中式：正常读/写操作与刷新操作分开进行，刷新集中完成。
特点：存在一段停止读/写操作的死时间，适用于高速存储器。
(DRAM 共行，刷新周期为Q = 以为读写时间，tr = 0.5以为刷新时间,tc = 1 yS 为存储周期)异步式：前两种方式的结合， 每隔一段时间刷新一次， 只需保证在刷新周期内对整个存储器刷新一遍。
微机原理与接口技术第五章存储器
数据只能读出不能写入，断电后数据不丢 失，常用作固定数据存储。
RAM的分类与特点
静态随机存取存储器（SRAM）
动态随机存取存储器（DRAM）
速度快，集成度低，功耗大，常用作高速 缓冲存储器。
速度较慢，集成度高，功耗小，常用作主 存储器。
异步随机存取存储器（DRAM）
只读存储器（ROM）
速度慢，集成度高，功耗小，价格便宜， 常用于大容量存储。
01
02
03
存储器接口是CPU与主 存储器之间的连接桥梁 ，负责数据的传输和控
制。
存储器接口的主要功能 包括地址译码、数据传
输、读写控制等。
存储器接口的信号线包 括地址线、数据线、控 制线等，用于实现CPU 与主存储器之间的信息
交换。
存储器接口的信号线
01
02
03
地址线
用于传输CPU发出的地址 信号，指向主存储器中的 某个单元。
高密度化
随着技术的不断发展，存储器的容量和集成度将不断提高，以满 足不断增长的数据存储需求。
异构存储集成
未来存储器将朝着异构存储集成的方向发展，结合不同类型存储 器的优点，实现更高效、可靠的数据存储。
新型存储技术
新型存储技术如相变存储器、阻变存储器和闪存等将继续得到发 展，并逐渐应用于商业领域。
04
存储器接口
04
存储器接口
存储器接口的基本概念
01
02
03
存储器接口是CPU与主 存储器之间的连接桥梁 ，负责数据的传输和控
制。
存储器接口的主要功能 包括地址译码、数据传
输、读写控制等。
存储器接口的信号线包 括地址线、数据线、控 制线等，用于实现CPU 与主存储器之间的信息
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
13
1. 半导体存储器
半导体存储器由能够表示二进制数“0”和“1”的、 具有记忆功能的半导体器件组成。
能存放一位二进制数的半导体器件称为一个存 储元。
若干存储元构成一个存储单元。
微机原理第5章存储器系统
14
2. 内存储器的分类
随机存取存储储器系统
微机原理第5章存储器系统
20
1. SRAM的特点
存储器中的信息既能随时读出，也能随时写入， RAM中信息在关机后即消失
分为DRAM和SRAM两种
SRAM：静态RAM，利用半导体触发器的两个稳定状态 表示“1”和“0”。电源不关掉，SRAM的信息不会消失，不 需要刷新电路。
DRAM：动态RAM，利用MOS管的栅极对其衬底间的分
28个引脚，其中一 个空引脚
微机原理第5章存储器系统
23
SRAM 6264 控制信号
微机原理第5章存储器系统
24
SRAM 6264 写时序
微机原理第5章存储器系统
25
SRAM 6264 读时序
微机原理第5章存储器系统
26
3. 8088总线信号
8 0 RD、WR 8 8
总 线
MEMR、MEMW
命中率（H） T=H*T1+（1-H）*T2
单位容量价格（C） 访问效率（e）
微机原理第5章存储器系统
11
4. 微机中的存储器
通用寄存器组及
指令、数据缓冲栈 高速缓存 主存储器
联机外存储器 脱机外存储器
片内存储部件 内存储部件 外存储部件
微机原理第5章存储器系统
12
二、半导体存储器
微机原理第5章存储器系统
15
随机存取存储器（RAM）
静态存储器（SRAM） RAM
动态存储器（DRAM）
微机原理第5章存储器系统
16
只读存储器（ROM）
只读存储器
掩模ROM 一次性可写ROM EPROM EEPROM
微机原理第5章存储器系统
17
3. 主要技术指标
存储容量
存储单元个数×每单元的二进制数位数
存取时间
按工作方式分：RAM和ROM
从器件原理分：TTL和MOS
微机原理第5章存储器系统
4
§5.1 概 述
主要内容：
存储器系统及其主要技术指标 半导体存储器的分类及特点 两类半导体存储器的主要区别
微机原理第5章存储器系统
5
一、存储器系统
微机原理第5章存储器系统
6
1. 存储器系统的一般概念
将两个或两个以上速度、容量和价格各不相同
微机原理第5章存储器系统
28
1）逻辑门组合---全地址译码
全地址译码有两 种：逻辑门组合 法、译码器法
逻辑门组合法： 依靠门电路对地 址线进行组合， 从而得到需要的 地址范围
使用“与”、“或”、 “非”、“与非”、 “或非”等
微机原理第5章存储器系统
29
例
1
A19
1
A18
1
A17
1
A16
&
布电容保存信息，每个存储单元所需MOS管较少，集成
度高，功耗小，信息因电容漏电而逐渐消失，读后需重写，
需要刷新。
微机原理第5章存储器系统
21
2. 典型SRAM芯片
主要引脚功能 工作时序 与系统的连接使用
微机原理第5章存储器系统
22
典型SRAM芯片
SRAM6264：
容量：8K X 8b 双列直插式芯片，
0 A15 0 A14 0 A13
1
1
SRAM 6264
CS1
0
CS2
+5V
微机原理第5章存储器系统
30
存储器地址
内存地址
片选地址
高位地址
片内地址
低位地址
微机原理第5章存储器系统
31
6264芯片的编址
A19
A12
A0
X X X X X X X 0 0 0 0 0 0 0 0 0 0 0 0 0 片首地址
存储器
A19-A0
IOR、IOW 、AEN
A15-A0
输入/输出
微机原理第5章存储器系统
27
4. SRAM接口设计
存储器与CPU的接口应该包括三部分内容：
与地址总线的接口 与数据总线的接口 与相应控制线的接口
存储器接口设计关键在于片选信号的连接 片选有两种设计方法
全地址译码 部分地址译码
A19
A12
A0
X X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 片尾地址
微机原理第5章存储器系统
32
6264芯片全地址译码例
A19
A12
A0
1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 片首地址
A19
A12
A0
1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 片尾地址
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
微机原理第5章存储器系统
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
微机原理第5章存储器系统
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
快速提供信息，存取速度快，但容量较小，且价格较高 外存：用来存放当前暂时不参与运行的程序、数据和文件，
以及一些永久性保存的程序、数据和文件，存储容量大， 价格低，但存取速度较慢
微机原理第5章存储器系统
3
按存储介质，分为：
磁存储器（磁芯、磁盘及磁带）、半导体存储器 （半导体集成电路存储器）、光存储器、激光光盘 存储器
第5章
存储器系统
微机原理第5章存储器系统
1
主要内容：
存储器系统的概念 半导体存储器的分类及其特点 半导体存储芯片的外部特性及其与系统的连接 存储器扩展技术 高速缓存
微机原理第5章存储器系统
2
存储器分类
按所处的位置不同，分为：
内存和外存 内存：存放当前运行所需要的程序和数据，以便向CPU
实现一次读/写所需要的时间
存取周期
连续启动两次独立的存储器操作所需间隔的最小 时间
可靠性 功耗
微机原理第5章存储器系统
18
§5.2 随机存取存储器
掌握：
SRAM与DRAM的主要特点 几种常用存储器芯片及其与系统的连接 存储器扩展技术
微机原理第5章存储器系统
19
一、静态存储器SRAM
的存储器用硬件、软件或软硬件相结合的方法
连接起来
构成存储系统。
系统的存储速度接近最快的存储器，容量接近 最大的存储器。
微机原理第5章存储器系统
7
2. 两种存储系统
在一般计算机中主要有两种存储系统：
主存储器 Cache存储系统
高速缓冲存储器
主存储器 虚拟存储系统
磁盘存储器
微机原理第5章存储器系统