微机原理第5章存储器系统

习题五一. 思考题⒈半导体存储器主要分为哪几类？简述它们的用途和区别。

答：按照存取方式分，半导体存储器主要分为随机存取存储器RAM（包括静态RAM和动态RAM）和只读存储器ROM（包括掩膜只读存储器，可编程只读存储器，可擦除只读存储器和电可擦除只读存储器）。

RAM在程序执行过程中，能够通过指令随机地对其中每个存储单元进行读\写操作。

一般来说，RAM中存储的信息在断电后会丢失，是一种易失性存储器；但目前也有一些RAM 芯片，由于内部带有电池，断电后信息不会丢失，具有非易失性。

RAM的用途主要是用来存放原始数据，中间结果或程序，与CPU或外部设备交换信息。

而ROM在微机系统运行过程中，只能对其进行读操作，不能随机地进行写操作。

断电后ROM中的信息不会消失，具有非易失性。

ROM通常用来存放相对固定不变的程序、汉字字型库、字符及图形符号等。

根据制造工艺的不同，随机读写存储器RAM主要有双极型和MOS型两类。

双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器；MOS型存储器具有集成度高、功耗低、价格便宜等特点，适用于内存储器。

⒉存储芯片结构由哪几部分组成？简述各部分的主要功能。

答：存储芯片通常由存储体、地址寄存器、地址译码器、数据寄存器、读\写驱动电路及控制电路等部分组成。

存储体是存储器芯片的核心，它由多个基本存储单元组成，每个基本存储单元可存储一位二进制信息，具有0和1两种状态。

每个存储单元有一个唯一的地址，供CPU访问。

地址寄存器用来存放CPU访问的存储单元地址，该地址经地址译码器译码后选中芯片内某个指定的存储单元。

通常在微机中，访问地址由地址锁存器提供，存储单元地址由地址锁存器输出后，经地址总线送到存储器芯片内直接进行译码。

地址译码器的作用就是用来接收CPU送来的地址信号并对它进行存储芯片内部的“译码”，选择与此地址相对应的存储单元，以便对该单元进行读\写操作。

第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成它们的主要功能是什么答：8086CPU由两部分组成：指令执行部件EU,Execution Unit和总线接口部件BIU,Bus Interface Unit;指令执行部件EU主要由算术逻辑运算单元ALU、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成,其主要功能是执行指令;总线接口部件BIU主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等;2．8086CPU预取指令队列有什么好处 8086CPU内部的并行操作体现在哪里答：8086CPU的预取指令队列由6个字节组成,按照8086CPU的设计要求,指令执行部件EU在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它;从速度上看,该指令队列是在CPU内部,EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令;8086CPU内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列;5．简述8086系统中物理地址的形成过程;8086系统中的物理地址最多有多少个逻辑地址呢答：8086系统中的物理地址是由20根地址总线形成的;8086系统采用分段并附以地址偏移量办法形成20位的物理地址;采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部分构成,都是16位二进制数;通过一个20位的地址加法器将这两个地址相加形成物理地址;具体做法是16位的段基址左移4位相当于在段基址最低位后添4个“0”,然后与偏移地址相加获得物理地址;由于8086CPU的地址线是20根,所以可寻址的存储空间为1M字节,即8086系统的物理地址空间是1MB;逻辑地址由段基址和偏移地址两部分构成,都是无符号的16位二进制数,程序设计时采用逻辑地址,也是1MB;6．8086系统中的存储器为什么要采用分段结构有什么好处答：8086CPU中的寄存器都是16位的,16位的地址只能访问64KB的内存;086系统中的物理地址是由20根地址总线形成的,要做到对20位地址空间进行访问,就需要两部分地址采用段基址和偏移地址方式组成物理地址的优点是：满足对8086系统的1MB 存储空间的访问,同时在大部分指令中只要提供16位的偏移地址即可;9．在某系统中,已知当前SS＝2360H,SP＝0800H,那么该堆栈段在存储器中的物理地址范围是什么若往堆栈中存入20个字节数据,那么SP的内容为什么值答：SS×10H＋SP＝23600H＋0800H＝23E00H,堆栈段在存储器中的物理地址范围是23600H～23E00H;若往堆栈中存入20个字节数据,那么SP的内容为0800H －14H＝07ECH;20的十六进制为14H;10．已知当前数据段位于存储器的B4000H到C3FFFH范围内,则段寄存器DS 的内容为多少答：段寄存器DS的内容为B4000H;11．8086系统中为什么一定要有地址锁存器需要锁存哪些信息答：由于8086CPU受芯片封装的限制,只有40个管脚,所以地址线和数据线只能采用复用的方式共同使用某些管脚;对存储器进行访问时,在读取数据或写入数据时,存储器芯片要求在这个过程中地址信息必须稳定提供给存储器,而由于8086CPU地址线和数据线是复用的,就不可能在同一时刻具有地址和数据的两种功能;这就需要在CPU提供地址信息时,将地址锁存起来,以保证下一个时刻当这些复用的管脚起着数据线的功能时,存储器有正确的地址信息;要锁存的信息包括这些复用管脚的地址和BHE等信号;12．8086读/写总线周期各包括最少几个时钟周期什么情况下需要插入等待周期TW 插入多少个TW取决于什么因素答：8086读/写总线周期各包括最少四个时钟周期;在系统中增加等待周期TW的一般情况是：当CPU提供了地址后,由于外设或存储器的读出或写入时间较慢,不能与CPU的速度匹配,就需要插入等待周期TW,等待CPU能从外设或存储器将数据正确地读出或写入为止;显然,插入的等待周期TW的个数取决于外设或存储器的取出或写入时间;13．若已知当前DS=7F06H,在偏移地址为0075H开始的存储器中连续存放6个字节的数据,分别为11H,22H,33H,44H,55H和66H,请指出这些数据在存储器中的物理地址,如果要从存储器中读出这些数据,需要设备部几次存储器各读出哪些数据答：物理地址：７F０６H×１０H＋００７５H＝７F０DSH,故从7F0DSH起６个地址数据在存储器中的地址;最少要访问四次：第一次：１１;第二次：３３,２２;第三次：５５,４４;第四次：６６;１４：某程序在当前数据段中存有两个数据字０ABCDH和1234H,它们对应的物理地址分别为3FF85H和40AFEH,若已知当前DS=3FB0H,请说明这两个数据的偏移地址,并用图说明它们在存储器中的存放格式;答：偏移地址为：0485H和0FFEH;第三章8086的指令系统1：MOV AX,SI 寄存器寻址寄存器间接寻址2：MOV DI,100寄存器寻址立即寻址3：MOV BX,AL 寄存器间接寄存器4：MOV BXSI,CX 基址+变址寄存器5：ADD DX,106HSI变址寄存器6：PUSH AX 寄存器 7：ADD DS:BP,AX 8:OR AX,DX 寄存器2：设寄存器DS=2000H,SS=1500H,ES=3200H,SI＝０A０H,BX＝１００H,BP＝１０H,数据段中变量VAL的偏移地址为50H,试指出下列各条指令中源操作数的寻址方式是什么对于存储器操作数,其物理地址是多少（1）MOV AX,100H直接寻址：20100H（2）MOV CX,ES:BX 寄存器寻址（3）MOV DX,BXSI基址+变址：200F0h（4）MOV AX,VALSI变址寻址：200F0h（5）MOV BX,1234BX基址寻址：205D2H（6）MOV AX,BP寄存器寻址：15010H3．答案3OUT 3EBH,AX 改 4MUL AL,CL 改MUL CLMOV DX,3EBH 6ROL DX,5改MOV CL,5OUT DX,AX ROL DX,CL5MUL AX,25改 8POP FR 改POPFMOV BX,25 9MOV 234H,BX改MOV BX,234H10INC SI改INC BYTE PTR SI11ADD BX,456H改ADD WORD PTR BX,456H12INT O错 13DIV AX ,BX改DIV BX14DEC BP改DEC WORD PTR BP 15XLAT BX 错16ADD CX+1改ADD CX,1或INC CX 17DAA AX 改DAA4：带符号数-86所表示的二进制：10101010B执行MOV DL,2AH 和SHR DL,1两条指令后：DL=00010101 CF=0可将AX寄存器中D0,D5,D8和D11位求反,其余位不变的指令：XOR AX,0921H 某存储单元物理地址为3B4FH,其段地址和偏移地址可选：3B40H和00FEH 两个8位二进制数00110101及10110110做“异或”操作后,寄存器FR的下面3个状态标志分别是：PF=0 SF=1 ZF=0寄存器写指令时,如MOV SI,AX,则CPU的外部管脚状态：WR=0 RD=1 M\IO=1 5:已知,DS=2000H BX=100H SI=02H 从物理地址20100H单元开始,依次存放数据12H 34H 56H 78H ,而从物理地址21200h单元开始,依次存放数据2AH,4CH.8BH,98H.试说明下列各条指令单独执行后AX寄存器的内容;1MOV AX,3600H 3600H2MOV AX,1200H 4C2AH3MOV AX,BX 0100H4MOV AX,BX 3412H5MOV AX,1100HBX 4C2AH6MOV AX,BXSI 7856H6.设堆栈指针SP的初值为2400H,AX=4000H,BX=3600H.问：1执行指令“PUSH AX”后,SP= 23FEH2再执行“PUSH AX”和”POP AX”后,SP= AX= BX=SP=23FEH AX=3600H BX=3600H7.1MOV DX,2000HMOV BX,1000HXHGH BX,DXBX=2000H,DX=1000H2MOV AX,1234HPUSH AXPOP BXAX=1234H,BX=1234H3LEA DX,2000HMOV BX,DX4MOV AL,08ADD AL,08AAAAX=01065MOV AL,48HADD AL,39H DAAAL=87H6AND AL,ALMOV AL,80 ADC AL,AL AL=0A0H7MOV DX,OFFFH NEG DXDX=0001H8MOV BL,OB8H ROR BL,1BL=5CH,CF=09SUB AX,AX AND DX,DXDX=010MOV CL,3 MOV AH,42H SHR AH,XLAH=08H,CF011MOV AX,34EBH MOV CL,5FH DIV CL12MOV AL,08HMOV BL,09MUL BLAAMAX=0702H13MOV BL,9MOV AX,0702HADDDIV BL,AX=0008H14MOV AL98HCBWBX=0FF98H15MOV AH,2MOV DL,`W`INT 21H结果=执行DOS的2号功能调用,在屏幕上显示字母W第五章存储器原理与接口1．按存储器在计算机中的作用,存储器可分为哪向类简述其特点;答：存储器分：主存储器内存,辅助存储器外存,高压缓冲存储器;主存储器用来存放活动的程序和数据,其速度高,容量较少、每位价格高;辅助存储器用于存放当前不活跃的程序和数据,其速度慢、容量大、每位价格低;缓冲存储器在两个不同工作速度的部件之间起缓冲作用;2．什么是RAM和ROM RAM和ROM各有什么特点答：RAM是随机存储器,指计算机可以随机地、个别地对各个存储单元进行访问,访问所需时间基本固定,与存储单元的地址无关;ROM是只读存储器,对其内容只能读,不能写入;与RAM相比,其信息具有非易失性,即掉电后,ROM中的信息仍会保留;3．什么是多层次存储结构它有什么作用答：存储器的性能是计算机性能的最主要指标之一,其目标是大容量、高速度和低成本,因此应该在系统结构的设计上扬长避短,采用多层存储结构构成一个较为合理的存储系统;多层存储结构是一个金字塔的结构,距塔尖即CPU越近速度越快,容量越小,单位价格也较贵；反之速度较慢,容量较大,单位价格也较便宜;其作用是获得最佳性价比;5．主存储器的主要技术指标有哪些答：主存储器的主要技术指标有主存容量、存储器存取时间、存储周期和可靠性;7．若用1K×1位的RAM芯片组成16K×8位的存储器,需要多少片芯片在CPU的地址线中有多少位参与片内寻址多少位用做芯片组选择信号答：要128片;A1～A9共10位参与片内寻址,其余可用于片选信号;8．在8086系统中,若要从存储器奇地址体中读1个字节数据,列出存储器有关的控制信号和它们的有效逻辑电平信号;答：RD=0 WD=1 CS=0 M IO=1 BHE=0第六章微型计算机的输入输出1．CPU与外部设备通信为什么使用接口答：存储器与CPU交换信息时,它们在数据格式、存取速度等方面基本上是匹配的,,也就是说,CPU要从存储器读入指令、数据或向存储器写入新的结果和数据,只要一条存储器访问就可以完成；在硬件连接方面,只需芯片与芯片之间的管脚直接连接;但CPU要与外部设备通信至少有两方面的困难：第一,CPU的运行速度要比外设的处理速度高得多,通常简单地用一条输入输出的指令是无法完成CPU 与外设之间的信息交换的；第二,外设的数据线和控制线也不可能与CPU直接连接;CPU与外设通信具有如下特点：需要接口作为CPU与外设通信的桥梁;需要有数据传送之前的“联络”;要传递的信息有三方面内容：状态、数据和控制信息;CPU 与外设通信必须借助于必要的电路来实现,这样的电路称为接口或I/O接口; １．什么是接口为什么需要接口接口有哪些作用答：而介于主机和外设之间用于完成某些控制功能、速度匹配、信号转换的一种缓冲电路称为I/O接口电路,简称I/O接口Interface;I/O接口在CPU与外设之间建立一个缓冲区,解决CPU与外设之间在数据形式、数据的传递方式以及传递速率上存在很大差异的矛盾;接口作用主要包括信号暂存、数据格式转换、传送路径的切换控制和状态信号的交换、通讯控制、设备动作、定时控制、中断管理及错误检测等功能;.答：CPU和外设之间的信息交换存在以下一些问题：速度不匹配；信号电平不匹配；信号格式不匹配；时序不匹配;I/O接口电路是专门为解决CPU与外设之间的不匹配、不能协调工作而设置的,处于总线和外设之间,一般应具有以下基本功能：⑴设置数据缓冲以解决两者速度差异所带来的不协调问题；⑵设置信号电平转换电路,如可采用MC1488、MC1489、MAX232、MZX233芯片来实现电平转换;⑶设置信息转换逻辑,如模拟量必须经 A/D变换成数字量后,才能送到计算机去处理,而计算机送出的数字信号也必须经D/A变成模拟信号后,才能驱动某些外设工作; ⑷设置时序控制电路；⑸提供地址译码电路;2.I/O接口有什么用途1进行地址译码或设备选择,以便使CPU能与某一指令的外部设备通信;2状态信息的应答,以协调数据传送之前的准备工作;3进行中断管理,提供中断信号;4进行数据格式转换,如正负逻辑的转换、串行与并行数据转换等;5进行电平转换,如TTL电平与MOS电平间的转换;6协调速度,如采用锁存、缓冲、驱动等;7时序控制,提供实时时钟信号;3.I/O端口有哪两种寻址方式各有何优缼点答：存储器的映像I/O寻址和Ｉ／Ｏ映像的Ｉ／Ｏ寻址存储器映射的I/O寻址方式优缺点⏹优点：由于I/O和存储器在地址上没有区别,在程序设计时可以使用丰富的指令对端口进行操作,甚至包括对端口数据的运算;⏹缺点： I/O端口需要占用部分处理器的地址空间;◆由于存储器和I/O端口地址在形式上没有区别,相对增加了程序设计和阅读的难度;I/O映射的I/O寻址方式优缺点优点：程序阅读方便,使用IN或OUT指令就一定是对外设的通信；◆由于I/O端口有自己的地址,使系统存储器地址范围扩大,适合大系统使用;缺点：指令少,编程相对灵活性减少；◆硬件上需要I/O端口的译码芯片,增加了硬件开支5.微机系统的输入输出指什么输入输出有什么不同常用的打印机有：击打式、喷墨式和激光打印机;输入与输出的不同输入是指从被控设备到计算机的物理信号的传输和变换通道,其主要实现被控设备和计算机之间原始参数和信号的变换;输出是指从计算机到被控设备的控制信号和参数的传输通道,其与输入一样都有模拟与数字之分,都是用以实现数据采集现场与计算机的连接6.输入输出有哪几种方式各有何优缼点答：两种方式：程序控制方式和直接存储器存取方式DMA方式优缼点：程序控制方式：速度慢,但程序简单;DMA：速度快,但程序复杂;7.在输入输出的电路中,为什么常常要用锁存器和缓冲器因为I/O速度非常快,利用锁存器和缓存器解决同步问题9．8086CPU在执行输入输出指令时,CPU有哪些控制管脚的作用,什么样的电平有效答：RD WD CS MI0 BHE 除了BHE高电平有效,其它均低电平有效;10.8086CPU分配的端口地址有何限制为什么8086CPU 与外设交换数据可按字节进行;当按字节进行时,偶地址端品的字节数据由低8位数据线D 7~D 0位传输,奇地址端口的字节数据由高8位数据线D15~D8传输;当用户在安排外设的端口地址时,如果外设是以8位方式与CPU 连接,就只能将其数据线与CPU 的低8位连接,或者只能与CPU 的高8位方式连接;这样,同一台外设的所有寄存器端口地址都只能是偶地址或者奇地址,所以设备的端口地址往往是不连续的;例：设计一ROM 扩展电路,容量为32K 字,地址从00000H 开始;EPROM 芯片取27256解：a 、确定芯片个数32K ×16=64K ×8 64 K ×8/32 K ×8=2片例: 设计一RAM 扩展电路,容量为32K 字,地址从10000H 开始;芯片采用6225627256EPROM A 14—A 0D 7—D 0CS OE 27256EPROMA 14—A 0D 7—D 0CS OE ＋M/IO A 19A 18A 17A 1615|A 115|D 8D 7|D 0RD解：a 、计算所需要的芯片个数32K ×16=64K ×864 K ×8/32 K ×8=2片 62256RAM A 14—A 0D 7—D 0CS OE WR 62256RAM A 14—A 0D 7—D 0CS OE WR 15|A 115|D 8D 7|D 0RDWR++A ＋M/IO A 19A 18A 17A 16BHE。

单⽚微机原理系统设计与应⽤课后部分习题答案第⼆章 MCS-51单⽚机硬件结构2-5. 8051单⽚机堆栈可以设置在什么地⽅？如何实现？答：8051单⽚机堆栈可以设置在内部RAM中。

当系统复位时，堆栈指针地址为07H，只要改变堆栈指针SP的值，使其为内部RAM中地址量，就可以灵活的将堆栈设置在内部RAM中。

2-16. 8051单⽚机内部数据存储器可以分为⼏个不同的区域？各有什么特点？2-21.复位后，CPU内部RAM各单元内容是否被清除？CPU使⽤的是哪⼀组⼯作寄存器？它们的地址是什么？如何选择确定和改变当前⼯作寄存器组？答：复位并不清除CPU内部RAM单元中内容，掉电会清除内部RAM 中内容。

复位以后因为PSW=00H，所以选择⼯作寄存器0区，所占地址空间为00H-07H。

⼯作寄存器组可以查询PSW中的RS1(PSW.4)和RS0(PSW.3)来确定，改变当前RS1和RS0的值即可改变当前⼯作寄存器组。

2-22.指出复位后⼯作寄存器组R0-R7的物理地址，若希望快速保护当前⼯作寄存器组，应采取什么措施？答：复位⼯作寄存器组R0-R7的物理地址为00H-07H。

如希望快速保护当前⼯作寄存器组，可以通过改变PSW中RS1(PSW.4)和RS0(PSW.3)的当前值来完成。

第三章 MCS-51指令系统3-6.设系统晶振为12MHz，阅读下列程序，分析其功能，并⼈⼯汇编成机器代码。

答：因为AJMP指令必须有PC指针地址，所以本题解题时设程序开始地址为1000H。

本程序完成功能是使P1.0⼝输出⽅波：T=2*((3*250+2+2)*10+1+2+2)=15090us=15.09ms翻译成机器语⾔的难点在于AJMP⼀句，根据AJMP指令代码可知，该指令为2个字节，⾼8为字节构成为“A10A9A800001”，低8位字节构成为“A7-A0”。

⼜有设置了程序起始地址为1000H，很容易可以写出各指令的地址，AJMP的绝对转移⽬标地址为1002H，A10=0、A9=0、A8=0，所以机器代码为“01 02”，⽬标地址在2区，因为A15-A11为“00010”。

习 题 五一. 思考题二. 综合题⒈ 已知一个SRAM 芯片的容量为16KB×4，该芯片的地址线为多少条数据线为多少条 答：芯片容量为142B ，所以该芯片的地址线为14条，数据线为4条。

⒉ 巳知一个DRAM 芯片外部引脚信号中有4条数据线，7条地址线，计算其存储容量。

答：7421284⨯=⨯位。

3.某存储芯片上有1024个存储单元，每个存储单元可存放4位二进制数值，则该存储芯片的存储容量是多少字节。

答：512B 。

4. 某 RAM 芯片的存储容量为 1024×8 位，该芯片的外部引脚最少应有几条其中几条地址线几条数据线若已知某 RAM 芯片引脚中有 13 条地址线，8 条数据线，那么该芯片的存储容量是多少答：该芯片外部引脚最少应有18条；其中10条地址线，8条数据线。

芯片的存储容量是32KB 。

5. 在部分译码电路中，若CPU 的地址线A 15、A 14和A 13未参加译码，则存储单元的重复地址有多少个。

答：328=个。

6. 假设选用一片6264芯片和一片2764芯片构成内存储系统。

采用线选法控制片选端，至少需要多少条片选地址线若采用部分译码法控制片选端，至少需要多少条片选地址线采用全部译码法控制片选端，则需要多少条的片选地址线答：用线选法控制片选端，至少需要2条片选地址线；若采用部分译码法控制片选端，至少需要1条片选地址线；采用全部译码法控制片选端，则需要1条的片选地址线。

7.设某微型机的内存RAM 区的容量为128KB ，若用 2164 芯片构成这样的存储器，需多少片 2164至少需多少根地址线其中多少根用于片内寻址多少根用于片选译码答：需16片 2164；至少需8根地址线；其中7根用于片内寻址；1根用于片选译码。

8. 设有一个存储器系统，由2个8KB 的6264SRAM 芯片构成。

其中1#芯片的地址范围为0A6000H~0A7FFFH ，2#芯片的地址范围为0AA000H~0ABFFFH ，下图画出了74LS138译码器、存储器与8088CPU 的连接图，但只画出了连线图的一部分，请将电路连接图补充完整。

微机原理答案计算机应用基础第 1 章基础知识1.1 计算机中常用的计数制有哪些？解：二进制、八进制、十进制（BCD）、十六进制。

1.2 什么是机器码？什么是真值？解：把符号数值化的数码称为机器数或机器码，原来的数值叫做机器数的真值。

1.3 完成下列数制的转换。

解：（1）166，A6H（2）0.75（3）11111101.01B, FD.4H(4) 5B.AH, (10010001.011000100101)BCD1.4 8 位和 16 位二进制数的原码、补码和反码可表示的数的范围分别是多少？解：原码（-127~+127）、（-32767~+32767）补码 (-128~+127）、（-32768~+32767）反码（-127~+127）、（-32767~+32767）1.5 写出下列真值对应的原码和补码的形式。

（1）X= -1110011B（2）X= -71D（3）X= +1001001B解：（1）原码：11110011 补码：10001101（2）原码：11000111 补码：10111001（3）原码：01001001 补码：010010011.6 写出符号数 10110101B 的反码和补码。

解：11001010，110010111.7 已知 X 和 Y 的真值，求[X+Y]的补码。

（1）X=-1110111B Y=+1011010B（2）X=56D Y= -21D解：（1）11100011（2）001000111.8 已知 X= -1101001B，Y= -1010110B，用补码求 X-Y 的值。

解：111011011.9 请写出下列字符的 ASCII 码。

4A3-！解：34H，41H，33H，3DH，21H1.10 若给字符 4 和 9 的 ASCII 码加奇校验，应是多少？解：34H，B9H1.11 上题中若加偶校验，结果如何？解：B4H，39H1.12 计算下列表达式。

(1) （4EH+10110101B）x（0.0101）BCD=（（2）4EH-（24/08H+’B’/2）=（）B解：）D（1） 129.5D（2）101010B第 2 章微型计算机基础2.6 简述 CPU 执行程序的过程。

5.10用16K X1位的DRAM 芯片组成64K X8位存储器，要求：(1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5卩SQPU在1 yS内至多要访问一次。

试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？(1)组建存储器共需DRAM 芯片数N= (64K*8 ) / (16K*1 ) =4*8 (片)。

每8片组成16K X8位的存储区，A13~A0作为片内地址，用A15、A14经2:4译码器产生片选信号：，逻辑框图如下(图有误：应该每组8片，每片数据线为1根)(2)设16K X8位存储芯片的阵列结构为128行X128列，刷新周期为2ms。

因为刷新每行需0.5 yS,则两次(行)刷新的最大时间间隔应小于：心遊“55(呵128为保证在每个1yS内都留出0.5 yS给CPU访问内存，因此该DRAM适合采用分散式或异步式刷新方式，而不能采用集中式刷新方式。

若采用分散刷新方式，则每个存储器读/写周期可视为1 yS,前0.5yS用于读写，后0.5 yS用于刷新。

相当于每1 yS刷新一行，刷完一遍需要128X 1 yS= 128 yS,满足刷新周期小于2ms的要求；若采用异步刷新方式，则应保证两次刷新的时间间隔小于15.5 y S如每隔14个读写周期刷新一行，相当于每15 yS刷新一行，刷完一遍需要128 x 15yS= 1920 y S,满足刷新周期小于2ms的要求；需要补充的知识：刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止的时间间隔。

刷新周期通常可以是2ms，4ms或8ms。

DRAM 一般是按行刷新，常用的刷新方式包括：集中式：正常读/写操作与刷新操作分开进行，刷新集中完成。

特点：存在一段停止读/写操作的死时间，适用于高速存储器。

(DRAM 共行，刷新周期为Q = 以为读写时间，tr = 0.5以为刷新时间,tc = 1 yS 为存储周期)异步式：前两种方式的结合， 每隔一段时间刷新一次， 只需保证在刷新周期内对整个存储器刷新一遍。