当前位置：文档之家 › 基于FPGA的液晶驱动电路设计

基于FPGA的液晶驱动电路设计

  • 格式：pdf
  • 大小：171.04 KB
  • 文档页数：3

晶显 示 所 需 的 行 , 同步 信 号 等 各 种 时 序 信 号 , 制 双 帧 存 , 上位 机 读 取 像 素数 据 , 在 液 晶模 块 上 显 示 , 而 场 控 从 并 从
完 成 投 影 液 晶 显 示 模块 的驱 动 过 程 .这 种 设 计 方 法 稍 作 改 动 便 可 产 生 任 意 行 场 扫 描 时 序 , 有 很 好 的 可 重 用 具
LI Jn I Yi—a g U ig ,JA n l n i
( .nn st e f e nl y N nn 00 , h a 1J tgI tu c o g, aj g 101 C i ; i i n it o T h o i 2 n
2 N migUnvri f eo at s& A t nui , nig2 0 1 , hn ) . a n ie t o rnui sy A c sr a ts Naj 10 6 C i o c n a
R/ L.相应 的时序参 数见图 2 .
卜
] - _1
…
- v :F_………—1 L . !
L一卜J —— -
T p e
F二
二 工
b 列 扫描 时 序 信 号 .
工
图 2 L 6 V DG 1信 号 时 序 Q0 4 3 0
Fi. Sa nn in l fL 6 V DG0 g2 c n igsg aso Q0 4 3 1
aie n t s wa l d i hi y. z
Ke r s y wo d :LCD;FPGA ;VHDL
液晶显 示模 块体 积小 , 量轻 , 重 功耗 低 , 寿命 长 , 口方 便 , 广泛 应 用 于各 种 便 携 式 系统 和工 业控 制 接 被 系统 … 1.液 晶显示 驱动有 多种 方法 , 常用 的有 基 于专用 集 成 电路 和基 于通 用 微 处理 器 两 种 .基 于专 用 集 成 电路 的方法驱 动 效果较 好 , 是使 用不够 灵 活 ; 于通 用微处 理器 的方 法可 以通 过修 改软 件来驱 动不 同 但 基 的液 晶驱 动器 , 在使 用上较 灵活 , 但是 由于 C U 运 行速 度 的影 响 , P 分辨 率 和刷 新 速度 受 到 限制 【 .F G 2 P A J 即现场可 编程 门阵 列器件 是一 种超 大规模 集成 电路 , 常适合 于 进行 快 速原 型 设计 .基 于 F G 的液 晶 非 PA 显示 驱动 方法 克服 了 以上 两种方 法 的 缺 点 , 在使 用 上 更 加灵 活 , 时速 度 更 快 J 同 .现 有 基 于 F G 的液 P A
使 用 Xl xIE软件 进行开 发 .图 3为 F G 功能 的结构 框 图. in S i PA 5 z的晶振经过 二分 频后得 到 2 0MH 5MHz的系统 时钟 信 号 .行 时序 信 号 发生 器 通过 对 时钟 信 号 的
计 数产 生行 同步信 号 H y c sn 和数据 使 能信号 E AB 当一个 行 周期 开 始 时 , 数器 从 零开 始 对 时钟 信号 N . 计 进行计 数 .计 数值 小于 9 6时控 制 Hsn 为低 电平 , yc 否则 为高 电平 ; 数 值 小 于 1 0时控 制 E B为低 电 计 4 NA
tn a 3系 列的芯 片 x 34 0片作 为控 制器 . cs0
2 L 6 V DG 1液 晶显 示 模块 Q0 4 3 0
液 晶显 示 屏 采 用 商 用 的 L 0 4 D 0 .这 是 一 款 Q 6 V3 G 1 6 4英 寸 6 0×4 0的 T T—C 具有 功 耗 低 , 积 小 , . 4 8 F L D, 体 重
刘 晶 ,贾银 亮2
( . 陵科 技 学 院 信 息技 术 学 院 , 苏 1金 江 摘 南京 2 1 6 ; . 京 航 空 航 天大 学 自动 化 学 院 , 苏 1 19 2 南以液 晶显 示 模 块 L 0 4 3 G 1为 例 ,介 绍 了基 于 F G 的驱 动 电 路 的 设 计 方 法 .利 用 F G 产 生 液 Q 6V D 0 PA PA
Ab ta t sr c :A r ig crutfrLQ0 4 DG01 i d v lp d b s d o P d i n i i o v c 6 V3 s e eo e ae n F GA.Th o i n a a d eh r o tl n z
1 系 统 结 构
液晶显 示 电路 以 F G 为核 心设计 实现 .采 用硬 件描 述语 言 VHD PA L设 计 多个模 块 , 同完 成数 据 读 共
收 稿 日期 :0 9—0 20 7—0 5 作 者 简 介 : 晶 (9 0 , , 苏 南 京 人 , 师 , 士 , 事 计 算 机 图形 图像 研 究 . 刘 18 一)女 江 讲 硕 从
sg as t t wo— SRAM , a e g n r t d b i n l o he t r e e a e y FPGA. The d t a e r a r a a c n b e d fom t e o u e h c mp t r q c y a d d s ly d o h uikl n ipa e n t e LCD.Ot rLCD t if r n c n n i n l a ee e e l e he wih dfe e ts a ni g sg asc n b xp dinty r —
v ria s a n n in l a d o h r c n r l1 g c sg as e t l c n i g s as n t e o to o i i n l ,wh c C n e s s we1a h o to c g ih L D e d ,a l s t e c n r l
设 置行 , 场周期 时 , 除了 L 0 4 3 G 1的时序要 求之外 , Q 6V D 0 还要考 虑到 场周期不 能太 大 , 否则屏 幕刷新 速率过 低会使 屏幕看起 来 闪烁 , 影响 显示 效 果 ; 同时 , 周期 也 不 能太 小 , 场 否则 显 现 数 字像 素更 新 速 度过 快 , 位机来 不及 把新的像 素数据传送 到 帧存 .综合 考虑之后 , T TH , e和 T p分别设 置 为 8 4 上 将 H, p TH e 1, 9 ,4和 6 0个 时钟周期 , 64 4 即行 同步信号 Hsn y c下跳沿 后第 1 1个时钟 周期 像素 数据 开始 有效 , 个时钟 4 每 周期输 入 一个 点 的 像素 数据 进 行显 示 , 行 共 6 0个 像 素 , 上控 制信 号 和 无效 像 素 的 时间 , 周期 为 一 4 加 行 9 0个时钟 周期 ; V, V , V 和 TV 分别设 置 为 5 0 2 3 1 T T pT s d 5 , ,4和 4 0个行 周期 , 8 即场 同步信 号 Vsn 下跳 yc 沿后第 3 4个行 周期行 数据开 始有效 , 每个行 周期 输入 一行 的像 素数据 , 一场共 4 0行 , 8 加上 控制信 号和无
每个 帧存 由 3片 7 V4 4组 成 5 2K×2 i的 1 2 1 4bt 存 储空 间 .上位 机 发 送 外 部 时 钟 信 号 给 F G 在 P A, 每个外 部 时钟 信 号周 期 内, 位 机发 送 一 个 像 素数 上 据 , 一 帧 图像 的 6 0×4 0个 像 素 数 据 依 次送 给 将 4 8
第2 5卷
第 3 期
金 陵 科 技 学 院 学 报 J OUR L OFJN I NS I UT E HN O NA I L NG I T T E OFT C OL GY
V0 . 125. No. 3 S p., 00 e 2 9
20 0 9年 9月
基于 F G P A的液 晶驱动 电路设计
性.
关 键 词 : 晶显 示 模 块 ; P A; HD 液 F G V L 中 图分 类 号 : 2 TN 7 文献标识码 : A 文 章 编 号 :6 2—7 5 2 0 } 3—0 2 17 5 X( 0 9 0 0 6—0 3
De i n o s g fLCD i i g Cic i s d o Dr v n r u t Ba e n FPGA
第3 期
刘
晶 , : 于 F G 的液 晶 驱 动 电路 设 计 等 基 PA
2 7
写 , 存控制 和 时序 信号产 生等功能 , 帧 根据 显示要 求 产生控 制 信号 和像 素数 据信 号 , 在液 晶模块 上 实 时显
示 图像 .系统 硬件 组成见 图 1 .
工作时, 上位 机 以 D MA方 式 将 待显 示 的 像 素 数据 传 送 给由 F G P A构成 的帧存 控制 器 , 系统 采 用 两个 帧 存 轮流 操作 的方法 : F G 当 P A把 待显 示 的图形 向其 中 一个 帧 存写 像素 的 同时 , 另一个帧存 中 的像 素顺序 读 出送 给 液 晶屏 . 将 FG P A除对 帧存 进行 控 制外 , 还用 于 产 生 液 晶 屏 所需 的时序等控 制信 号 .设计 中 F G 采 用 X l x公 司 S a— PA in i pr
平 , 则 为高 电平 .场时 序信 号 发生 器 通 过 对 Hsn 否 y c信 号 的 计 数 产 生 场 同 步 信号 V y c 具 体 方 法类 似 sn , Hsn 信号 , yc 这里不再 详述 .通 过这两 级计 数器 就能 产生 如 图 2所 示 的液 晶显示需 要 的时序信 号 .
效行 的时间 , 周期 为 5 0个行周 期 .当时钟 为 2 z , 场 5 5MH 时 场周期 为 2 , 0ms 即屏幕刷新 速度 约为 5 . 0Hz
对于液 晶屏来 说 , 该刷 新速度是 足够 的 , 肉眼看不 到闪烁 .
2 8
金

合集下载

基于FPGA液晶显示模块设计

基于FPGA液晶显示模块设计

基于FPGA液晶显示模块设计Title: Design of an FPGA Based-LCD Display ModuleAbstractIn this paper, we present a design of an FPGA-based LCD display module. The display module is composed of an LCD panel, a controller circuit, and an FPGA. The FPGA is used to generate the control signals for the LCD panel, which is an important part for displaying image and videos. Thecontroller circuit is responsible for providing the power and signal processing for the display module. We have designed and tested the display module using an Altera Cyclone V FPGA and a 7-inch TFT LCD panel. The results show that the display module has high resolution and excellent quality, making it suitable for a range of applications, including industrial control, medical equipment and multimedia.1. IntroductionCurrently, LCD displays are widely used in various fields, such as transportation, medical equipment, and automation control. High-quality LCD displays require high integration, low power consumption, and high reliability. FPGA-based LCD display modules provide a viable solution that offers high performance and low power consumption, especially in applications that require high resolution and flexibility. In this paper, we describe the design and implementation of an FPGA-based display module that offers high resolution and excellent video quality.2. Overview of the SystemThe proposed display module consists of an LCD panel, acontroller circuit, and an FPGA, as shown in Figure 1.![figure1.png](attachment:figure1.png)Figure 1: Block diagram of the FPGA-based LCD display moduleThe LCD panel contains a 7-inch TFT-LCD with aresolution of 800x480 pixels, and operates with 16-bit RGB interface. The controller circuit includes a power supply circuit, a timing generation circuit, and a data processing circuit. The power supply circuit provides DC voltage required for the operation of the TFT-LCD. The timing generation circuit generates the timing signals required for the LCD control. The data processing circuit converts the parallel RGB data to serial digital signals that are sent to the FPGA.The FPGA is responsible for generating the control signals for the LCD panel based on the provided data. The FPGA receives serial digital signals from the data processing circuit, and then uses its internal logic to generate the timing signals and control signals that synchronize the display module with the input data.3. Hardware DesignThe overall hardware design of the FPGA-based LCD display module is shown in Figure 2.![figure2.png](attachment:figure2.png)Figure 2: Schematic diagram of the FPGA-based LCD display module3.1 Power Supply CircuitThe power supply circuit consists of a DC-DC converter that converts the input voltage to the required voltage for the TFT-LCD. The converter used is an LT3480-5, which is a 5V, 2A DC-DC converter. The output voltage of the DC-DC converter isadjustable by a potentiometer. The recommended voltage for the TFT-LCD used in this design is 3.3V.3.2 Timing Generation CircuitThe timing generation circuit is responsible for generating the timing signals required for the TFT-LCD control. The module used in this design is a Timing Controller (TCON) module, which generates the Horizontal Sync (HSYNC), Vertical Sync (VSYNC), and Pixel Clock (PCLK) signals. The timing signals generated by the TCON module are output to the FPGA for further processing.3.3 Data Processing CircuitThe data processing circuit is responsible for processing the RGB data and converting it to serial digital signals that are sent to the FPGA. The circuit used in this paper is a Serializer/Deserializer (SERDES) module. The SERDES module converts the parallel RGB data into serial digital signals that are transmitted to the FPGA through a differential pair.3.4 FPGA DesignThe FPGA used in this design is the Altera Cyclone V, whichis a low-power, low-cost FPGA. The FPGA has 45K logic elements, and a maximum operating frequency of 100MHz. The FPGA is programmed to generate control signals for the LCD panel based on the timing signals and data signals received from the TCON and SERDES modules. The hardware design of the FPGA consists of the following modules: clock module, data module, timing module, and logic module.The clock module generates the internal clock signal required for the operation of the other modules. The data module receives the serial digital signals from the SERDES module and processes the data to generate pixel data for the LCD panel. The timing module generates timing signalsrequired for the LCD control based on the timing signals received from the TCON module. The logic module generates control signals for the LCD panel based on the data andtiming signals received from the data and timing modules.4. Results and AnalysisThe FPGA-based LCD display module was designed and testedusing a Cyclone V FPGA and a 7-inch TFT LCD panel. The FPGA was programmed using the Quartus II software, and the timing signals and data signals were generated by the TCON moduleand SERDES module, respectively. The FPGA generated thecontrol signals based on the input signals, and the LCD panel displayed the output image.The results showed that the display module was able to achieve a resolution of 800x480 pixels with excellent video quality. The display module consumed less than 2W of power, making it suitable for low-power applications. The modulecould display images and videos with high dynamic range and rich color, making it suitable for a wide range of applications, including industrial control, medical equipment, and multimedia.5. ConclusionIn this paper, we presented a design of an FPGA-based LCD display module that provides high resolution and excellent video quality. The display module was designed using anAltera Cyclone V FPGA and a 7-inch TFT LCD panel. The results of the tests showed that the display module has highresolution and excellent video quality, making it suitablefor a range of applications. The FPGA-based LCD displaymodule provides a low-cost, low-power solution for high-quality displays, and can be used in various fields,including industrial control, medical equipment, and multimedia.。

基于ActelFPGA的笔段式LCD驱动设计

基于ActelFPGA的笔段式LCD驱动设计

Actel 基于Flash 架构的FPGA 讲座(35)2011.10笔段式液晶显示器具有低电压，低功耗，体积小，易于开发等特点，广泛应用在各种仪器仪表、电子设备及家用电器等方面。

本文介绍的基于FPGA 的笔段式LCD 驱动器具有灵活性高，扩展性强，可快速构建等特点，与集成电路控制器相比，FPGA 更加灵活，可以针对不同的液晶显示模块更改时序信号和显示数据。

本设计选用Actel 公司的Fusion 系列器件，设计了笔段式液晶显示驱动控制器，为驱动控制LCD 提供了一种完美的解决方案。

1. 笔段式LCD简介液晶显示器简称LCD （Liquid Crystal Display ）。

利用液晶经过处理后能够改变光线传输方向的特性，达到显示字符或者图形的目的，所以它是一种被动式的显示器。

LCD 显示器有笔段式和点阵式两种。

点阵式LCD 显示器的段电极与背电极呈正交带状分布，液晶位于正交的带状电极间。

笔段式LCD 显示器类似于LED 数码管显示器。

每个显示器的段电极包括七个笔划（段）和一个背电极BP （或COM ）。

可以显示数字和简单的字符，每个数字和字符与其字形码（段码）对应。

一般的笔段式LCD 如图 1所示。

为使液晶实现显示，必须满足一定的条件：首先要有足够强的电信号作用于液晶，使液晶分子的初始排列发生变化；其次是每个电（光、热）信号可以在一段时间内作用于一个或者多个像素单元。

由于直流电场会导致液晶材料发生电解等化学反应，使电极急剧的老化，因此只能在像素电极上建立交流电场，而且应该尽量减少交流电场中的直流成分。

由于液晶显示器件有类型、规格、型号的不同，对施加的电压波形、相位和频率、占空比等都有着不同的要求。

2. Actel FPGA技术Actel 公司是单芯片FPGA 解决方案的领导厂商，早期以反熔丝FPGA 为主，致力于航天航空和军用领域，对FPGA 的可靠性要求相当高，并将Actel FPGA 成功应用于超过300个太空计划，例如：国际太空站、火星探路者、火星探测登陆车1号基于Actel FPGA的笔段式LCD驱动设计和2号、火星快车以及哈勃望远镜等。

基于FPGA的液晶显示控制器的设计与实现

基于FPGA的液晶显示控制器的设计与实现

Ｆ Ｐ Ｇ Ａ 对１ ６ ０ ２ 字符型液 晶显 ｅ ｒ ａ 公司 的Ｃ ｙ ｃ ｌ ｏ ｎ ｅ ｛ ￣ 成 本 系列
Ｆ Ｐ Ｇ Ａ 一一 Ｅ Ｐ ｌ Ｃ ６ Ｑ ２ ４ ０ Ｃ ８ ，其工 作 电压为 ３ ． ３ Ｖ ，内核 电压
１ ． ５ Ｖ ，内部有２ 个 锁相环 ，２ ０ 个 内嵌乘法器 ，５ ９ ８ ０ 个逻辑 单元 （ Ｌ Ｅ ｓ ），１ ８ ５ 个用户 Ｉ ／ Ｏ 口，８ 个全局 时钟 ，资源丰 富，可很好地 满足设计需要 。
２ 系统设计及实现
２ ． １ Ｆ Ｐ ＧＡ 选 型 Ｆ Ｐ Ｇ Ａ（ Ｆ ｉ ｅ ｌ ｄ －Ｐ ｒ ｏ ｇ ｒ ａ ｍ ｍ ａ ｂ ｌ ｅ Ｇ ａ ｔ ｅ Ａ ｒ ｒ ａ ｙ ） ，即 现场
可编程 门阵列 ，它是在可编程阵列逻辑Ｐ Ａ Ｌ（ Ｐ ｒ ｏ ｇ ｒ ａ ｍ ｍ ａ ｂ ｌ ｅ
件描述语 言。与之前较为熟 悉的Ｃ 语言相 比，该语言的最 大优 点是 ：它 是一种 非常 容 易掌握 的硬件 描述 语言 ，语 法 与Ｃ 语 言类似 。用Ｖ ｅ ｒ ｉ ｌ ｏ ｇ Ｈ Ｄ Ｌ 建模 的最 大优点就 是与 工艺没 有关 系 ，便 于设计 人员 的修改设 计 ，极 大地提 高
材 、医疗仪 器上 ，常 常可看见Ｌ Ｃ Ｄ 的足迹 ［ １ ］ 。随着人机 界 面 （ Ｇ Ｕ Ｉ ）在 医疗、工业 以及消费 电子各应 用领域 需求 的 日益增长 ，高集 成度 、高性 能的Ｔ Ｆ Ｔ 液 晶显示方案成 为电 子 产 品设计 开发 的重要 组成 部分 ［ ２ ］ 。为此本 文提 出了一 种 基于Ｆ Ｐ Ｇ Ａ 对字 符型液 晶显示 器 的控制方 案 。该 方案 不 仅操 作简单方便 ，而且 占用资源少 。
２ ． ２ Ｌ ＣＤ 显示模块 以深圳 市创 显达 电子 有 限公司 的５ ｖ １ ６ ０ ２ 字 符 型液 晶显示器作为本设计 中的Ｌ Ｃ Ｄ 显示模 块 。１ ６ ０ ２ Ｌ Ｃ Ｄ 显示模
基于FPGA的LCD驱动程序设计

基于FPGA的LCD驱动程序设计

基于FPGA 的LCD 驱动程序设计王　彦,陈　琼,田丹丹(南华大学　电气工程学院,湖南　衡阳　421001)Driving the LCM by FPGAWAN G Yan ,CHEN Qiong ,TIAN Dan 2dan(Elect ric Engineering College ,N anhua U niversity ,Hengyang 421001,China )Abstract :Driving LCM by FPG A was investigated 1The main point is to control the pins and the time sequence of the driving chip HD447801All the functions are programmed with the hardware description language VHDL ,and were downloaded into the object chip 2XC2S2005PQ 2208,Spartan ⅡSeries ,X ilinx 1C o 1It is proved to be effective and can take the place of MCU in driving LCD ,and it is als o anti 2jamming and has high reliability 1K eyw ords :FP G A ;LCM ;HD44780;V HDL摘　要:研究了利用FPG A 来驱动字符型液晶显示模块(LCM ),其关键是对驱动芯片HD44780的各引脚和时序进行控制。

所有功能全部用硬件描述语言VHDL 编程实现并下载到Xilinx 公司的Spartan Ⅱ系列的XC2S2005PQ -208目标芯片上调试通过,证明该方法行之有效,完全可以取代传统的利用单片机来驱动液晶显示,且抗干扰性好,可靠性高。