DSP原理及应用本科实验指导
- 格式：pdf
- 大小：404.17 KB
- 文档页数：32
1
进行区分。由于对数据和程序进行分时读写，执行速度慢。 哈佛结构是程序和数据具有独立的存储空间，有着各有的独立总线。由于可同时对数据和程序进行 寻址， 它大大地提高了数据处理能力。 改进型哈佛结构是在数据总线和程序总线之间建立交叉连接。 这样允许数据存放在程序存储器内，另外指令可存储在 CACHE 中。 2）流水线操作。 一个指令是分为取指令、译码、取操作数、执行。显然是顺序的，但如果有多条这样的流水同 时进行，将会大大减少指令执行时间。 3）采用硬件乘法器。 4）一套专门为数字信号处理而设计的指令系统。 5)快速的指令周期。 6)良好的多机并行运行特性，提供了并行运行的通信接口。 一个相对完备的 DSP 系统框存 MUX 地 址 寄 存 器 DSP内部数 据
HD(7-0)
MUX
DSP内部 地址
控制接口 信号
HPI控 制逻辑
数据 地址 HPI 存储块 主机接口
主机接口包括： 1）三个寄存器。这三个寄存器分别是数据锁存寄存器，地址寄存器，控制寄存器。 2）HPI 控制逻辑。 3）HPI 控制寄存器。 4）与 DSP 内部交换数据和地址的逻辑电路。 总结以下，HPI 接口信号线可以分为如下几类： 1)八根数据线（HD0-HD7） 。注意它不仅用来传送数据，也用来传送地址信息和控制信息。所 以这八根数据线是主设备和 DSP 交换信息的通道。 2)地址信息（ HCNTL0/1,HBIL,HR/W） 。注意这里地址并不是真正意义上的地址线，因为主设 备并不能直接访问 DSP 内部的存储单元，而只能访问内部 HPI 的三个寄存器，所以 HPI 的地址线 实际只有 4 根。 3） 控制访问时序的信号线。 包含地址锁存信号 HAS,片选信号 HCS,数据锁存信号 HDS1,HDS2。 4)中断和准备传送输出。
2
7) 8)
b) 程序地址产生单元 桶形移位器。 17×17bit 乘法器 TMS320C54x 具有增强的哈佛结构，它共有八条总线，如下图：
分开的程序和数据空间允许同时访问程序和数据。提供了高并行性。例如在一个周期内可以执 行三次读和一次写。正是利用了这种结构，DSP 可以执行特定指令的同时把结果并行的保存起来。 1）程序总线：用来访问程序空间的指令代码和立即数。例如系数表，可以用三个指令访问程 序空间，MVPD、READA、WRITA。 2）三条数据总线与各种单元相连，包含 CPU 片内外围与数据空间等。 3）四条地址总线可以在一个周期产生两个数据空间地址（使用 ARAU0 和 ARAU1） 。
4
3）累加器寻址 使用累加器里的内容作为地址。这种寻址主要用来访问程序空间的数据。Reada ，writa。 4）直接寻址 指令直接包括操作数的地址，但它只包括低 7bit 地址。7bit 是地址的偏移量。所以这种寻址要 结合基地址来访问操作数。基地址可以是 DP 和 SP 的内容。 CPL=0 由 DP 里的 9bit 和 7bit 偏移量来合成 16bit 地址 CPL=1 由 SP 里的 16bit 地址加上 7bit 偏移量来合成 16bit 地址 5）间接寻址 指令中并包括地址，地址是由辅助寄存器来指示的。所以指令要指明使用哪个辅助寄存器。例 如：ld *ar2,a，使用间接寻址的好处：可以方便的对一块连续的数据空间进行灵活多变的访问。 6）存储器映射寄存器寻址 这种寻址方式使用来访问存储器映射寄存器，它类似于直接寻址， 但它并不需要基址指示，因为 0000－007f，因此在 0 页，例如 STM #12,AR3 7）堆栈寻址 一般程序都要用到堆栈区，堆栈寻址的指令有：PSHD，PSHM，POPD，POPM。 定义堆栈的 方法： 首先，分配一段存储空间用作堆栈 stack .usect “stack_buf”,100 ld #stack+100,sp
DSP 原理及应用实验指导
1 DSP 芯片介绍 1.1 DSP 芯片及系统
TI 是全球 DSP 的主要供应商，其 DSP 芯片已经发展了好几代。其发展过程如下： 1）C2x 是技术比较成熟的一代 DSP 处理器，在我国有着广泛的应用。不过它已逐渐退出历史 舞台。 2） C2XX 是 TI 公司的一代高性能、 低价位定点 DSP 处理器。 主要有 TMS320C203/C204/C205， TMSC209.TMS320F206/F207,时钟频率达 40M，它是 TI 最早使用片内内存的一代 DSP 芯片。 3） C54x 是 TI 推出的又一代高性能、 低功耗定点 DSP 处理器。 包括 541， 542， 545， 548。 C54X 满足实时嵌入设备的要求。如电信设备，无线通线设备。 4）TMS320C62XX 系列是新一代超高性能 DSP 处理器。例如 TMS320C6201.它的最大处理能 力高达 1600MIPS,即 16 亿次每秒定点运算，是当前市场中所有的定点 DSP 芯片中速度最快、处理 能力最强的 DSP 处理器。用于移动式无线基站、调制解调器、语音压缩、多媒体系统、家电领域。 TMS320 系列中同一代芯片具有相同的 CPU 结构，但是片内存储器和片内外设的配置是不同 的。TMS320C54x DSP 具有如下的优点： 1) 具有哈佛结构的 CPU，具有高度的并行性； 2) 包含定点，浮点，多 CPU； 3) 主要用于实时处理； 4) 灵活的指令集； 5) 高速； 6) 并行； 7) 性价比高； 8) c 编程。 TMS320C54x DSP 芯片的总体结构如下：
1.5 片内外围
1）一般 I/O XF (输出)BIO（输入）可以用来指示某种含义 SSBX XF RSBX XF 2）定时器。C54X 定时器是内置于芯片的下数计数器，能用来周期性地产生定时器中断。定时 器因此提供了一个方便的方法来执行周期 I/O 或其它功能。定时器的逻辑方框图如下：
� � � �
1.3 内部存储器组织
存储空间分成三个空间：程序，数据，I/O.空间。例如：C5402 具有 1M 的程序空间，64k 的数 据空间，64KI/O 空间。也就是说 CPU 可以访问数据的空间最大是三者的和。空间是空间，但要有 物理实现。为了提高访问速度和稳定性，DSP 内部一般都实现了存储器。 1.3.1 4k 的 ROM。 内容包含： 1) BOOTLOADER 2) 256 字的 u 律表 3) 256A 律表 4) 256 字的 sin 查找表 5) 中断向量表 1.3.2 16k 的 DARAM（地址范围 0080-7FFF） 。 DARAM 分成 2 块，每块可以在一个周期两次读，或者一次读一次写。这 16K 的 DARAM 本 身是映射在数据空间的，但同时可以将 16k 的映射到程序空间。 C5402 的存储空间映射如下图：
从上图可以看出，DSP 芯片具有计算，存储，和通信的功能。这恰好与数字思想是吻合的。只 要对数字比特进行运算和存储及传输就能完成任何复杂的功能，这就是数字化的思想。在此 CPU 充 当计算功能，而片内存储起数据缓存作用，另外片内外围电路则是传输通道。除上述结构特征外， DSP 芯片还具有适合于数字信号处理的特点： 1）改进的哈佛结构。 冯·诺依曼结构，其特点是程序和数据共用一个存储空间。统一编址依靠令计数器提供的地址
6
1）在时间（a）,控制信号 HCNTL0,HCNTL1,HR/W,和 HBIL 设置成需要的逻辑电平。这些信号 指示了访问 HPI 的类型，以及是访问哪个寄存器，是读还是写。 2）在时间（b） ，HDS1 的下降沿将控制信号 HCNTL0,HCNTL1,HR/W,和 HBIL 锁存，这样就 将 HPI 设置成所需要的访问模式。 3）在时间（c）,HDS1 的上升沿指示要写入的数据已呈现在 HPI 数据线 HD0-HD7。上。如果 是读数据，HDS1 的上升沿指示数据已被读取。 4）根据时序，就可以设计 PC 并口与 HPI 的接口程序。从上面已知道主设备与 HPI 的信息交 换是通过读写三个寄存器实现的。只有在实现了访问寄存器的基础上，才能实现任何复杂的通信。 可以把访问寄存器看作是 HPI－to－PC 的物理通道， 只有通道畅通， 才能在此通道实现所需要的数 据交换。根据时序，就可以设计 PC 并口与 HPI 的物理通道。 5）多通道缓冲串口〔McBsp〕 。它是一个非常重要的接口，多可与多种设备接口。例如与满足 工业标准的编码器接口，各种模拟接口芯片〔AIC〕 ，串行的 A/D 和 D/A。McBsp 是一个双向的同 步串口,它与外界是通过帧同步，时钟同步，及信号线通信.帧同步指示一个串行数据帧的开始,时钟 同步确定何时采样信号线上的 bit。 McBsp 寄存器的访问： 外部对这些寄存器的访问是通过两个寄存器来完成的： 1）一个是存放偏移量的子段寄存器 2）一个是存放访问数据的寄存器 这两个寄存器都被映射到数据存储空间，并且地址是相连的 MCBSP 具体的通信过程是靠一系 列寄存器来控制的。以外部的接口连接来说是非常简单的，关键在于对寄存器的设置。可以理解成 串行通信=寄存器的设置。 初始化：包括对 5 个寄存器的初始化 1) 采样时钟发生器 2）引脚控制 3）控制寄存器 1，控制寄存器 2 4）接收控制寄存器
TSS 停止计数=1 重新计数 TRB 重新加载周期=1 PSC 预分频值 TDDR 定时器的下除率
5
� TINT 向 CPU 中断 � TOUT 定时时钟输出 3）时钟产生电路。DSP 芯片内具有振荡电路和锁相倍频电路。具有两种时钟输入方式：一是 外接晶体，则内部振荡电路工作。二是外接时钟源。比如有源晶振。不管哪一种，我们提供的都是 频率较低的时钟，最终都要经内部倍频后供给 CPU。这样做好处是减小了外部对时钟的干扰，及它 对外界的干扰。 4）主机接口是一个 8bit 的并行接口，它可以与任何主设备（例如 PC 和单片机）或主处理器 接口。54x 和主设备之间的信息交换是通过 54x 内部的存储单元来实现的。对于 5409，5402 由于 它们具有增强的主机接口，所以主设备可以访问 DSP 内部的全部存储单元。主机接口是 54x 的外 围电路，而主设备作为接口的控制者，这极大的便利了任何主设备与 DSP 之间交换信息。
进行区分。由于对数据和程序进行分时读写，执行速度慢。 哈佛结构是程序和数据具有独立的存储空间，有着各有的独立总线。由于可同时对数据和程序进行 寻址， 它大大地提高了数据处理能力。 改进型哈佛结构是在数据总线和程序总线之间建立交叉连接。 这样允许数据存放在程序存储器内，另外指令可存储在 CACHE 中。 2）流水线操作。 一个指令是分为取指令、译码、取操作数、执行。显然是顺序的，但如果有多条这样的流水同 时进行，将会大大减少指令执行时间。 3）采用硬件乘法器。 4）一套专门为数字信号处理而设计的指令系统。 5)快速的指令周期。 6)良好的多机并行运行特性，提供了并行运行的通信接口。 一个相对完备的 DSP 系统框存 MUX 地 址 寄 存 器 DSP内部数 据
HD(7-0)
MUX
DSP内部 地址
控制接口 信号
HPI控 制逻辑
数据 地址 HPI 存储块 主机接口
主机接口包括： 1）三个寄存器。这三个寄存器分别是数据锁存寄存器，地址寄存器，控制寄存器。 2）HPI 控制逻辑。 3）HPI 控制寄存器。 4）与 DSP 内部交换数据和地址的逻辑电路。 总结以下，HPI 接口信号线可以分为如下几类： 1)八根数据线（HD0-HD7） 。注意它不仅用来传送数据，也用来传送地址信息和控制信息。所 以这八根数据线是主设备和 DSP 交换信息的通道。 2)地址信息（ HCNTL0/1,HBIL,HR/W） 。注意这里地址并不是真正意义上的地址线，因为主设 备并不能直接访问 DSP 内部的存储单元，而只能访问内部 HPI 的三个寄存器，所以 HPI 的地址线 实际只有 4 根。 3） 控制访问时序的信号线。 包含地址锁存信号 HAS,片选信号 HCS,数据锁存信号 HDS1,HDS2。 4)中断和准备传送输出。
2
7) 8)
b) 程序地址产生单元 桶形移位器。 17×17bit 乘法器 TMS320C54x 具有增强的哈佛结构，它共有八条总线，如下图：
分开的程序和数据空间允许同时访问程序和数据。提供了高并行性。例如在一个周期内可以执 行三次读和一次写。正是利用了这种结构，DSP 可以执行特定指令的同时把结果并行的保存起来。 1）程序总线：用来访问程序空间的指令代码和立即数。例如系数表，可以用三个指令访问程 序空间，MVPD、READA、WRITA。 2）三条数据总线与各种单元相连，包含 CPU 片内外围与数据空间等。 3）四条地址总线可以在一个周期产生两个数据空间地址（使用 ARAU0 和 ARAU1） 。
4
3）累加器寻址 使用累加器里的内容作为地址。这种寻址主要用来访问程序空间的数据。Reada ，writa。 4）直接寻址 指令直接包括操作数的地址，但它只包括低 7bit 地址。7bit 是地址的偏移量。所以这种寻址要 结合基地址来访问操作数。基地址可以是 DP 和 SP 的内容。 CPL=0 由 DP 里的 9bit 和 7bit 偏移量来合成 16bit 地址 CPL=1 由 SP 里的 16bit 地址加上 7bit 偏移量来合成 16bit 地址 5）间接寻址 指令中并包括地址，地址是由辅助寄存器来指示的。所以指令要指明使用哪个辅助寄存器。例 如：ld *ar2,a，使用间接寻址的好处：可以方便的对一块连续的数据空间进行灵活多变的访问。 6）存储器映射寄存器寻址 这种寻址方式使用来访问存储器映射寄存器，它类似于直接寻址， 但它并不需要基址指示，因为 0000－007f，因此在 0 页，例如 STM #12,AR3 7）堆栈寻址 一般程序都要用到堆栈区，堆栈寻址的指令有：PSHD，PSHM，POPD，POPM。 定义堆栈的 方法： 首先，分配一段存储空间用作堆栈 stack .usect “stack_buf”,100 ld #stack+100,sp
DSP 原理及应用实验指导
1 DSP 芯片介绍 1.1 DSP 芯片及系统
TI 是全球 DSP 的主要供应商，其 DSP 芯片已经发展了好几代。其发展过程如下： 1）C2x 是技术比较成熟的一代 DSP 处理器，在我国有着广泛的应用。不过它已逐渐退出历史 舞台。 2） C2XX 是 TI 公司的一代高性能、 低价位定点 DSP 处理器。 主要有 TMS320C203/C204/C205， TMSC209.TMS320F206/F207,时钟频率达 40M，它是 TI 最早使用片内内存的一代 DSP 芯片。 3） C54x 是 TI 推出的又一代高性能、 低功耗定点 DSP 处理器。 包括 541， 542， 545， 548。 C54X 满足实时嵌入设备的要求。如电信设备，无线通线设备。 4）TMS320C62XX 系列是新一代超高性能 DSP 处理器。例如 TMS320C6201.它的最大处理能 力高达 1600MIPS,即 16 亿次每秒定点运算，是当前市场中所有的定点 DSP 芯片中速度最快、处理 能力最强的 DSP 处理器。用于移动式无线基站、调制解调器、语音压缩、多媒体系统、家电领域。 TMS320 系列中同一代芯片具有相同的 CPU 结构，但是片内存储器和片内外设的配置是不同 的。TMS320C54x DSP 具有如下的优点： 1) 具有哈佛结构的 CPU，具有高度的并行性； 2) 包含定点，浮点，多 CPU； 3) 主要用于实时处理； 4) 灵活的指令集； 5) 高速； 6) 并行； 7) 性价比高； 8) c 编程。 TMS320C54x DSP 芯片的总体结构如下：
1.5 片内外围
1）一般 I/O XF (输出)BIO（输入）可以用来指示某种含义 SSBX XF RSBX XF 2）定时器。C54X 定时器是内置于芯片的下数计数器，能用来周期性地产生定时器中断。定时 器因此提供了一个方便的方法来执行周期 I/O 或其它功能。定时器的逻辑方框图如下：
� � � �
1.3 内部存储器组织
存储空间分成三个空间：程序，数据，I/O.空间。例如：C5402 具有 1M 的程序空间，64k 的数 据空间，64KI/O 空间。也就是说 CPU 可以访问数据的空间最大是三者的和。空间是空间，但要有 物理实现。为了提高访问速度和稳定性，DSP 内部一般都实现了存储器。 1.3.1 4k 的 ROM。 内容包含： 1) BOOTLOADER 2) 256 字的 u 律表 3) 256A 律表 4) 256 字的 sin 查找表 5) 中断向量表 1.3.2 16k 的 DARAM（地址范围 0080-7FFF） 。 DARAM 分成 2 块，每块可以在一个周期两次读，或者一次读一次写。这 16K 的 DARAM 本 身是映射在数据空间的，但同时可以将 16k 的映射到程序空间。 C5402 的存储空间映射如下图：
从上图可以看出，DSP 芯片具有计算，存储，和通信的功能。这恰好与数字思想是吻合的。只 要对数字比特进行运算和存储及传输就能完成任何复杂的功能，这就是数字化的思想。在此 CPU 充 当计算功能，而片内存储起数据缓存作用，另外片内外围电路则是传输通道。除上述结构特征外， DSP 芯片还具有适合于数字信号处理的特点： 1）改进的哈佛结构。 冯·诺依曼结构，其特点是程序和数据共用一个存储空间。统一编址依靠令计数器提供的地址
6
1）在时间（a）,控制信号 HCNTL0,HCNTL1,HR/W,和 HBIL 设置成需要的逻辑电平。这些信号 指示了访问 HPI 的类型，以及是访问哪个寄存器，是读还是写。 2）在时间（b） ，HDS1 的下降沿将控制信号 HCNTL0,HCNTL1,HR/W,和 HBIL 锁存，这样就 将 HPI 设置成所需要的访问模式。 3）在时间（c）,HDS1 的上升沿指示要写入的数据已呈现在 HPI 数据线 HD0-HD7。上。如果 是读数据，HDS1 的上升沿指示数据已被读取。 4）根据时序，就可以设计 PC 并口与 HPI 的接口程序。从上面已知道主设备与 HPI 的信息交 换是通过读写三个寄存器实现的。只有在实现了访问寄存器的基础上，才能实现任何复杂的通信。 可以把访问寄存器看作是 HPI－to－PC 的物理通道， 只有通道畅通， 才能在此通道实现所需要的数 据交换。根据时序，就可以设计 PC 并口与 HPI 的物理通道。 5）多通道缓冲串口〔McBsp〕 。它是一个非常重要的接口，多可与多种设备接口。例如与满足 工业标准的编码器接口，各种模拟接口芯片〔AIC〕 ，串行的 A/D 和 D/A。McBsp 是一个双向的同 步串口,它与外界是通过帧同步，时钟同步，及信号线通信.帧同步指示一个串行数据帧的开始,时钟 同步确定何时采样信号线上的 bit。 McBsp 寄存器的访问： 外部对这些寄存器的访问是通过两个寄存器来完成的： 1）一个是存放偏移量的子段寄存器 2）一个是存放访问数据的寄存器 这两个寄存器都被映射到数据存储空间，并且地址是相连的 MCBSP 具体的通信过程是靠一系 列寄存器来控制的。以外部的接口连接来说是非常简单的，关键在于对寄存器的设置。可以理解成 串行通信=寄存器的设置。 初始化：包括对 5 个寄存器的初始化 1) 采样时钟发生器 2）引脚控制 3）控制寄存器 1，控制寄存器 2 4）接收控制寄存器
TSS 停止计数=1 重新计数 TRB 重新加载周期=1 PSC 预分频值 TDDR 定时器的下除率
5
� TINT 向 CPU 中断 � TOUT 定时时钟输出 3）时钟产生电路。DSP 芯片内具有振荡电路和锁相倍频电路。具有两种时钟输入方式：一是 外接晶体，则内部振荡电路工作。二是外接时钟源。比如有源晶振。不管哪一种，我们提供的都是 频率较低的时钟，最终都要经内部倍频后供给 CPU。这样做好处是减小了外部对时钟的干扰，及它 对外界的干扰。 4）主机接口是一个 8bit 的并行接口，它可以与任何主设备（例如 PC 和单片机）或主处理器 接口。54x 和主设备之间的信息交换是通过 54x 内部的存储单元来实现的。对于 5409，5402 由于 它们具有增强的主机接口，所以主设备可以访问 DSP 内部的全部存储单元。主机接口是 54x 的外 围电路，而主设备作为接口的控制者，这极大的便利了任何主设备与 DSP 之间交换信息。
