09年数字逻辑期末试卷(A卷)试题及答案

《数字逻辑》期末考试 A 卷参考答案、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分）1、为了表示104个信息，需7位二进制编码[V ]2、BCD码能表示0至15之间的任意整数[X ]3、余3码是有权码[X ]4、2421码是无权码[X ]5、二值数字逻辑中变量只能取值6、计算机主机与鼠标是并行通信7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ][X ][V ][V ]9、上升时间和下降时间越长，器件速度越慢[V ]10、卡诺图可用来化简任意个变量的逻辑表达式[X ]、写出图中电路的逻辑函数表达式。

（每小题5分，共10分）1、F=A B2、F= AB CD2分，共20分）1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A °TTL 电路(A) F = ABCD(B) F = AH ・ CD -(C) F= A + B + C + D(D) F = A + B • C + D (E) F= A BCD4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _°(A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q.(D) BC= 1 , D= 15、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。

(A) AB + AC + BC (B) AB + C (A4-B)(C) AB + CABA — O ?=11 QA |— I1 F •-&1 Q AB L Il —(B)悬0----空。

—A — &Bo —Co- &BA3 •满足如图所示电路的输岀函数F 的表达式为丄3B 1 o — VOF(D) AB +C (E) 19.图示电路中，当各触发器的状态为C 时.再输入一个CP 脉冲，融发器的 状态为QiQ 严0 0。

北京邮电大学2008——2009学年第一学期《数字逻辑与数字系统》期末考试试题（A ）考试注意事项一、学生参加考试须带学生证或学院证明，未带者不准进入考场。

学生必须按照监考教师指定座位就坐。

二、书本、参考资料、书包等物品一律放到考场指定位置。

三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。

四、学生必须将答题内容做在试题答卷上，做在草稿纸上一律无效。

五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。

考试 课程 数字逻辑与数字系统 考试时间 2009年1月13日 题号 一 二 三 四 五 六 七 八 总分满分 10 20 10 10 10 12 14 14 得分 阅卷 教师一、选择题（每小题1分，共10分。

）1． )D C B (B )B A (A F ++++==( )A .B B . A+BC . 1D .AB2．同步时序电路和异步时序电路比较，其差异在于后者（ ） A . 没有稳定状态 B . 没有统一的时钟脉冲控制 C . 输入数据是异步的 D . 输出数据是异步的 3．（10000011）8421BCD 的二进制码为（ ）。

A .( 10000011)2B .(10100100)2C . (1010011)2D . (11001011)24． 74LS85为四位二进制数据比较器。

如果只进行4位数据比较，那么三个级联输入端a<b 、a>b 、a=b 应为（ ）。

A . a<b 接地，a>b 接地，a=b 接地B . a<b 接高电平，a>b 接高电平，a=b 接高电平C . a<b 接高电平，a>b 接高电平，a=b 接地5． N 个触发器可以构成能寄存（ ）位二进制数码的寄存器。

A. NB. 2NC. 2ND. N 26．时序电路中对于自启动能力的描述是（ ）。

A . 无效状态自动进入有效循环，称为具有自启动能力。

《数字逻辑》期末考试 A 卷参考答案
一、判断题：下面描述正确的打‘√’，错误的打‘×’ （每小题1 分，共 10 分）
1、为了表示 104 个信息，需 7位二进制编码 [√ ]
2、 BCD码能表示0 至 15 之间的任意整数[× ]
3、余 3码是有权码[× ]
4、 2421 码是无权码 [ × ]
5、二值数字逻辑中变量只能取值0 和 1，且表示数的大小 [ × ]
6、计算机主机与鼠标是并行通信[× ]
7、计算机主机与键盘是串行通信[√ ]
8、占空比等于脉冲宽度除于周期[√ ]
9、上升时间和下降时间越长，器件速度越慢
10、卡诺图可用来化简任意个变量的逻辑表达式[√]
[×]
二、写出图中电路的逻辑函数表达式。

（每小题 5 分，共10 分）
1、 F=A B
2、 F=AB CD
三、选择题：（多选题，多选或少选不得分，每小题 2 分，共 20 分）。

请浏览后下载，资料供参考，期待您的好评与关注！期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班姓名 学号题号 一 二 三 四 总分 得分一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。

A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。

A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。

A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。

A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。

A ．0B ．1C ．不确定D ．逻辑概念错误得分 评卷人装订线内请勿答题6. 与逻辑函数DCBAF+++=功能相等的表达式为___C_____。

DCBAF+++=B．DCBAF+++=D．DCBAF++=7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。

8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。

A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。

A．计数器B．译码器C．加法器D．多路选择器装请浏览后下载，资料供参考，期待您的好评与关注！请浏览后下载，资料供参考，期待您的好评与关注！10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。

得分评卷人 期末考试试题（答案）装 订 线 内 请 勿 答 题考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟XXXX 学院 ______________系 级 班姓名 学号 毛题号一二三四总分得分一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。

A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式，与它功能相等的函数表达式_____B____。

C ．D ．3. 数字系统中，采用____C____可以将减法运算转化为加法运算。

A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。

A ．与关系B ． 异或关系C ．同或关系D ．无法判断5． 连续异或1985个1的结果是____B_____。

A．0 B．1 C．不确定 D．逻辑概念错误6. 与逻辑函数功能相等的表达式为___C_____。

A．B．C． D．7．下列所给三态门中，能实现C=0时，F=；C=1时，F为高阻态的逻辑功能的是____A______。

BFCBA&ENCBAF&ENAFCBA&ENDFCBA&ENC8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。

A． 500KHz B．200KHzCPQQDCC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。

装订线内请勿答题A． 计数器 B． 译码器 C． 加法器 D．多路选择器10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。

A． 0100100 B．1100011 C． 1011011 D．0011011共阴极LED数码管A B C Da b c d e f g得分评卷人 译码器gfdecab二、填空题（每小题2分，共20分）11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。

安徽大学20 09 —20 10 学年第 1 学期《 数字逻辑 》考试试卷（A 卷）（闭卷 时间120分钟）一、完成下列的数制转换（每空3分，共18分）1. （3FF ）16=（ ）2=（ ）10=（ ）8421BCD2. （1000 0011 0111）8421BCD =（ ）10=（ ）2=（ ）16二、公式化简下列逻辑函数（每小题6分，共12分）1. )7,6,5,4()(0,2,3,4,6),,(m m C B A Y ∑⋅∑= [解答]2. CEFG BFE C A B A D A AD G F E D C B A Y +++++=),,,,,,([解答]院/系年级 专业 姓名 学号答 题 勿 超 装 订 线 ------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------三、判断题（每小题2分，请用“√”或“×”判断， 共10分）1. 若（A,B ）为相容状态时，（B,C ）也为相容状态对，则（A,B,C ）构成一个相容类。

（ ）2. 时序逻辑电路均包含有触发器。

（ ）3.脉冲异步时序逻辑电路与同步时序逻辑电路的主要区别是输入为脉冲信号。

（ ）4. 若逻辑变量x 和y 满足xy=x+y ，则x=y （ ）5.脉冲异步电路也可以看成是特殊的电平异步电路（ ）四、用ROM 设计一个四变量表决电路。

当变量A 、B 、C 、D 有3个或3个以上 为1时，输出为Y=1，输入为其它状态时输出Y=0。

（共10[解答]五、试分析图2所示的时序逻辑电路（共15分）图2[解答]六、化简表1所示的同步时序电路原始状态表（共15分）表1[解答]得分得分答 题 勿 超 装 订 线 ------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------七、设计一个同步1011序列检测器，序列1011不可重叠，试用D触发器和适当的门实现之。

院系： 专业班级： 学号： 姓名： 座位号：A. 4B. 3C. 6D. 57. 下列电路中属于时序逻辑电路的是 【 】A. 加法器B. 数据分配器C. 计数器D. 译码器8. 下列关于门电路的使用，描述不正确的是 【 】A. TTL 与非门闲置输入端可以直接接电源B. 具有推拉输出结构的TTL 门电路的输出端可以直接并联使用C. CMOS 或门闲置输入端应接地D. CMOS 门电路的闲置输入端不允许悬空 9. 为了降低555定时器组成多谐振荡器的振荡频率，外接R 、C 值应为 【 】A. 同时增大R 、C 值B. 同时减小R 、C 值C. 同比增大R 值减小C 值D. 同比增大C 值减小R 值 10. 若停电数分钟后恢复供电，下列选项中信息能够保持不变的是 【 】A. ROMB. 动态RAMC. MUXD. 静态RAM1. 8位D/A 转换器的理论分辨率是_____________________。

2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。

3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。

4. 图2.1所示集成计数器的模M=_____________________。

图2.1 （题2.4图）5. 共阳极接法数码显示器需要配用输出 电平有效的译码器。

二、填空题（每小题2分，共20分）。

6. 对于T 触发器，当T=______时，触发器处于保持状态。

7. 逻辑函数C B AB F +=的反函数F 为_____________________。

8. 5个变量的逻辑函数全部最大项有_____________________个。

9. 二进制数()20110.101110转换成十进制数是___________________。

10. 同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_____________________。

武汉大学计算机学院《数字逻辑》期末考试（A 卷）参考答案 2008～2009学年第二学期（闭卷考试）一、填空题（每空1分，共16分）1．[X ]真值=－0.0100，[X ]反=1.1011。

2．（30.5）10=（11110.1）2=（36.4）8=（1E.8）163．反函数()()F A C B D C =+++，对偶函数()()F A C B D C '=+++。

4．（158）105．甲6．可以（允许） 7．1 8．不允许9．可以（允许）10．可 11．增加冗余项BC12．4二、证明题（6分）() AB AC B C D AB AC BC BC D AB AC BC D AB AC D+++=+++=+++=++三、化简题（每小题5分，共10分）1．解：() F B A C A C A B D B A C A C A B DA CB B A DA CB A D B AC A D=+++=++=++=++=++2．解①：画卡诺图②最简与一或式 F B D B D=+四、分析题（每小题10分，共20分）1．解答（1）输出函数表达式：123F ABF AB AB A B A B F AB==+=⊕==（2（3）功能说明：该电路对二个1位二进制数A 、B 进行比较，产生小于（F 1），等于（F 2）和大于（F 3）三种比较结果。

2．解答（1）输出函数和激励函数表达式：211211Z x x x y Y x x x y=+=+（电路属于Mealy 模型）（2）流程表（3）总整图五、设计题（每小题12分，共24分）1．解：设初态为A ，由题意得：2．解（1）：列次态转换真值表（2）用卡诺图化简得：212J xy K x =⎧⎨=⎩ 11J xK x=⎧⎨=⎩ 2Z x y = （3）讨论当电路进入多余状态10时，电路能否自启动。

可见电路能自启动。

（4）画逻辑图（略）六、综合应用题（每小题12分，共24分）A 、B 、C ，输出为F ，列真值表如下： （2）写输出函数表达式：(1,2,4,7)F m =∑（3）选A 、B 作地址端，确定输入数据D 0、D 1、D 2、D 3。

数字逻辑a 卷答案一、选择题（本大题共10小题，每小题2分，共20分）1-5 BBAAB6-10 CBAAD二、简答题（本大题共4小题，每小题7.5分，共30分）1、答：（1）、由实际问题列真值表（2）、列代数式或添卡诺图（3）、化简（4）、画逻辑图2、答：AB C A F +=3、答：由于竞争而在电路输出端可能产生尖峰脉冲的现象叫竞争－冒险现象。

消除竞争－冒险现象的常用方法有：接入滤波电容，引入选通脉冲，修改逻辑设计。

4、答：B A B A F +=三、分析题（本大题共3小题，每小题10分，共30分）1、分析以下电路，说明电路功能。

（10分）解： C A BC B A Y CB A S ++=⊕⊕= 2分该组合逻辑电路是全减器。

以上8分2、分析以下电路，说明电路功能。

（10分）解：该电路是异步2位二进制减法计数器（1分）3、分析以下电路，说明电路功能。

（10分）解：101Q Q D = ， 10Q D = ， 10Q Q Z = 3分4分2分该电路是3进制减法计数器1分四、设计题（本大题共2小题，每小题10分，共20分）1、设计一个带控制端的组合逻辑电路，控制端X=0时，实现F=A+B，控制端X=1时，F=，请用74LS138 和必要的门电路实现。

(10分)实现AB解：（1）、真值表（4分）（2）、代数式：（3分）∑，，，F，m=)651(，432（3）、画电路图：（3分）2、画出符合以下关系的010序列检测器的状态转换图，X为序列输入，Z为检测输出。

(10分)X：1010101010Z：0001000100解：设S0：输入1，S1：输入0，S2：输入01，S3：输入010这里：S3 与S2等价。