下载文档原格式
时钟芯片的工作原理
时钟芯片是一种微型电子器件，用于实现计算机、电子设备和其他电子设备的时间管理功能。
它通过内部晶体振荡器产生稳定的时钟信号，并提供相应的时钟频率输出。
时钟芯片的工作原理可以分为以下几个步骤：
1. 晶体振荡器：时钟芯片内部的晶体振荡器是时钟信号的产生器，它由一个小型的晶体和两个电极组成。
当电压施加到电极上时，晶体会开始振荡，产生稳定的时钟信号。
晶体的频率决定了时钟芯片的精度和稳定性。
2. 预分频器：时钟芯片的预分频器用于将晶体振荡器产生的高频信号分频，得到更低的时钟频率。
预分频器通常由可编程逻辑电路实现，可以根据具体需求设置分频比。
3. 倍频器：时钟芯片的倍频器用于将预分频器产生的低频信号倍频，得到更高的时钟频率。
倍频器通常由锁相环电路实现，可以根据具体需求设置倍频比。
4. 输出缓冲器：时钟芯片的输出缓冲器用于将时钟信号输出到电路系统中。
输出缓冲器通常由门电路实现，可以提供不同的输出电平和时钟频率。
时钟芯片的工作原理简单、可靠，广泛应用于计算机、电子设备和其他电子设备中，是实现时间管理功能的重要组成部分。
- 1 -。
SSC是英文Spread Spectrum Clocking的缩写，中文意思为“扩频时钟”，当下的绝大多数高速芯片，如PCIE、SATA、SAS、等都支持SSC功能。
那么SSC究竟是干什么的呢SSC的主要目的是减小EMI辐射。
EMI一直是高速系统设计的难点，在传统设计中，主要通过滤波、接地、屏蔽等方法来减小EMI辐射，这些方法都是通过改变/切断EMI辐射路径来达到减小EMI辐射的目的，往往设计成本比较高，另外还有一种更好的治本方法，那就是在EMI源头上做文章，减小EMI的产生，SSC技术就是其中一种。
学过信号与系统课程的同学都知道，对于固定频率的时钟，所有能量都集中在其基频上，其频谱很窄，但幅度很高，对外辐射能量很大，而对于频率变化的时钟，其能量会分散在一定频率范围上。
如上图所示，SSC时钟频谱平均分布在一定范围内，幅度很小，不会产生太大的EMI辐射。
一般用扩展率δ来衡量时钟扩展的深度，假设扩展前时钟频率为fc，频率扩展范围为Δf，则有：向下方向扩频率：δ = -Δf /fc *100%中心方向扩频率：δ = ±1/2Δf/fc *100%向**向扩频率：δ = Δf/fc*100%扩频率不能太小，也不能太大，太小了达不到预期效果，太大了不能满足总线的时序要求，引起系统误码，大多数高速芯片的SSC扩频率在%左右。
扩频的方法如下：假设有某时钟Y(t) = Asin2πfct，用w(t)波形来对基频时钟进行扩频，则扩频后的时钟Y’(t) = Asin2π(fc+w(t))t，未经扩频的时钟频谱是位于fc 的一条谱线，幅度为:A2/2，由于该频谱只是一条谱线，其幅度与频谱带宽B无关。
但是，扩频时钟的频谱幅度取决其带宽B。
由于扩频时钟的功率在Δf频带内分布相当均匀，其幅度为:A2B/(2Δf)，这样，我们可以得到EMI抑制率S为：S = 10log((A2/2)/( A2B/(2Δf))) = 10log(Δf/B)，单位为dB。
单片机内置时钟芯片概述单片机（Microcontroller Unit，MCU）是集成了中央处理器（CPU）、内存、输入输出端口和各种片上外设（Peripheral Interface Components，PIC）的微型计算机系统。
时钟芯片（Clock Chip）是单片机中的一个重要组成部分，它负责产生和管理系统的时钟信号，使整个系统能够按照指定频率和时序进行工作。
本文将重点介绍单片机内置的时钟芯片，包括其工作原理、功能特点以及在单片机应用中的应用场景。
工作原理单片机内置的时钟芯片一般采用晶体振荡器（Crystal Oscillator）或者晶振电路（Crystal Circuit）来产生稳定的时钟信号。
晶体振荡器通常由振荡器电路、晶体谐振器和放大器电路组成。
晶体振荡器的工作原理是利用晶体谐振器的特性，在外加电场的作用下，晶体会产生固有的机械振动，从而产生稳定的频率信号。
晶体谐振器是一个具有回路谐振频率的电路元件，与晶体振动的频率相对应。
当MCU系统上电时，时钟芯片首先启动，通过晶体振荡器产生一个基准频率的时钟信号。
这个基准时钟信号经过分频器进行分频处理，生成系统中各个模块所需的不同频率的时钟信号。
功能特点高精度单片机内置的时钟芯片具有高精度的特点。
晶体振荡器的频率精度较高，通常在几个百万分之一的误差范围内。
而且晶体振荡器的稳定性较好，可以在比较宽的温度范围内正常工作。
可编程时钟芯片可以根据系统需求进行编程。
通过设置分频器的分频系数，可以得到需要的时钟频率，以满足各个模块对时钟信号的要求。
多功能除了产生稳定的时钟信号外，时钟芯片还具有其他多种功能。
例如，它可以提供外部中断信号，用于唤醒系统或触发特定事件；还可以提供定时器功能，用于定时操作，例如定时中断、延时等。
应用场景单片机内置的时钟芯片广泛应用于各种单片机系统中。
以下是几个常见的应用场景：实时时钟时钟芯片可以用于实时时钟系统（Real-Time Clock，RTC），用于记录系统的当前时间。
硬件功能描述目录目录第4章时钟同步系统..............................................................................................................4-14.1 C&C08 同步时钟系统概述.................................................................................................4-14.2 C&C08 时钟同步系统体系结构..........................................................................................4-24.2.1 时钟框配置..............................................................................................................4-24.2.2 时钟系统控制结构....................................................................................................4-34.2.3 时钟系统信号分配....................................................................................................4-34.2.4 时钟系统工作原理....................................................................................................4-44.3 C&C08 时钟同步系统配置.................................................................................................4-54.3.1 时钟源......................................................................................................................4-54.3.2 AM时钟配置............................................................................................................4-64.3.3 SM时钟配置............................................................................................................4-64.4 C&C08 时钟同步系统的技术特点.......................................................................................4-74.4.1 锁相技术..................................................................................................................4-74.4.2 技术指标..................................................................................................................4-8第4章时钟同步系统4.1 C&C08 同步时钟系统概述C&C08 时钟同步系统拥有二级(包括A和B类)、加强型三级、三级和四级多种级别时钟可供选择，可满足DC1、DC2、DL、汇接局(TM)等各级交换局的不同要求。
STM32L4系列MCU的五种振荡器和使用说明STM32L4xx系列MCU基于ARM Cortex-M4，具有FPU内核、高度灵活性和高级外设集，实现了首屈一指的超低功耗性能。
这些器件非常适合电池供电的产品，所需供电电压可低至1.71V。
与一般MCU只有4路时钟相比，STM32L4xx多提供了一个时钟源，具有多功能的时钟管理，5个时钟源（HSE、LSE、 LSI、HSI、MSI）可通过复位和时钟控制器（RCC）外设来管理。
以下做简单介绍。
五个时钟源：HSE、LSE、 LSI、HSI、MSI通过HSE、LSE两个外部振荡器，应用能获得高精度：◆ HSE时钟（4至80MHz的高速外部时钟），通常用来馈送PLL，并能产生高达80MHz的CPU时钟频率，以及USB控制器和音频时钟所需的独立频率。
◆ LSE（典型的32.768kHz低速外部时钟）一般用于为实时时钟提供低功耗时钟源，不过也能用作LCD时钟。
对于多种不同的任务，STM32L4xx有3个内部振荡器可供选择：◆ LSI时钟（32kHz低速内部时钟）是超低功耗源，能够馈送实时时钟（精度有限）、LCD控制器和独立看门狗◆ HSI时钟（16MHz高速内部时钟）是高速电压补偿振荡器。
◆ MSI时钟（100kHz至48MHz多种速率内部时钟）是振荡器，具有可调的频率和低电流消耗。
它的工作电流与频率成比例，以便最小化内部振荡器在低CPU频率下的功耗开销。
配置为PLL模式时，该振荡器利用LSE自动校准，能够实现高精度。
RC48可用时，利用时钟恢复系统（HSI48）：内部48MHz时钟源（HSI48）可用于驱动USB、SDMMC或RNG外设。
此时钟可在MCO上输出。
此外，STM32L4xx微控制器嵌入了三个PLL，每个都具有多达3个独立输出，并可由HSI、HSE或MSI馈送。
这九个输出可分别配置为：- 系统时钟- ADC接口时钟- USB时钟- 串行音频接口SAI1时钟- 串行音频接口SAI2时钟外设时钟的选择多个其他外设可由非系统时钟提供时钟：USARTx（x= 1、2、3、4、5），LPUART，SWPMI和I2Cx（x=1、2、3、4）接收独立时钟。
JESD79-4 第4章SDRAM命令描述与操作（4.5-4.7）4.5 DLL-off模式DDR4 SDRAM的DLL-off模式是通过配置MR1寄存器的A0为0来进入的。
在此模式中，DLL将不会有任何操作，知道MR1寄存器的A0重新被配置为1。
DLL-off模式可在初始化过程中，或者是在初始化完成之后进入。
具体可参考4.6节“改变输入时钟频率”。
下面列表中的的DLL-off模式时DDR4 SDRAM的可选操作模式。
DLL-off模式中的可使用的最大时钟频率为参数tCKDLL_OFF所限定的。
且没有最低时钟频率要求，除了需要满足tREFI的要求（刷新时间间隔）。
由于延迟计数以及时序约束，仅支持MR0寄存器中一种CL值，以及MR2寄存器中一种CWL值，DLL-off模式仅支持CL=10与CWL=9。
且一旦进入DLL-off模式，CA奇偶检验功能将不可用。
DLL-off模式会影响读数据时钟与数据选通信号的时序关系tDQSCK。
但是不影响tDQSQ 与tQH。
特别需要注意的是需要将读数据按次序返回给控制时钟域。
对比DLL-on模式，从读命令后的AL+CL个时钟上升沿（）后开始计算时间tDQSCK，而DLL-off模式则是从读命令后的AL+CL-1时钟上升沿开始计算时间。
另一个区别在于DLL-off模式中，tDQSCK是不小于tCK的，而且tDQSCKmin与tDQSCKmax都会比DLL-on模式中的大很多。
tDQSCK（DLL-off）使用设备商来提供说明。
下图中是DLL-off模式中的读操作时序关系图（CL=10,BL=8,PL=0)4.6 改变输入时钟频率DDR4 SDRAM初始化完成之后，在进行大多数普通的操作时要求时钟的相对稳定的。
这就意味着一旦时钟频率设定好，就要一直保持着这种稳定状态，在此期间，时钟周期不允许改变，除了时钟的jitter与SSC（展频）。
在Self-refresh模式与Precharge Power Down模式下可以让输入时钟频率由当前的稳定状态改变的到另一个稳定状态。
AMI8563AMI8563I2C 实时时钟／日历芯片1．概述AMI8563 是低功耗的CMOS 实时时钟／日历芯片，它提供一个可编程时钟输出，一个中断输出和掉电检测器，所有的地址和数据通过I2C总线接口串行传递。
最大总线速度为400Kbits/s，每次读写数据后，内嵌的字地址寄存器会自动产生增量。
2．特性* 低工作电流：典型值为0.25µA（V DD=3.0V，Tamb=25℃时）。
* 世纪标志* 大工作电压范围：1.0～5.5* 低休眠电流；典型值为0.25µA(V DD=3.0V,Tamb=25℃)* 400KHz 的I2C 总线接口（V DD=1.8～5.5V 时）。
* 可编程时钟输出频率为：32.768KHz，1024Hz，32Hz，1Hz。
* 报警和定时器。
* 掉电检测器。
* 内部集成的振荡器电容。
* 片内电源复位功能。
* I2C 总线从地址：读，0A3H；写，0A2H。
* 开漏中断引脚。
3．应用* 复费率电度表、IC卡水表、IC卡煤气表* 移动电话* 便携仪器* 传真机AMI8563* 电池电源产品4．简明参考数据表1 简明参考数据符号 描述 条件 最小值 最大值 单位I2C 总线无效; Tamb =25℃1.0 5.5 VV DD工作电压I2C 总线有效; ｆＳＣＬ=400kHz Tamb=-40～+85℃1.8 5.5 V VｆＳＣＬ=400kHz — 800 μAｆＳＣＬ=100kHz — 200 200 µA ｆＳＣＬ=0Hz ； Tamb =25℃VDD=5Ｖ — 550 ｎA I DD工作电流;定时器和 CLKOUT 失效VDD=２Ｖ — 450 ｎATamb 工作温度范围 -40 +85 ℃ Tstg 储存温度 -65 +150 ℃5．订单信息表2 订定单信息包装型号名称描述版本AMI8563P DIP8 塑料双列直插式封装;8 脚(300mil) SOT97-1 AMI8563T SO8 小塑料封装；8 脚；宽3.9mm SOT96-1 AMI8563TS TSSOP8 小塑料薄型封装；8 脚；宽3.0mm SOT505-1AMI8563 6．方框图图1 方框图7．管脚配置7．1 管脚图2 管脚配置AMI8563图3二极管保护图7．2 管脚描述符号管脚号描述OSCI 1 振荡器输入OSCO 2 振荡器输出中断输出（开漏；低电平有效）/INT 3VSS 4 地SDA 5 串行数据I/OSCL 6 串行时钟输入CLKOUT 7 时钟输出（开漏）VDD 8 正电源8. 功能描述AMI8563 有16 个８位寄存器：一个可自动增量的地址寄存器，一个内置32.768KHz 的振荡器（带有一个内部集成的电容），一个分频器（用于给实时时钟RTC 提供源时钟），一个可编程时钟输出，一个定时器，一个报警器，一个掉电检测器和一个400KHz I2C总线接口。
扩频时钟SSC是抖动吗？2017-08-26 RF和EMC小助手数字电路的抖动通常是我们不希望的，因为抖动会造成采样位置的偏差，可能会引起数据传输错误，因此一般情况下会希望信号里的抖动越小越好。
但是，事情没有绝对的，在有些场合下，出于一些特殊的目的，人们可能会在数字总线上有意增加一些抖动，其中最典型的抖动就是SSC（Spread Spectrum Clocking），即扩频时钟。
SSC引入的目的是降低系统的EMI（Electromagnetic Interference）辐射（desense因此就被降低了）。
在很多消费电子的应用中，总线的速率越来越高，因此系统的EMI问题也越来越严重。
为了控制电子设备的EMI对其它设备和人体的影响，很多产品在上市销售前都必须通过严格的EMI测试，比如FCC/CE等认证中都需要进行EMI相关的测量。
要减小系统的EMI问题，通常有几种方法：滤波的方法：由于EMI的大小和信号跳变沿有关，边沿越陡EMI辐射越大，所以通过在总线上串联一些电阻或并联一些电容可以减缓信号的跳变沿从而减小EMI辐射。
很多数字总线如USB、PCI-E、HDMI、MIPI等对于信号的最快上升时间都有一定的限制性要求，以在保证信号能够通过眼图测试的情况下尽可能减缓信号的跳变沿。
但是由于现在数字总线速率越来越高，数据比特宽度越来越窄，比如对于一个5Gbps的信号来说，其数据比特宽度只有200ps，因此信号的上升沿不可能太缓。
屏蔽的方法：如果电路板上的辐射太大，可以通过增加屏蔽措施的方法来控制对外界的EMI辐射，比如对于一些辐射比较大的电路部分额外增加屏蔽壳。
但是额外的屏蔽措施对于系统的重量、体积、成本增加很多，同时对于很多消费类电子产品来说增加屏蔽壳会使接口连接变得非常不方便，因此一般只是对一些比较关键的电路（比如射频或者开关电源电路）进行特殊屏蔽。
SSC扩频时钟的方法：扩频时钟的方法是在数字系统的时钟源头进行轻微的调频，从而降低EMI辐射的峰值功率。
OUTV SSC_SEL SSC_SEL INSSC_SEL 0SSC_SEL 1GNDVDD OE OUT FSCDCS503-Q1ZHCS946B –MARCH 2012–REVISED JUNE 2012带有可选展频时钟(SSC)的时钟缓冲器/时钟倍乘器查询样品:CDCS503-Q1特性•符合汽车应用要求•单一3.3V 器件电源•具有下列结果的AEC-Q100测试指南：•宽温度范围-40°C 至105°C–器件温度2级•节省空间的8引脚薄型小外形尺寸(TSSOP)封装–-40°C 至105°C 环境温度范围应用范围–器件人体模型(HBM)静电放电(ESD)分类等级•要求通过SSC 和/或者时钟倍乘来减少电磁干扰H2(EMI)的车载应用–器件充电器件模型(CDM)ESD 分类等级C3B •带有可选展频时钟(SSC)的易于使用的时钟生成器产品的一部分•带有可选输出频率和可选SSC 的时钟倍乘器•通过两个外部引脚可控制SSC–±0%，±0.5%，±1%，±2%中心展频•可使用一个外部控制引脚来选择x1或者x4的频率倍乘•通过控制引脚进行输出禁用图1.方框图Please be aware that an important notice concerning availability,standard warranty,and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.CDCS503-Q1ZHCS946B–MARCH2012–REVISED 说明CDCS503-Q1是一款带有可选频率倍乘的可展频、LVCMOS输入时钟缓冲器。
OUTV SSC_SEL SSC_SEL INSSC_SEL 0SSC_SEL 1GNDVDD OE OUT FSCDCS503-Q1ZHCS946B –MARCH 2012–REVISED JUNE 2012带有可选展频时钟(SSC)的时钟缓冲器/时钟倍乘器查询样品:CDCS503-Q1特性•符合汽车应用要求•单一3.3V 器件电源•具有下列结果的AEC-Q100测试指南：•宽温度范围-40°C 至105°C–器件温度2级•节省空间的8引脚薄型小外形尺寸(TSSOP)封装–-40°C 至105°C 环境温度范围应用范围–器件人体模型(HBM)静电放电(ESD)分类等级•要求通过SSC 和/或者时钟倍乘来减少电磁干扰H2(EMI)的车载应用–器件充电器件模型(CDM)ESD 分类等级C3B •带有可选展频时钟(SSC)的易于使用的时钟生成器产品的一部分•带有可选输出频率和可选SSC 的时钟倍乘器•通过两个外部引脚可控制SSC–±0%，±0.5%，±1%，±2%中心展频•可使用一个外部控制引脚来选择x1或者x4的频率倍乘•通过控制引脚进行输出禁用图1.方框图Please be aware that an important notice concerning availability,standard warranty,and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.CDCS503-Q1ZHCS946B–MARCH2012–REVISED 说明CDCS503-Q1是一款带有可选频率倍乘的可展频、LVCMOS输入时钟缓冲器。
它与CDCS502共用主要的功能性，但是它使用一个LVCMOS输入级而不是CDCS502所使用的晶振输入级，并且CDCS503-Q1有一个输出使能引脚。
此器件在输入上接受一个3.3V LVCMOS信号。
这个输入信号由一个锁相环路(PLL)处理，此环路的输出频率或者与输入频率相等或者被乘以因子4。
PLL还可通过三角调制将时钟信号以输出时钟频率为中心扩展±0%，±0.5%，±1%或者±2%。
这样，此器件可生成介于8MHz和108MHz之间带有或者不带有SSC的输出频率。
一个独立的控制引脚可被用于启用或者禁用输出。
CDCS503-Q1运行在一个3.3V环境中。
器件额定运行温度介于-40°C至105°C之间，并采用8引脚TSSOP封装。
表1.功能表OE FS SSC_SEL0SSC_SEL1SSC数量f OUT/f IN f in=27MHz时的f OUT 0x x x x x三态1000±0.00%127MHz1001±0.50%127MHz1010±1.00%127MHz1011±2.00%127MHz1100±0.00%4108MHz1101±0.50%4108MHz1110±1.00%4108MHz1111±2.00%4108MHzIN SSC_SEL0 SSC_SEL1GND VDD OE OUTFS CDCS503-Q1 ZHCS946B–MARCH2012–REVISED JUNE2012这些装置包含有限的内置ESD保护。
存储或装卸时，应将导线一起截短或将装置放置于导电泡棉中，以防止MOS门极遭受静电损伤。
DEVICE INFORMATIONPACKAGEPIN FUNCTIONSSIGNAL PIN TYPE DESCRIPTIONIN1I LVCMOS clock inputOUT6O LVCMOS clock outputSSC_SEL0,12,3I Spread selection pins,internal pullupOE7I Output enable,internal pullupFS5I Frequency multiplication selection,internal pullupVDD8Power 3.3-V power supplyGND4Ground GroundORDERING INFORMATIONT A PACKAGE ORDERABLE PART NUMBER TOP-SIDE MARKING –40°C to105°C TSSOP2000CDCS503TPWRQ1CS503QPACKAGE THERMAL RESISTANCE FOR TSSOP(PW)PACKAGEover operating free-air temperature range(unless otherwise noted)(1)THERMAL AIRFLOW(CFM)PW8-PIN TSSOP UNIT0150250500 High K149142138132RθJA°C/W Low K230185170150High K65RθJC°C/W Low K69(1)The package thermal impedance is calculated in accordance with JESD51and JEDEC2S2P(high-k board).THERMAL INFORMATIONCDCS503TPWRQ1THERMAL METRIC(1)UNITPW(8PINS)θJA Junction-to-ambient thermal resistance179.9θJCtop Junction-to-case(top)thermal resistance64.9θJB Junction-to-board thermal resistance108.7°C/WψJT Junction-to-top characterization parameter9ψJB Junction-to-board characterization parameter107θJCbot Junction-to-case(bottom)thermal resistance n/a(1)有关传统和全新热度量的更多信息，请参阅IC封装热度量应用报告（文献号：SPRA953）。
CDCS503-Q1ZHCS946B–MARCH2012–REVISED ABSOLUTE MAXIMUM RATINGS(1)over operating free-air temperature range(unless otherwise noted)VALUE UNITV DD Supply voltage range–0.5to4.6VV IN Input voltage range–0.5to4.6VV out Output voltage range–0.5to4.6VI IN Input current(V I<0,V I>V DD)20mAI out Continuous output current50mAT ST Storage temperature range–65to150°CT J Maximum junction temperature125°C ESD Rating Human-body model(HBM)AEC-Q100classification level H2 1.5kV Charged-device model(CDM)AEC-Q100classification level C3B750V (1)Stresses beyond those listed under absolute maximum ratings may cause permanent damage to the device.These are stress ratingsonly and functional operation of the device at these or any other conditions beyond those indicated under recommended operating conditions is not implied.Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.CDCS503-Q1 ZHCS946B–MARCH2012–REVISED JUNE2012RECOMMENDED OPERATING CONDITIONSMIN NOM MAX UNITV DD Supply voltage3 3.6VFS=0832f IN Input frequency MHzFS=1827V IL Low-level input voltage LVCMOS0.3V DD VV IH High-level input voltage LVCMOS0.7V DD VV I Input voltage threshold LVCMOS0.5V DD VC L Output load test LVCMOS15pFI OH/I OL Output current±12mAT A Operating free-air temperature–40105°C DEVICE CHARACTERISTICSover recommended operating free-air temperature range(unless otherwise noted)PARAMETER TEST CONDITIONS MIN TYP MAX UNITf out=20MHz;FS=0,no SSC19I DD Device supply current mAf out=70MHz;FS=1,SSC=2%22FS=0832f OUT Output frequency MHzFS=132108I IH LVCMOS input current V I=V DD;V DD=3.6V10μAI IL LVCMOS input current V I=0V;V DD=3.6V–10μAI OH=-0.1mA 2.9V OH LVCMOS high-level output voltage I OH=-8mA 2.4VI OH=-12mA 2.2I OL=0.1mA0.1V OL LVCMOS low-level output voltage I OL=8mA0.5VI OL=12mA0.8I OZ High-impedance-state output current OE=Low–22μAt JIT(C-C)Cycle to cycle jitter(1)f out=108MHz;FS=1,110psSSC=1%,10000Cyclest r/t f Rise and fall time(1)20%–80%0.75nsO dc Output duty cycle(2)45%55%f MOD Modulation frequency30kHz(1)Measured with Test Load,see Figure3.(2)Not production tested.10 pF051015202530354005101520253035f - Input Frequency - MHzi I - I n p u t C u r r e n t - m AD D CDCS503-Q1ZHCS946B –MARCH 2012–REVISED JUNE 2012Figure 2.I DD vs Input Frequency,V CC =3.3V,SSC =2%,Output Loaded With Test LoadAPPLICATION INFORMATIONSSC MODULATIONThe exact implementation of the SSC modulation plays a vital role for the EMI reduction.The CDCS503-Q1device uses a triangular modulation scheme implemented in a way that the modulation frequency depends on the VCO frequency of the internal PLL and the spread amount is independent from the VCO frequency.The modulation frequency can be calculated by using one of the below formulas chosen by frequency multiplication mode.FS =0:f mod =f IN /708FS =1:f mod =f IN /620PARAMETER MEASUREMENT INFORMATIONFigure 3.Test LoadCDCS503-Q1Impedance ~ 32W ~ 18WCDCS503-Q1 ZHCS946B–MARCH2012–REVISED JUNE2012 PARAMETER MEASUREMENT INFORMATION(continued)Figure4.Load for50-ΩBoard EnvironmentCDCS503-Q1ZHCS946B–MARCH2012–REVISED REVISION HISTORYChanges from Revision A(June2012)to Revision B Page •在FAD中将符合AEC Q100标准改为了AEC Q100测试指南 (1)PACKAGING INFORMATION(1) The marketing status values are defined as follows:ACTIVE: Product device recommended for new designs.LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.PREVIEW: Device has been announced but is not in production. Samples may or may not be available.OBSOLETE: TI has discontinued the production of the device.(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check /productcontent for the latest availability information and additional product content details.TBD: The Pb-Free/Green conversion plan has not been defined.Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements for all 6 substances, including the requirement that lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and package, or 2) lead-based die adhesive used between the die and leadframe. The component is otherwise considered Pb-Free (RoHS compatible) as defined above.Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame retardants (Br or Sb do not exceed 0.1% by weight in homogeneous material)(3) MSL, Peak Temp. -- The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.(4) Multiple Top-Side Markings will be inside parentheses. Only one Top-Side Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Top-Side Marking for that device.Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.OTHER QUALIFIED VERSIONS OF CDCS503-Q1 :•Catalog: CDCS503Addendum-Page 1NOTE: Qualified Version Definitions:•Catalog - TI's standard catalog productAddendum-Page 2TAPE AND REEL INFORMATION*All dimensions are nominalDevicePackage Type Package Drawing Pins SPQReel Diameter (mm)Reel Width W1(mm)A0(mm)B0(mm)K0(mm)P1(mm)W (mm)Pin1Quadrant CDCS503TPWRQ1TSSOPPW82000330.012.47.03.61.68.012.0Q1*All dimensions are nominalDevice Package Type Package Drawing Pins SPQ Length(mm)Width(mm)Height(mm)CDCS503TPWRQ1TSSOP PW82000367.0367.035.0PACKAGE OUTLINETSSOP - 1.2 mm max heightPW0008ASMALL OUTLINE PACKAGENOTES:1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.2. This drawing is subject to change without notice.3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.5. Reference JEDEC registration MO-153, variation AA.EXAMPLE BOARD LAYOUT PW0008ATSSOP - 1.2 mm max heightSMALL OUTLINE PACKAGE ArrayNOTES: (continued)6. Publication IPC-7351 may have alternate designs.7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.EXAMPLE STENCIL DESIGN PW0008ATSSOP - 1.2 mm max heightSMALL OUTLINE PACKAGE ArrayNOTES: (continued)8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternatedesign recommendations.9. Board assembly site may have different recommendations for stencil design.重要声明德州仪器(TI)及其下属子公司有权根据JESD46最新标准,对所提供的产品和服务进行更正、修改、增强、改进或其它更改，并有权根据JESD48最新标准中止提供任何产品和服务。
