ADI设计参考资料说明

adi 模拟集成电路设计
ADI（Analog Devices Inc.）是一家知名的模拟集成电路设计
公司，专注于提供高性能模拟、混合信号和数字信号处理解决方案。

该公司的产品广泛应用于工业、汽车、通信、医疗和消费类电子等
领域。

ADI的模拟集成电路设计涵盖了广泛的应用，包括数据转换、放大器、滤波器、功率管理、传感器接口、射频和微波电路等。

在模拟集成电路设计方面，ADI注重创新和技术领先，不断推
出具有竞争优势的产品。

他们的设计团队致力于开发高性能、低功耗、高集成度和高可靠性的解决方案，以满足客户不断增长的需求。

在ADI的模拟集成电路设计中，他们还注重与客户的合作，理
解客户的需求，并提供定制化的解决方案。

他们的工程团队与客户
紧密合作，确保设计的实施和性能达到客户的预期。

此外，ADI还注重研发投入，不断创新。

他们在模拟集成电路
设计领域拥有丰富的专利和技术积累，不断推动行业的发展。

总的来说，ADI在模拟集成电路设计领域具有丰富的经验和技
术实力，致力于为客户提供高性能、创新的解决方案，并与客户紧密合作，满足不断变化的市场需求。

ADI 中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI 不对翻译中存在的差异或由此产生的错误负责。

如需确认任何词语的准确性，请参考ADI 提供的最新英文版数据手册。

消除影响JESD204B 链路传输的因素作者：Ian Beavers ，ADI 公司应用工程师JESD204B 串行数据链路接口针对支持更高速转换器不断增长的带宽需求而开发。

作为第三代标准，它提供更高的通道速率最大值(每通道高达12.5 Gbps)，支持确定延迟和谐波帧时钟。

此外，得益于转换器性能的提升——这些转换器兼容开放市场FPGA 解决方案，并且可扩展——现已能轻松传输大量待处理的数据。

FPGA 供应商已讨论了许多年有关千兆串行/解串(SERDES)接口的话题，虽然过去大部分模数转换器(ADC)和数模转换器(DAC)并未配备这类高速串行接口。

FPGA 和转换器不与任何通用标准接口，无法利用SERDES 的高带宽。

JESD204B 兼容型转换器能够解决这个问题，而人们针对这种新功能提出了一些问题。

什么是8b/10b 编码，为什么JESD204B 接口需使用这种编码？无法确保差分通道上的直流平衡信号不受随机非编码串行数据干扰，因为很有可能会传输大量相反的1或0数据。

通过串行链路传输的随机数据还可能长时间无活动状态，并在相对较长的时间内为全1或全0。

发生这种情况时，未编码串行数据流的直流平衡被隔离，产生两种极端情况中的一种。

此时，若链路上再次传输有效数据，则很有可能发生位错误，因为线路重新开始偏置。

另外，一个长期的问题是电子迁移，因为相对差分对的另一侧，会保持一侧的差分直流电压。

为了克服这些问题，通常在差分串行数据流中(包括JESD204B)采用8b/10b 编码方案。

8b/10b 编码采用10个数据位，通过查找表方式从源端发送器发送8位初始信息。

这种方式具有25%的固有开销(10b/8b = 1.25)，效率较低。

ADIADN评估板参考设计方案ADIADN2812评估板参考设计方案ADN2812是ADI公司生产的一款具有量化接收机功能，信号电平检测、时钟和数据恢复功能，连续数据率从12.3Mb/s到2.7Gb/s。

ADN2812芯片在没有外部基准时钟或编程的情况下，自动锁存所有数据速率。

满足所有光纤网络抖动，包括抖动转移、抖动生成和抖动公差。

本文主要介绍ADN2812的主要特性、方框图及其应用。

同时介绍EVAL-ADN2812EB评估板、电路图、材料清单和PCB Layout图。

The ADN2812 provides the receiver functions of quantization, signal level detect, and clock and data recovery for continuous data rates from 12.3 Mb/s to 2.7 Gb/s. The ADN2812 auto-matically locks to all data rates without the need for an external reference clock or programming. All SONET jitter requirements are met, including jitter transfer, jitter generation, and jitter tolerance. All specifications are quoted for −40℃to +85℃ambient temperature, unless otherwise noted.This device, together with a PIN diode and a TIA preamplifier, can implement a highly integrated, low cost, low power fiber optic receiver.The receiver front end, loss of signal (LOS) detector circuit indicates when the input signal level has fallen below a user-adjustable threshold. The LOS detect circuit has hysteresis to prevent chatter at the output.The ADN2812 is available in a compact 5 mm × 5 mm32-lead lead frame chip scale package (LFCSP).ADN2812主要特性：Serial data input: 12.3 Mb/s to 2.7 Gb/sExceeds SONET requirements for jitter transfer/ generation/toleranceQuantizer sensitivity: 6 mV typicalAdjustable slice level: ±100 mVPatented clock recovery architectureLoss of signal (LOS) detect range: 3 mV to 15 mVIndependent slice level adjust and LOS detectorNo reference clock requiredLoss of lock indicatorI2C interface to access optional featuresSingle-supply operation: 3.3 VLow power: 750 mW typical5 mm × 5 mm 32-lead LFCSPADN2812应用：SONET OC-1/OC-3/OC-12/OC-48 and all associated FEC ratesFibre Channel, 2× Fibre Channel, GbE, HDTVWDM transpondersRegenerators/repeatersTest equipmentBroadband cross-connects and routers图1. ADN2812方框图EVAL-ADN2812EB介绍：This application note describes the use of the EVAL-ADN2812EB. The ADN2812 is a continuous rate clockrecovery, data-retiming device based on a multiloop PLL architecture. The ADN2812 can automatically lock to any data rate from 10 Mbps to 2.7 Gbps, recover the clock, and retime the data without programming and without the need for an external reference clock as an acquisition aid. An I2C“ interface is available to access special features of the ADN2812; however, it is not required for normal operation.The EVAL-ADN2812EB is fabricated using standard FR-4 materials. All high speed differential signal traces are matched to within3 mils length and maintain a 50 characteristic impedance to preserve signal integrity.EVAL-ADN2812EB电路图：图2. EVAL-ADN2812EB电路图EVAL-ADN2812EB材料清单：PCB Layout图：。

Rev.0Circuits from the Lab™ circuits from Analog Devices have been designed and built by Analog Devices engineers. Standard engineering practices have been employed in the design and construction of each circuit, and their function and performance have been tested and verified in a lab environment atroom temperature. However, you are solely responsible for testing the circuit and determining its suitability and applicability for your use and application. Accordingly, in no event shall Analog Devices be liable for direct, indirect, special, incidental, consequential or punitive damages due to any cause One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: /zh电路笔记CN-0213连接/参考器件16位、250 kSPS PulSAR® ADC，采用MSOP/QFN封装AD7685Circuit from the Lab™实验室电路是经过测试的电路设计，用于解决常见的设计挑战，方便设计人员轻松快捷地实现系统集成。