LVPECL信号原理

常用电平标准的讨论（TTL，ECL，PECL，LVDS、CMOS、CML, GTL, HSTL, SSTL）部分资料上说它们的逻辑标准,门限都是一样的,就是供电大小不同,这两种电平的区别就是这些么?是否LVTTL电平无法直接驱动TTL电路呢?另外,"因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。

" 中,关于改善噪声容限和系统功耗部分大家还有更深入的解释么?简单列个表把Voh Vol Vih Vil VccTTL 2.4 0.4 2.0 0.8 5CMOS 4.44 0.5 3.5 1.5 5LVTTL 2.4 0.4 2.0 0.8 3.3LVCMOS 2.4 0.5 2.0 0.8 3.3SSTL_2 1.82 0.68 1.43 1.07 2.5根据上表所示，LVTTL可以驱动TTL，至于噪声，功耗问题小弟就不理解了，希望高手赐教！TTL 和LVTTL 的转换电平是相同的, TTL 产生于1970 年代初, 当时逻辑电路的电源电压标准只有5V 一种, TTL 的高电平干扰容限比低电平干扰容限大. CMOS 在晚十几年后才形成规模生产, 转换电平是电源电压的一半. 1990 年代才产生了3.3V/2.5V 等不同的电源标准, 于是重新设计了一部分TTL 电路成为LVTTL.LVTTLTTL 和LVTTL 的转换电平是相同的, TTL 产生于1970 年代初, 当时逻辑电路的电源电压标准只有5V 一种, TTL 的高电平干扰容限比低电平干扰容限大. CMOS 在晚十几年后才形成规模生产, 转换电平是电源电压的一半. 1990 年代才产生了3.3V/2.5V 等不同的电源标准, 于是重新设计了一部分TTL 电路成为LVTTL.ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。

1概要随着通讯速度的提升，出现了很多差分传输接口，以提升性能，降低电源功耗和成本。

早期的技术，诸如emitter-coupled logic（ECL），使用不变的负电源供电，在当时用以提升噪声抑制。

随着正电压供电技术发展，诸如TTL和CMOS技术，原先的技术优点开始消失，因为他们需要一些-5.2V或-4.5V的电平。

在这种背景下，ECL转变为positive/pseduo emitter-coupled logic （PECL）,简化了板级布线，摒弃了负电平供电。

PECL要求提供800mV的电压摆幅，并且使用5V对地的电压。

LVPECL类似于PECL也就是3.3V供电，其在电源功耗上有着优点。

当越来越多的设计采用以CMOS为基础的技术，新的高速驱动电路开始不断涌现，诸如current mode lo gic（CML），votage mode logic（VML），low-voltage differential signaling（LVDS）。

这些不同的接口要求不同的电压摆幅，在一个系统中他们之间的连接也需要不同的电路。

本应用手册主要内容为：TI的不同的SERDES器件，输入输出结构，多种高速驱动器，以及偏置和终端电路。

在不同的接口之间，往往采用交流耦合的方式（ac-coupling），从而可以独立的对驱动器和接收器进行处理。

1. 不同接口之间的转换2. 不同信号电平的转换3. 不同地之间的转换2各信号电平第一步首先是理解各个接口点逻辑电平，主要讨论LVPECL，CML，VML，以及LVDS。

表一为这些接口的输出电平。

项目LVPECL CML VML LVDSVOH 2.4V 1.9V 1.65V 1.4VVOL 1.6V 1.1V 0.85V 1V输出电压（单800mV 800mV 800mV 400mV端）1.25V 1.2V共模电压2V 1.5V（VCC-0.2V）1表一，各接口电平规范图一3输入输出结构在上文中提到了关于LVPECL，CML，VML以及LVDS驱动器，这些都是基于CMOS技术的。

LVPECL‎详细讲解LVPECL‎即Low Voltag‎e Positi‎v e Emitte‎r-Couple‎Logic，也就是低压正‎发射极耦合逻‎辑，使用3.3V或2.5V电源，LVPECL‎是由PECL‎演变而来的，PECL即 Positi‎v e Emitte‎r-Couple‎Logic，也就是正发射‎极耦合逻辑的‎意思，使用 5.0V电源，而PECL是‎由E CL演变‎而来的，ECL即Em‎i tter-Couple‎Logic，也就是发射极‎耦合逻辑，ECL有两个‎供电电压VC‎C和VEE。

当VEE接地‎时，VCC接正电‎压时，这时的逻辑称‎为P ECL；当当VCC接‎地时，VEE接负电‎压时，这时的逻辑成‎为N EC L，VEE一般接‎-5.2V电源；一般狭义的E‎C L就是指N‎E CL。

ECL分类：ECL/PECL/LVPECL‎逻辑的优点：1. 输出阻抗低(6~8ohm)，输出阻抗高(可以看作无穷‎大)，所以驱动能力‎特别强，它可以驱动5‎0~130ohm‎特征阻抗的传‎输线而交流特‎性并没有明显‎的改变。

由于驱动能力‎强，所以支持更远‎距离的传输，所以背板走线‎或长线缆传输‎基本上都使用‎E C L逻辑。

2. ECL器件对‎电压和温度的‎变化不如TT‎L和CMOS‎器件敏感，ECL时钟驱‎动器产生的各‎路时钟的并发‎性更好，skew更小‎。

3. 相对于同为差‎分信号的LV‎DS，ECL支持的‎速率更高，受工艺的限制‎，L VDS的逻‎辑很少有高于‎1.5GHz的应‎用，而ECL可以‎应用高于10‎G H z的场合‎，可以说，高于5GHz‎的场合，基本上是EC‎L和CML的‎天下。

在所有的数字‎电路中，ECL的工作‎速度最高，其延时小于1‎n s，在中小规模集‎成电路，高速，超高速数字系‎统和设备中应‎用。

4. 对传输线阻抗‎的适应范围更‎宽。

L VDS属于‎电流型驱动，其终端的10‎0ohm匹配‎电阻兼有产生‎电压的功能。

PECL,CML,LVDS电平的匹配各种电平标准的讨论（TTL，ECL，PECL，LVDS、CMOS、CML.......）Posted: Wed,11 Apr 2007 14:59:49 +0800 ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。

ECL电路的逻辑摆幅较小（仅约0.8V ，而TTL 的逻辑摆幅约为 2.0V ），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是ECL电路具有高开关速度的重要原因。

但逻辑摆幅小，对抗干扰能力不利。

由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所以单元电路的功耗较大。

从电路的逻辑功能来看，ECL 集成电路具有互补的输出，这意味着同时可以获得两种逻辑电平输出，这将大大简化逻辑系统的设计。

ECL集成电路的开关管对的发射极具有很大的反馈电阻，又是射极跟随器输出，故这种电路具有很高的输入阻抗和低的输出阻抗。

射极跟随器输出同时还具有对逻辑信号的缓冲作用。

在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。

但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。

1 几种常用高速逻辑电平 1.1LVDS电平LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。

LVDS的典型工作原理如图1所示。

最基本的LVDS器件就是LVDS驱动器和接收器。

各种电平标准的讨论（TTL，ECL，PECL，LVDS、CMOS、CML, GTL,HSTL, SSTL.......）ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。

ECL电路的逻辑摆幅较小（仅约 0.8V ，而 TTL 的逻辑摆幅约为2.0V ），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是 ECL电路具有高开关速度的重要原因。

但逻辑摆幅小，对抗干扰能力不利。

由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所以单元电路的功耗较大。

从电路的逻辑功能来看， ECL 集成电路具有互补的输出，这意味着同时可以获得两种逻辑电平输出，这将大大简化逻辑系统的设计。

ECL集成电路的开关管对的发射极具有很大的反馈电阻，又是射极跟随器输出，故这种电路具有很高的输入阻抗和低的输出阻抗。

射极跟随器输出同时还具有对逻辑信号的缓冲作用。

在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。

但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。

1. 几种常用高速逻辑电平1.1LVDS电平LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS 接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。

LVDS的典型工作原理如图1所示。

最基本的LVDS器件就是LVDS驱动器和接收器。

LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。

一些电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。

下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。

TTL：Transistor-Transistor Logic 三极管结构。

Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。

因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。

所以后来就把一部分“砍”掉了。

也就是后面的LVTTL。

LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。

3.3V LVTTL：Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。

2.5V LVTTL：Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。

更低的LVTTL不常用就先不讲了。

多用在处理器等高速芯片，使用时查看芯片手册就OK了。

TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL电平输入脚悬空时是内部认为是高电平。

要下拉的话应用1k以下电阻下拉。

TTL输出不能驱动CMOS输入。

CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。

Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。

相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。

对应3.3V LVTTL，出现了LVCMOS，可以与3.3V 的LVTTL直接相互驱动。

lvpecl电平标准
LVPecl电平标准是一种用于描述低电压正电压传输级（LVTTL和LVCMOS）输入/输出（I/O）接口的标准。

LVPecl电平标准的电压范围介于2.5V和3.3V之间，尽管LVPecl标准可以应用于低压CMOS （LVCMOS）I/O电压，但它也可以应用于更高的电压，例如3.3V和5V的环境中。

LVPecl电平标准已广泛应用于智能手机、平板电脑及其它嵌入式系统，用于提供快速数据传输一致性，却不会带来过大电压及其它问题的简化连接电路。

LVPecl电平标准的最大特点在于：它具有优异的低噪音性能，大大减少了数据传输过程中的干扰，从而提升了数据传输的质量，并改善了产品的可靠性。

LVPecl标准提供了一系列基本功能，从而提高了LVTTL和LVCMOS 信号的性能和可靠性。

它具有抗噪声能力强、抗电磁干扰能力高以及能够从短暂噪声中恢复信号的特点，从而可以提高接口电路的工作可靠性。

此外，LVPecl标准还具有低功耗、低电压操作的特点，可以减少电源线的数量，缩短元件的标准空间，降低热量灾害的风险，这对于在高密度器件集成电路应用特别有用。

此外，LVPecl标准还可以支持同步/异步信号，即使在两端的信号有明显差异时，还可以提供鲁棒的传输质量。

最后，LVPecl信号的驱动电路与其它信号电气特性表现也相当优良，能够很好地满足大多数标准CMOS晶片设计要求。

总之，LVPecl电平标准具有非常出色的低噪音性能，高过程抗频率和抗磁阻、低电压操作以及驱动器能力高等优点，具有极大的应用价值。

一方面，它可以有效改善系统中的综合性能，提高系统的可靠性；同时，它还可以为节约系统的功耗和空间提供有效的支持。

lvpecl 的共模电压
LVPECL是一种常见的差分信号标准，它具有许多优点，如高速、低抖动和低
功耗等特性。

在LVPECL电路中，共模电压是一个重要的参数，它对电路的性能
和稳定性有着重要影响。

共模电压是LVPECL电路中的一个重要参数，它是指差分信号的两个端口的共同参考电压。

在LVPECL电路中，共模电压通常被设置为一定的值，以确保差分
信号的稳定性和正确性。

共模电压的准确设置可以确保LVPECL电路的正常工作，避免信号失真和干扰。

在LVPECL电路中，共模电压的设置通常需要考虑以下几个因素：
1. 差分信号的幅度：共模电压的设置需要考虑差分信号的幅度范围，以确保差
分信号在电路中的正常工作范围内。

2. 输入电平：共模电压的设置还需要考虑输入信号的电平范围，以确保电路对
输入信号的适应性和稳定性。

3. 电源电压：共模电压的设置还需要考虑电源电压的稳定性和范围，以确保电
路的正常工作和可靠性。

在实际的LVPECL电路设计中，共模电压的设置通常需要通过仿真和实验来确定。

设计者需要根据电路的具体要求和性能指标，选择合适的共模电压设置方案，并进行验证和调整，以确保电路的性能和稳定性。

总的来说，共模电压是LVPECL电路中的一个重要参数，它对电路的性能和稳定性有着重要的影响。

设计者在设计LVPECL电路时，需要合理设置共模电压，
以确保电路的正常工作和性能优化。

通过仿真和实验，设计者可以确定最佳的共模电压设置方案，从而提高电路的性能和可靠性。

LVDS与PECL、LVPECL、CML、RS-422及单端器件之间的接口设计图1：PECL/LVPECL到LVDS的接口电路。

图一低电压差分信号(LVDS)在对信号完整性、低抖动及共模特性要求较高的系统中得到了广泛的应用。

本文针对LVDS与其他几种接口标准之间的连接，对几种典型的LVDS接口电路进行了讨论。

如今对高速数据传输的需求正推动着接口技术向高速、串行、差分、低功耗以及点对点接口的方向发展，而低电压差分信号(LVDS)具备所有这些特性。

Pericom 半导体公司可提供多种LVDS驱动器、接收器以及时钟分配缓冲器芯片。

本文将讨论LVDS与正射极耦合逻辑(PECL)、低电压正射极耦合逻辑(LVPECL)、电路模式逻辑(CML)、RS-422以及单端器件之间采用电阻网络的接口电路设计。

图2：调整电路，R1＝(VR1＋R1a)，R2＝(VR2＋R2a)，R3＝(VR3＋R3a)。

图二因为各厂商所提供的驱动器与接收器的结构不一样，所以本文提供的电路仅供设计时参考。

设计者需要对电路进行验证，并调节电路中的电阻和电容值以获得最佳性能。

电阻分压器的计算表1列出了本文所采用的不同接口标准的工作电压。

为使PECL和LVPECL接口标准能与Pericom公司的LVDS器件进行连接，采用电阻分压器在不同电压之间切换。

图3：PECL到LVDS的接口电路。

图三图1所示的接口电路采用由电阻R1、R2和R3组成的电阻分压器。

R1、R2与R3的电阻值计算如下：R1||(R2＋R3)＝Z [(R2＋R3)/(R1＋R2＋R3)]＝Va/VccR3/(R1＋R2＋R3)＝Vb/Vcc其中：Va为SEPC或LVPECL的偏置电压Vos，分别为3.6V和2.0V；Vb为LVDS的偏置电压Vos，等于1.2V；图4：LVDS到PECL的接口电路。

图四Z为线路阻抗，等于50Ω。

Vb上的增益G为：G＝R3/(R2＋R3)Vb上的摆幅为：Vbs＝Vas×G其中：图5：LVPECL到LVDS的接口电路。

现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。

下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。

TTL：Transistor-Transistor Logic 三极管结构。

Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。

因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。

所以后来就把一部分“砍”掉了。

也就是后面的LVTTL。

LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。

3.3V LVTTL：Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。

2.5V LVTTL：Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。

更低的LVTTL不常用就先不讲了。

多用在处理器等高速芯片，使用时查看芯片手册就OK了。

TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL电平输入脚悬空时是内部认为是高电平。

要下拉的话应用1k以下电阻下拉。

TTL输出不能驱动CMOS输入。

CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。

Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。

相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。

对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。