当前位置：文档之家 › 第六章存储器

第六章存储器

  • 格式：ppt
  • 大小：1.03 MB
  • 文档页数：48

下载文档原格式

  / 48

合集下载

计算机外存储设备

计算机外存储设备

5英寸软盘容量为：2×80×15×512=1228800B≈1.2MB
6、寻址时间：磁头从启动位置到达读写位置所经历
的全部时间，包括寻道时间和平均等待时间(磁盘 旋转半周所需时间)。3寸软驱寻址时间约为144ms。 7、数据传输速率：指磁头在磁盘上找到相应的地址 后，每秒读写的字节数。可通过下述方法计算： 传输速率=每磁道上全部字节数/旋转一周时间 传输速率=每扇区字节数×扇区数/旋转一周时间 5寸盘数据传输速率约为45KB/S，3寸盘约为54KB/S
三、硬盘区域的划分
格式化后的硬盘，由格式化软件把硬盘划分为四 个区域：即主引导记录区、DOS引导记录区、文件分配 表和文件目录区，其中： 主引导记录区位于0柱面0磁头1扇区，存放硬盘的 主引导程序和硬盘分区表；DOS引导记录区位于0柱面1 磁头1扇区，存放DOS的引导程序和硬盘格式化后的若 干重要参数以及文件分配表和文件目录的存放位置。 病毒感染破坏了这两个区域数据，计算机即瘫痪。 其他两个区域存放的都是有关文件的重要数据。 计算机中，一个物理的硬盘驱动器可以经格式化 划分为多个逻辑驱动器，使计算机可以有C、D、E、F 等多个逻辑硬盘，方便使用和文件管理。但多个逻辑 硬盘中，只有C盘能够启动计算机操作系统。
硬盘驱动器1
系统 总线 EIDE接口 硬盘驱动器 硬盘驱动器2 光盘驱动器
6.4 磁盘阵列存储器
1、什么是磁盘阵列？将多个独立的磁盘组成一个独立 的逻辑盘，通过数据在多个物理盘上的分割交叉存储 和并行访问得到较高的逻辑性能。 2、磁盘阵列存储器的特点 – 小盘径磁盘驱动器阵列比单一的大型驱动器成本 低、功耗低、误码率低，可靠性高且能连续工作； – 由于采用数据分块和交叉存储技术，磁盘阵列具 有高传输速率和I/O吞吐率，可实现数据并行处理； – 磁盘阵列具有海量存储能力，1024GB已属平常； – 访问负载均匀分布在所有磁盘，延长磁盘使用期； – 阵列的控制、数据的分块和拼接、磁盘阵列的并 行调度等阵列控制功能全部固化在阵列控制卡上。

微机原理-第6章(2)

微机原理-第6章(2)
1.计算此 计算此RAM存储区的最高地址为 计算此 存储区的最高地址为 多少？ 多少？ 2.画出此存储器电路与系统总线的 画出此存储器电路与系统总线的 连接图。 连接图。
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样，也有20条地址总线，其寻 8086 CPU同 CPU一样 也有20条地址总线， 一样， 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的， 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的， 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成，另一个存储体由偶地址的存储单元(低字节)组成。 组成，另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体，后者称为偶地址的存储体。 前者称为奇地址的存储体，后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码，这种译码方法称为全 参加了译码，这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块

存储器接口 (2)

存储器接口 (2)

地把双端口RAM看作是本地RAM一样进行访问，不 仅方便了软件设计,还大大地提高了系统的工作 效率。
二、半导体存储器的主要性能指标 主要从一下几方面考察： 1、存储容量 2、速度 3、功耗 4、集成度 5、可靠性
三、存储芯片的组成
1、地址译码器：接收来自CPU的N位地址信息， 经译码后产生2的N次方个地址选择信号对片内 寻址。
/CS=0,/OE=0时为读; /CS=0,/WE=0时为写。 /WE和/OE分别接CPU的/WR和/RD信号。
2、存储器与CPU数据总线的连接 根据存储器结构选择连接CPU的数据总线。
6.3 主存储器接口
主存储器的类型不同，则接口不同。以 EPROM、SRAM、DRAM为例分别介绍。
一、EPROM与CPU的接口 目前广泛使用的典型EPROM芯片有Intel公
（1）Tc=总容量/N×8/M＝128K/8K×8/8 ＝16片
（2）Tc＝128K/8K×16/8＝32片
6.2存储器接口技术
一、存储器接口中应考虑的问题
1、存储器与CPU的时序配合
几个问题： （1）什么是总线周期？（2）什么 是时钟周期？（3）什么是T状态？（4）如何实 现二者之间的时序配合？（5）设计产生等待信 号电路应注意那些问题？（见图6－3）
2、如何完成寻址功能？
要完成寻址功能必须具备两种选择：
（1）片选：即首先要从众多存储器中，选中要 进行数据传输的某一存储器芯片，称为片选。一 般由接口电路中的端口译码产生。
（2）字选：然后从该芯片内选择出某一存储单 元，称为字选。由存储器内部的译码电路完成。
3、片选控制的译码方法
常用方法有：线选法、全译码法、部分译码法、 混合译码法等。
或列出地址分配表； ③根据地址分配图或分配表确定译码方法并画出

第6章半导体存储器

第6章半导体存储器

（a）
图6-8
（b）
3．快闪存储器(Flash Memory)
而且浮置栅一源区间的电容要比浮置栅一控制栅间的电容小得多 。 当控制栅和源极间加上电压时,大部分电压都将降在浮置栅与源极 之间的电容上。 快闪存储器的存储单元就是用这样一只单管组成的，如图6-8(b)所 示。
（a）
图6-8
（b）
半导体存储器的技术指标
存取容量：表示存储器存放二进制信息的多少。二值 信息以字的形式出现。一个字包含若干位。一个字的 位数称做字长。
例如，16位构成一个字，那么该字的字长为16位。一个存储 单元只能存放一个一位二值代码，即只能存一个0或者一个1。 这样，要存储字长为16的一个字，就需要16个存储单元。若 存储器能够存储1024个字，就得有1024×16个存储单元。 通常，用存储器的存储单元个数表示存储器的存储容量，即 存储容量表示存储器存放二进制信息的多少。存储容量应表 示为字数乘以位数。 例如，某存储器能存储1024个字 ，每个字4位，那它的存储容 量就为1024×4=4096，即该存储器有4096个存储单元。 存储器写入（存）或者读出（取）时，每次只能写入或读出 一个字。若字长为8位，每次必须选中8个存储单元。 选中哪些存储单元，由地址译码器的输出来决定。即由地址 码来决定。地址码的位数n与字数之间存在2n=字数的关系。 如果某存储器有十个地址输入端，那它就能存210=1024个字。
[例6-1]
[例6-1]
根据表6-2可以写出Y的表达式： Y7=∑（12，13，14，15） Y6=∑（8，9，10，11，14，15） Y5=∑（6，7，10，11，13，15） Y4=∑（4，5，7，9，11，12） Y3=∑（3，5，11，13） Y2=∑（2，6，10，14） Y1=0 Y0=∑（1，3，5，7，9，11，13，15 ） 根据上述表达式可画出ROM存储点阵如图6-9所示。

微机接口ppt课件第6章微型计算机中的存储器

微机接口ppt课件第6章微型计算机中的存储器

程写入。 2021/8/17
42
电可擦除可编程只读存储器EEPROM （Electrically EPROM）：与EPROM类似， 只是使用电信号进行擦除，比EPROM更为 方便。
闪速存储器（Flash Memory）：新型的 半导体存储器，具有非易失性、电擦除 性和高可靠性。
2021/8/17
2021/8/17
19
计算地址范围的方法是： 译码器的输入信号（A19~A13）为0011111
（高7位地址）， 低13位地址（A12~A0）可以是全0到全1之间。
2021/8/17
20
2021/8/17
图6-4 6264的全地址译码连接
21
只将系统总线的部分高位地址线作为译码器 的输入，从而得到存储器芯片地址范围的译 码连接方式称为部分地址译码连接。
每个存储矩阵由7条行地址线和7条列地址线 选择相应的存储单元。
7条行地址线经过译码器产生128条行选择线， 可选择128行；
7条列地址线经过译码器产生128条列选择线， 可选择128列。
2021/8/17
28
2021/8/17
29
2．动态RAM 2164的工作过程
2021/8/17
30
2021/8/17
2021/8/17
24
1．2164的引脚及内部结构
2164是一个64K×1位的动态RAM芯片 其引脚包含8条地址线A0~A7 数据输入端DIN，数据输出端DOUT 行地址选通RAS，列地址选通CAS 写允许端WE（高电平时为数据读出，低
电平时为数据写入），如图6-6所示。
2021/8/17
由于16K=214，故每个芯片有14位地址线，8 条数据线。

国开作业计算机组成原理-第六章 测试65参考（含答案）

国开作业计算机组成原理-第六章 测试65参考（含答案）

题目：根据存储器介质运行原理的重大差异，可以把存储器分为（）选项A：磁存储器、光存储器三种
选项B：半导体存储器、光存储器
选项C：半导体存储器、磁存储器、光存储器
选项D：半导体存储器、磁存储器
答案：半导体存储器、磁存储器、光存储器
题目：在计算机系统中，由（）组成多级存储器系统
选项A：半导体存储器、磁存储器、辅助存储器
选项B：半导体存储器、磁存储器、高速缓冲存储器
选项C：主存储器、辅助存储器、光存储器
选项D：高速缓冲存储器、主存储器、辅助存储器
答案：高速缓冲存储器、主存储器、辅助存储器
题目：在ROM存储器中必须有（）电路，需要刷新的是（）
选项A：刷新，静态存储器
选项B：再生，ROM
选项C：数据写入，RAM
选项D：地址译码，动态存储器
答案：地址译码，动态存储器
题目：某一RAM芯片，其容量为1024×8位，除电源端和接地端外，连同片选和读/写信号该芯片引出脚的最小数目应为（）
选项A：17
选项B：19
选项C：20
选项D：23
答案：20
题目：若主存每个存储单元为16位，则（）
选项A：其地址线与16有关
选项B：其地址线也为16位
选项C：其地址线为8位
选项D：其地址线与16无关
答案：其地址线与16无关
题目：主存储器容量的扩展有（）。

选项A：字扩展、字位同时扩展
选项B：位扩展、字位同时扩展
选项C：位扩展、字扩展、字位同时扩展
选项D：位扩展、字扩展
答案：位扩展、字扩展、字位同时扩展。

微型计算机原理 第六章 存储器


3、存储器带宽 单位时间里存储器所存取的信息量，位/秒
4、功耗
半导体存储器的功耗包括“维持功耗”和“操作功耗”。 与计算机的电源容量和机箱内的散热有直接的联系 保证速度的情况下，减小功耗
5、可靠性 可靠性一般是指存储器（焊接、插件板的接触、存储器模块的复杂性）抗外界电磁场、温度等因变化干扰的能力。在出厂时经过全
28系列的E2PROM
① +5V供电，维持电流60mA，最大工作电流160mA ② 读出时间250ns ③ 28引脚 DIP封装 ④ 页写入与查询的做法： 当用户启动写入后，应以（3至20）微秒/B的速度，连续向有关地 址写入16个字节的数据，其中，页内字节由A3至A0确定，页地址 由A12至A4确定，整个芯片有512个页，页加载 如果芯片在规定的20微秒的窗口时间内，用户不再进行写入，则芯 片将会自动把页缓冲器内的数据转存到指定的存储单元，这个过程 称为页存储，在页存储期间芯片将不再接收外部数据。CPU可以通 过读出最后一个字节来查询写入是否完成，若读出数据的最高位与 写入前相反，说明写入还没完成，否则，写入已经完成。
3）R/W（Read/Write）读/写控制引线端。
4）WE写开放引线端，低电平有效时，数据总线上的数据被写入 被寻址的单元。 4、三态双向缓冲器 使组成半导体RAM的各个存储芯片很方便地与系统数据总线相
连接。
6.2.2 静态RAM
1、静态基本存储单元电路
基本单元电路多为静态存储器半导体双稳态触发器结构， NMOS\COMS\TTL\ECL等制造工艺而成。 NMOS工艺制作的静态RAM具有集成度高、功耗价格便宜等优点，
6.2.4
RAM存储容量的扩展方法
1、位扩展方式：16Kx1扩充为16Kx8

第六章 存储器系统 微机原理 第2版 课后答案

第六章存储器系统本章主要讨论内存储器系统，在介绍三类典型的半导体存储器芯片的结构原理与工作特性的基础上，着重讲述半导体存储器芯片与微处理器的接口技术。

6.1 重点与难点本章的学习重点是8088的存储器组织；存储芯片的片选方法（全译码、部分译码、线选）；存储器的扩展方法（位扩展、字节容量扩展）。

主要掌握的知识要点如下：6.1.1 半导体存储器的基本知识1.SRAM、DRAM、EPROM和ROM的区别RAM的特点是存储器中信息能读能写，且对存储器中任一存储单元进行读写操作所需时间基本上是一样的，RAM中信息在关机后立即消失。

根据是否采用刷新技术，又可分为静态RAM（SRAM）和动态RAM（DRAM）两种。

SRAM是利用半导体触发器的两个稳定状态表示“1”和“0”；DRAM是利用MOS管的栅极对其衬间的分布电容来保存信息，以存储电荷的多少，即电容端电压的高低来表示“1”和“0”；ROM的特点是用户在使用时只能读出其中信息，不能修改和写入新的信息；EPROM可由用户自行写入程序和数据，写入后的内容可由紫外线照射擦除，然后再重新写入新的内容，EPROM可多次擦除，多次写入。

一般工作条件下，EPROM 是只读的。

2.导体存储器芯片的主要性能指标（1）存储容量：存储容量是指存储器可以容纳的二进制信息量，以存储单元的总位数表示，通常也用存储器的地址寄存器的编址数与存储字位数的乘积来表示。

（2）存储速度：有关存储器的存储速度主要有两个时间参数：TA：访问时间（Access Time），从启动一次存储器操作，到完成该操作所经历的时间。

TMC：存储周期（Memory Cycle），启动两次独立的存储器操作之间所需的最小时间间隔。

（3）存储器的可靠性：用MTBF—平均故障间隔时间（Mean Time Between Failures）来衡量。

MTBF越长，可靠性越高。

（4）性能/价格比：是一个综合性指标，性能主要包括存储容量、存储速度和可靠性。

第六章 存储器系统(2)译码与8086的存储器系统


7
2. 译码器 3-8译码器：138译码器 3个控制输入引脚： G1，G2A*和G2B* 有些资料上 E3, E2* E1*
(我们的教材这样表示）
都有效，才能实现译码功能
3个编码输入引脚：C，B和A
8种编码各对应一个译码输出引脚 C B A＝000编码使Y0*低有效，其他高电平无效 C B A＝001编码使Y1*低有效，其他高电平无效 …… C B A＝111编码使Y7*低有效，其它高电平无效E3
24
3. 8086的16位存储结构 对称的两个存储体（Bank）所构成 偶存储体（A0＝0）
对应所有的偶地址单元 （0、2、4、……FFFEH） 接处理器低8位数据总线D7～D0
奇存储体（BHE*＝0）
对应所有的奇地址单元 （1、3、5、……FFFFH） 接处理器高8位数据总线D15～D8
两个存储器芯片的片选端连接在一起
Y0 Y1 Y2 Y3
A17=0或1 A18=0 A19=0
2－4译码器
14
RD WR
A19 BHE A0 A18 D7~D0 A16~A1
D15~D8
M/IO
A16 A15 A15 A14 A2 A1 A1 A0
≥1
A17不参与译码
…
C Y0 Y1 Y2 Y3 A17=0或1 A18=0 A19=0 地址空间？ A0
8
译码器74LS138
9
译码器译码 对于存储器访问，M/IO* =1，将该信号接到3-8译码器的G1 （E3）引脚，则只有执行存储器访问指令（存储器读或写指令） MOV mem, src MOV src, mem 时，存储器的地址译码器才有效。 在执行 端口访问指令 IN OUT 时，M/IO*=0，存储器译码器输出Y7*~Y0*全部无效（为1）， 这样就将存储器地址与I/O端口地址区分开来。 一个例子如下：

计算机组成原理第六章


指令周期的基本概念
节拍的宽度取决于CPU完成一次基本的微操作的时 间，如：ALU完成一次正确的运算，寄存器间的一 次数据传送等。
不同的指令，可能包含不同数目的机器周期。 一个机器周期中，包含若干个时钟周期（节拍脉冲
或T脉冲）。 CPU周期规定，不同的计算机中规定不同
2. 每条指令的指令周期不同
➢译码器经过对指令进行分析和解释，产生相应的控 制信号提供给时序控制信号形成部件。
机器周期、工作节拍、脉冲及启停控制线路
➢由脉冲源产生一定频率的脉冲信号作为整个机器的 时钟脉冲
时序控制信号形成部件
➢时序控制信号形成部件又称微操作信号发生器，真 正控制各部件工作的微操作信号是由指令部件提供 的操作信号、时序部件提供的时序信号、被控制功 能部件所反馈的状态及条件综合形成的。
2. 微操作：是微命令的操作过程。
– 微命令和微操作是一一对应的。 – 微命令是微操作的控制信号，微操作是微命令的操作过程。 – 微操作是执行部件中最基本的操作。
由于数据通路的结构关系，微操作可分为相容的和互斥：
1. 互斥的微操作，是指不能同时或不能在同一个节拍内并行执行的 微操作。可以编码
2. 相容的微操作，是指能够同时或在同一个节拍内并行执行的微操 作。必须各占一位
联合控制方式
– 大部分指令在固定的周期内完成，少数难以确定的操作采 用异步方式
– 机器周期的节拍脉冲固定，但是各指令的机器周期数不固 定（微程序控制器采用）
微程序控制原理
1. 微命令：控制部件向执行部件发出的各种控制命令叫作 微命令，它是构成控制序列的最小单位。
– 例如：打开或关闭某个控制门的电位信号、某个寄存器的打入脉 冲等。
读写时序信号的译码逻辑表达式
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
14 DOUT 13 A6 12 A3 11 A4 10 A5 9 VCC
第六章存储器
DRAM芯片2164
存储容量为64K×1
16个引脚：
8根地址线A7～A0 1根数据输入线DIN 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE*
NC 1
DIN 2 WE* 3
第六章存储器
5.3.1 EPROM
顶部开有一个圆形的石英窗口，用 于紫外线透过擦除原有信息
一般使用专门的编程器（烧写器） 进行编程
编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元
都是信息1 编程就是将某些单元写入信息0
第六章存储器
EPROM芯片2716
存储容量为2K×8
24个引脚：
每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵
SRAM一般采用“字结构”存储矩阵：
每个存储单元存放多位（4、8、16等） 每个存储单元具有一个地址
第六章存储器
SRAM芯片2114
存储容量为1024×4 18个引脚：
10根地址线A9～A0 4根数据线I/O4～I/O1 片选CS* 读写WE*
RAS* 4
A0 5 A2 6 A1 7 GND 8
16 VSS 15 CAS*
14 DOUT 13 A6 12 A3 11 A4 10 A5 9 A7
第六章存储器
5.3 只读存储器
EPROM EPROM 2716 EPROM 2764
EEPROM EEPROM 2717A EEPROM 2864A
11根地址线A10～A0 8根数据线DO7～DO0 片选/编程CE*/PGM 读写OE* 编程电压VPP
A7 1 A6 2 A5 3 A4 4 A3 5 A2 6 A1 7 A0 8 DO0 9 DO1 10 DO2 11 Vss 12
DRAM 极间电容 慢 高 大容量系统
NVRAM 带微型电池 慢 低 小容量非易失
第六章存储器
只读存储器ROM
掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；
并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在
静态RAM（SRAM） 动态RAM（DRAM） 非易失RAM（NVRAM）
只读存储器 （ROM）
掩膜式ROM 一次性可编程ROM（PROM） 紫外线擦除可编程ROM（EPROM） 电擦除可编程ROM（EEPROM）
第六章存储器
读写存储器RAM
组成单元 速度 集成度
应用
SRAM 触发器
快
低
小容量系统
超高速存储器的最大存取时间小于20ns， 中速存储器在100-200 ns之间， 低速存储器在300 ns以上。
第六章存储器
6.2 随机存取存储器
静态RAM SRAM 2114 SRAM 6264
动态RAM DRAM 4116 DRAM 2164
第六章存储器
6.2.1 静态RAM
SRAM的基本存储单元是触发器电路
第六章 半导体存储器及接口
第六章存储器
教学内容
半导体存储器概述 随机存取存储器 只读存储器 半导体存储器与CPU的连接
第六章存储器
பைடு நூலகம்
6.1 半导体存储器概述
除采用磁、光原 理的辅存外，其 它存储器主要都 是采用半导体存 储器
本章介绍采用半 导体存储器及其 组成主存的方法
CPU CACHE
第六章存储器
DRAM芯片4116
存储容量为16K×1
16个引脚：
7根地址线A6～A0 1根数据输入线DIN 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE*
VBB 1 DIN 2 WE* 3
RAS* 4
A0 5 A2 6 A1 7 VDD 8
16 VSS 15 CAS*
存储容量: 指存储器可存储的二进制信息量. 芯片的存储容量＝2M×N
M：芯片的地址线根数 N：芯片的数据线根数
即：存储容量=字数×字长 微机中常用字节数来表示存储容量。
第六章存储器
6.1.3 半导体存储器的技术指标
存取速度（最大存取时间）:是指存储器从接 收存储单元地址码开始，到取出或存入数据 为止所需的时间，其上限值称为最大存取时 间。
主存（内存） 辅存（外存）
第六章存储器
6.1.1 半导体存储器的分类
按制造工艺
双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低
按使用属性
随机存取存储器RAM：可读可写、断电丢失 只读存储器ROM：正常只读、断电不丢失
第六章存储器
半导体存储器的分类
半导体 存储器
随机存取存储器 （RAM）
A6 1 A5 2 A4 3 A3 4 A0 5 A1 6 A2 7 CS* 8
GND 9
18 Vcc
17 A7 16 A8 15 A9 14 I/O1 13 I/O2 12 I/O3 11 I/O4 10 WE*
第六章存储器
SRAM芯片6264 NC 1
A12 2
A7 3
存储容量为8K×8
A6 4 A5 5
28个引脚：
A4 6
13根地址线A12～A0 8根数据线D7～D0
A3 7 A2 8 A1 9
片选CS1*、CS2
A0 10
读写WE*、OE*
D0 11 D1 12
D2 13
GND 14
第六章存储器
28 +5V 27 WE* 26 CS2 25 A8 24 A9 23 A11 22 OE* 21 A10 20 CS1* 19 D7 18 D6 17 D5 16 D4 15 D3
线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的
EEPROM，但只能按块（Block）擦除
第六章存储器
6.1.2 半导体存储器芯片的结构
地地
读
址址 寄译
存储体
写 电
AB 存 码
路
控制电路 OE WE CS
第六章存储器
数 据 寄 存 DB
6.1.3 半导体存储器的技术指标
6.2.2 动态RAM
DRAM的基本存储单元是单个场效应管及 其极间电容
必须配备“读出再生放大电路”进行刷新 每次同时对一行的存储单元进行刷新 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵
DRAM一般采用“位结构”存储体：
每个存储单元存放一位 需要8个存储芯片构成一个字节单元 每个字节存储单元具有一个地址