微机接口讲义第六章存储器
- 格式：ppt
- 大小：961.50 KB
- 文档页数：88
下载文档原格式
合集下载
微机原理第六章：半导体存储器
I/O 接
输
出 设
口
备
数据总线 DB
控制总线 CB
6．1 半导体存储器概述
★ 按存储器与CPU的关系分为：内存和外存
一、内存即内部存储器的简称，又称主存
◆ 用来存放正在运行的程序和数据，可以被CPU或
外设直接访问；
◆ 内存具有存取速度快的能力，从而保证计算机的
工作速度；
◆ 内存一般都以半导体存储器作为存储介质。
固态大容量存储器，在便携机上取代小容量硬盘基本成为可能。
二、同步动态存储器SDRAM（Synchronous DRAM） ★ SDRAM 基于双存储体结构，内含两个交错的存储阵列，当CPU
访问一个存储阵列时，另一个已准备好读写数据，使读取效率得 到成倍提高。理论上速度可与CPU频率同步。 ★ SDRAM不仅可用做主存，在显示卡专用内存方面也有广泛应用。
★ 它与DRAM的区别在于引脚定义会随命令而变，一组引脚可根据 定义成为地址线或控制线。使引脚数目仅为正常DRAM 的1/3。
★ 在扩展芯片容量时，仅需改变命令而不需增加芯片引脚。
★ 此芯片支持400 MHz外频，再利用上升沿和下降沿两次传输数据， 使数据传输率达到800 MHz。
6.1.3 存储器技术的新发展
DVD盘为4.7GB、 “优盘”为1G 等。
★ 大容量半导体存储器如FLASH存储器的价格在迅速
下降，闪存制成的“优盘“成为了一种很受欢迎的外存。
6.1.1 半导体存储器的分类 一、RAM 和 ROM
1．随机读写存储器 RAM（存储器掉电后信息会丢失）
2．只读存储器 ROM（内部存储的信息不会因掉电而丢失）
6.3 只读存储器 ROM
6.3.1 ROM 的分类
微机原理与接口技术第六章
半导体存储器
3.全译码法:
全译码法将高位地址全部作 为译码器输入,用译码器的输 出作为片选信号. 从图6-7可见,地址线全部参加 译码,故地址不会出现多义性. 每片EPROM为4KB,故A 0~A 11 用作片内字选,A12~A 15用作片 选;RAM每片为2KB,A 0~A 10用 作片内字选,A11~A 15用作片选 WR为写控制信号,RD为读控 制信号,MREQ为存储器选通 信号,3条信号线均为CPU输 出,低电平有效.
半导体存储器
6.5.2 80x86扩展存储器及其管理
1.寻址范围: 80x86微机因地址线 1.寻址范围: 80x86微机因地址线 寻址范围 不同,其寻址能力也不相同, 数目 不同,其寻址能力也不相同, 下表列出 不同CPU的寻址范围如表. CPU的寻址范围如表 不同CPU的寻址范围如表.
CPU 8086 8088 80286 80386 80486 数据线 8 8 16 32 32 地址总线 20 20 24 32 32 寻址范围 1 1 16 4096 4096 支持操作系统 实方式 实方式 实\保护方式 保护方式 保护V86方式 实\保护 保护 方式 保护V86方式 实\保护 保护 方式
半导体存储器
动态RAM除了要求配置刷新逻辑电路， 动态RAM除了要求配置刷新逻辑电路， RAM除了要求配置刷新逻辑电路 主要缺点是在刷新周期中, 主要缺点是在刷新周期中,内存模块不 能启动读周期或写周期. 能启动读周期或写周期. 常用RAM的主要原因: 常用RAM的主要原因: RAM的主要原因 动态RAM的高密度. RAM的高密度 1. 动态RAM的高密度. 动态RAM的低功耗特点. RAM的低功耗特点 2. 动态RAM的低功耗特点. 动态RAM价格低廉. RAM价格低廉 3. 动态RAM价格低廉.
第 6 章 存储器——微机原理课件PPT
18个引脚：
A4 3
10 根地址线 A9～A0 4 根数据线 I/O4～I/O1 片选 -CS
读写 -WE
A3 A0 A1 A2 -CS
4 5 6 7 8
GND 9
18 Vcc
17 A7 16 A8 15 A9 14 I/O1 13 I/O2 12 I/O3 11 I/O4 10 -WE
A3 A2 A1 A0
第 6 章 存储器
6.1 半导体存储器的分类 6.2 读写存储器（RAM） 6.3 现代RAM 6.4 只读存储器（ROM）
微型计算机的存储结构
寄存器——位于CPU中
主 存 —— 由 半 导 体 存 储 器(ROM/RAM)构成
辅 存 —— 指 磁 盘 、 磁 带 、 磁鼓、光盘等大容量存 储器，采用磁、光原理 工作
在微型计算机中，CPU对存储器进行读写操作， 首先要由地址总线给出地址信号，然后要发出相 应的是读还是写的控制信号，最后才能在数据总 线上进行信息交流。所以，RAM与CPU的连接， 主要有以下三个部分： (1) 地址线的连接； (2) 数据线的连接； (3) 控制线的连接。
用1k*4 的片子 2114 组成 2k*8 的存储器 —— 需 4 个芯片 地址线—— （211=2048）需 11 根 （ 片内 10 根，片选 1 根） 数据线—— 8 根 控制线—— IO/ M 和 WR
半导体存储器的分类
半导体 存储器
双极型RAM
随机存取存储器 （RAM）
静态 RAM（SRAM） 动态 RAM（DRAM） 非易失 RAM（NVRAM）
掩膜式ROM
只读存储器 （ROM）
一次性可编程 ROM（PROM） 紫外线擦除可编程 ROM（EPROM）
微机接口第6章
位来表示，每个外设有几个状态。CPU读取、检测外设状态 ，决定程序流程。 3. 命令端口（command port control port）:用来存放CPU向接口 发出的各种命令和控制字，以控制接口或设备的动作。
接口电路常用状态位
准备就绪位（Ready）： 输入端口，该位为1，表明端口的数据寄存器已准备好数据， 等待CPU来读取，数据取走后，该位清零。 输出端口，该位为1，表明端口的输出数据寄存器中上一个数 据已被外设取走，可以接收CPU的下一个数据了，当新数据到 达后，该位清零。
1. 程序控制方式：CPU与外设间的数据传送在程序控制下完成 ，又分为无条件传送和条件传送。
1. 无条件传送（同步传送方式）：用于对简单外设进行操作，或者外设 是固定的或者已知的场合。程序不必检测外设状态，直接执行输入输 出指令，输出传送立刻进行。所需软硬件较少。图6.4和图6.5.
2. 条件传送（查询式传送）：当设备情况比较复杂时，在开始传送前， 必须确认外设处于准备传送数据的状态，才进行数据传送。基本过程 为CPU先执行一条输入指令，从外设状态端口读取它的当前状态，如 果外设未准备好或者处于忙碌状态，程序则反复执行读状态指令，zh 直到外设数据准备好，此时，CPU执行输入/输出指令，从/向外设读 入/写入数据。图6.6和图6.7。图6.8和图6.9。
一路走来，愿相亲相爱的人，相濡以沫，同甘共苦，百年好合。愿有情有意的人，不离不弃，相惜相守，共度人生的 每一个朝夕……直到老得哪也去不了，依然是彼此手心里的宝，感恩一路有你！
1. 单向8路数据缓冲器74LS244 2. 双向8路数据缓冲器74LS235
2. 锁存器74LS373
1. 锁存器具有暂存数据的能力，能在数据传输过程中将数据锁住，然后 在此后的任何时刻在输出控制信号的作用下将数据传送出去。
接口电路常用状态位
准备就绪位（Ready）： 输入端口，该位为1，表明端口的数据寄存器已准备好数据， 等待CPU来读取，数据取走后，该位清零。 输出端口，该位为1，表明端口的输出数据寄存器中上一个数 据已被外设取走，可以接收CPU的下一个数据了，当新数据到 达后，该位清零。
1. 程序控制方式：CPU与外设间的数据传送在程序控制下完成 ，又分为无条件传送和条件传送。
1. 无条件传送（同步传送方式）：用于对简单外设进行操作，或者外设 是固定的或者已知的场合。程序不必检测外设状态，直接执行输入输 出指令，输出传送立刻进行。所需软硬件较少。图6.4和图6.5.
2. 条件传送（查询式传送）：当设备情况比较复杂时，在开始传送前， 必须确认外设处于准备传送数据的状态，才进行数据传送。基本过程 为CPU先执行一条输入指令，从外设状态端口读取它的当前状态，如 果外设未准备好或者处于忙碌状态，程序则反复执行读状态指令，zh 直到外设数据准备好，此时，CPU执行输入/输出指令，从/向外设读 入/写入数据。图6.6和图6.7。图6.8和图6.9。
一路走来，愿相亲相爱的人，相濡以沫，同甘共苦，百年好合。愿有情有意的人，不离不弃，相惜相守，共度人生的 每一个朝夕……直到老得哪也去不了，依然是彼此手心里的宝，感恩一路有你！
1. 单向8路数据缓冲器74LS244 2. 双向8路数据缓冲器74LS235
2. 锁存器74LS373
1. 锁存器具有暂存数据的能力，能在数据传输过程中将数据锁住，然后 在此后的任何时刻在输出控制信号的作用下将数据传送出去。
片微机原理及应用课件第6章单片机存储器及系统扩展技术
考虑可维护性和升级性
在系统扩展时，应考虑可维护性和升 级性，方便后续的维护和升级工作。
பைடு நூலகம்5
单片机存储器及系统扩展技术的发展趋势
大容量、高速存储器的发展趋势
大容量
随着技术的发展，存储器的容量不断 增大，以满足各种应用的需求。未来 ，大容量存储器将会更加普及，成为 单片机系统中不可或缺的一部分。
高速
单片机存储器及系统扩展技术在智能仪表中的应用
实时数据采集与处
理
智能仪表需要实时采集和处理数 据，单片机存储器和系统扩展技 术可以满足这一需求。
远程监控与控制
通过扩展单片机系统，可以实现 智能仪表的远程监控和控制，提 高仪表的智能化水平。
节能控制
利用单片机存储器和系统扩展技 术，可以实现智能仪表的节能控 制，降低能源消耗。
系统扩展的方法与技巧
合理规划扩展空间
根据实际需求，合理规划单片机系统 扩展的空间，确保扩展模块的稳定性 和可靠性。
选择合适的扩展芯片
根据功能需求选择合适的扩展芯片， 注意芯片的兼容性、性能和成本等因 素。
优化扩展电路设计
优化扩展电路设计可以提高系统的稳 定性和可靠性，减少电磁干扰和信号 失真等问题。
SRAM（Static Random-Access Memory）： 静态随机存取存储器，读写速度快，但价格较高 ，且易失性。
Flash Memory：闪存，具有非易失性、可重复 编程和擦写的特点，常用于存储程序代码和数据 。
常用外部存储器接口电路
I2C接口
用于连接EEPROM等低速外部存储器，实现 数据的双向传输。
03
单片机外部存储器
外部存储器的种类和特点
EEPROM（Electrically Erasable Programmable Read-Only Memory）：电可 擦写只读存储器，具有非易失性、可编程和可擦 写的特点，常用于存储程序代码和配置数据。
微机原理第六章存储器-dsh
A0—A10
2KB 2KB （1） （2） …
… CS CS
A11
～
A15 选 三 条
3/8 译 码 器
Y0 Y1 … … Y7
若取A11，A12，A13 进行译码，设 2KB A15A14=00 （8） 地址分配如下：
CS 片1：0000H-07FFH 片2：0800H-0FFFH
片3：1000H-17FFH
学习指导和要求
掌握存储器的分级和存
储器芯片的分类；
掌握内存储器的构成原 理和三种存储器的片选 控制方法，学会存储器 的扩充设计方法；
熟记80486微机的内存配 置，了解该存储器的三 种工作方式：实地址方 式、保护虚地址方式和 虚拟8086方式。
一 存储器概述
•存储器：提供写入和读出数字信息的单元，用于 存放程序和数据,按位存放，以字节为单元读取。
<< DRAM(动态RAM)：存储单元电路简单，集成度高，功耗小， 但即使不掉电也会因电容放电而丢失信息，所以需定时刷新。
<< IRAM(组合RAM)：附有片上刷新的DRAM，兼有SRAM， DRAM优点。
<< NVRAM(非易失性RAM)：实际是由SRAM和E2PROM共 同构成.正常时为SRAM;掉电或电源故障时，立即将SRAM中 的信息保存在E2PROM中，使不丢失。多用于存储系统中的 重要信息保存和掉电保护。
• 6个MOS管组成的RS触发器，信息能够有效保存 • 静态RAM（SRAM）的方框图（以6116《2K*8》为例）
A0—A10
CS OE WE
SRAM
•WE：写允许输入信号 为0，允许写操作
D0—D7 为1，只允许读操作
微机接口第六章存储器PPT文档90页
6、最大的骄傲于最大的自卑都表示心灵的最软弱无力。——斯宾诺莎 7、自知之明是最难得的知识。——西班牙 8、勇气通往天堂，怯懦通往地狱。——塞内加 9、有时候读书是一种巧妙地避开思考的方法。——赫尔普斯 10、阅读一切好书如同和过去最杰出的人谈话。——笛卡儿
微机接口第六章存储器
6、纪律是自由的第一条件。——黑格 尔 7、纪律是集体的面貌，集体的声音， 集体的 动作， 集体的 表情， 集体的 信念。 ——马 卡连柯
8、我们现在必须完全保持党的纪律， 否则一 切都会 陷入污 泥中。 ——马 克思 9、学校没有纪律便如磨坊没有水。— —夸美 纽斯
10、一个人应该：活泼而守纪律，天 真而不 幼稚， 勇敢而 鲁莽， 倔强而 有原则 ，热情 而不冲 动，乐 观而不 盲目。 ——马 克思
T
微机原理与接口技术第6章课件
8237A-5 DMA 控制器 8259A 中断控制器 8253-5 计数器/定时器 8255A-5 并行接口 DMA 页寄存器 NMI 屏蔽寄存器 保留 保留
200～20F 2F8～2FF 300～31F 320～32F 387～37F 380～38F 3B0～3BF 3F0～3F7 3F8～3FF
输入/输出接口技术是信息传送的控制技术，是一种采用软、硬 件结合的方法，实现CPU与外设之间协调与匹配，实现二者之间高效、 可靠的信息传递的一门技术。
6.1.1 设置接口电路的目的
一般的输入/输出设备都是机械的或机电相结合的产物，它 们与CPU进行数据交换时存在以下问题：
（1）端口间接速度不匹配 （2）端口时序不匹配 （3）信息格式不匹配 （4）信息类型不匹配
1)PC/XT机的I/O端口分配
在IBM的PC/XT机中，中断控制、DMA控制、动态RAM刷新、系统配 置识别、键盘代码读取及扬声器发音等都是由可编程I/O接口芯片控 制的。PC/XT机的端口地址译码是采用非完全译码方式，即只考虑了 低10位地址线A0~A9，而没有考虑高6位地址线A10～A15，故其I/O端口 地址范围是0000H~03FFH，总共只有1024个字节端口，并且把前512个 字节端口分配给了主板，后512个字节I/O端口分配给了扩展槽上的常 规外设。PC/XT机的I/O端口分配表见表6-1。
图6-1 一个典型的I/O接口
1.数据缓冲寄存器
数据缓冲寄存器用来保存CPU和外设之间传送的数据（如数字、 字符及某种特定的编码等）。对输入/输出数据起缓冲作用的数据寄 存器称为数据端口。
2.控制寄存器
控制寄存器用来存放CPU发往外设的控制命令和其他信息。确定 接口电路的工作方式和功能的控制寄存器称为控制端口。由于现在的 接口芯片大都具有可编程的特点，可通过编程来选择或改变其工作方 式和功能，一个接口芯片就相当于具有多种不同的工作方式和功能， 使用起来十分灵活、方便。控制寄存器是写寄存器，其内容只能由微 处理器写入，而不能读出。
微机第6章 存储系统
13
三、存储器的性能指标
▪ 存储容量：可寻址的存储器单元数*每单元二进制的 位数，例如，SRAM6264容量为8K*8，即它有8k 个存储单元，每单元存储8位二进制。
▪ 存取时间：存储器访问的时间，启动一次存储器操 作到完成该操作所需要的时间
▪ 存取周期：连续启动两次独立的存储器操作所需间 隔的最小时间
CS
2114 1K×4
I/O
CS
2114 1K×4
I/O
用 2114 组成 1K×8 位 RAM 25
▪ 存储器芯片与CPU的连接
(3) 地址线的连接：将用以“字选”的低位地址总线 直接与存贮芯片的地址引脚相连，将用以“片选” 的高位地址总线送入译码器。 硬件寻址的方法是将地址总线分成两部分。一 部分直接送入芯片进行“片内地址译码”，确定片 内单元的位置；另一部分送入译码器进行“片外地 址译码”产生片选信号。对4K×8的2732而言，片 外地址线为A19～A12，片内地址线为A11～A0； 对2K×8的6116而言，片外地址线为A19～A11， 片内地址线为A10～A0。
Y=50，其余为1
1
10
Y=60，其余为1
1 1 1 Y=70，其余为1
×××
Y～0 Y7 全为1
34
地址选择的方式是将地址总线低10位（A9~A0)并行与存 储器芯片的地址线相连，而CS端与Y0/Y1相连
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 … A4 A3 … A0
始地址0 1 0 0, 1 1 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 4C000H 末地址 0 1 0 0，1 1 0 0, 0 0 1 1, 1 1 1 1, 1 1 1 1 4C3FFH
三、存储器的性能指标
▪ 存储容量：可寻址的存储器单元数*每单元二进制的 位数，例如，SRAM6264容量为8K*8，即它有8k 个存储单元，每单元存储8位二进制。
▪ 存取时间：存储器访问的时间，启动一次存储器操 作到完成该操作所需要的时间
▪ 存取周期：连续启动两次独立的存储器操作所需间 隔的最小时间
CS
2114 1K×4
I/O
CS
2114 1K×4
I/O
用 2114 组成 1K×8 位 RAM 25
▪ 存储器芯片与CPU的连接
(3) 地址线的连接：将用以“字选”的低位地址总线 直接与存贮芯片的地址引脚相连，将用以“片选” 的高位地址总线送入译码器。 硬件寻址的方法是将地址总线分成两部分。一 部分直接送入芯片进行“片内地址译码”，确定片 内单元的位置；另一部分送入译码器进行“片外地 址译码”产生片选信号。对4K×8的2732而言，片 外地址线为A19～A12，片内地址线为A11～A0； 对2K×8的6116而言，片外地址线为A19～A11， 片内地址线为A10～A0。
Y=50，其余为1
1
10
Y=60，其余为1
1 1 1 Y=70，其余为1
×××
Y～0 Y7 全为1
34
地址选择的方式是将地址总线低10位（A9~A0)并行与存 储器芯片的地址线相连，而CS端与Y0/Y1相连
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 … A4 A3 … A0
始地址0 1 0 0, 1 1 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 4C000H 末地址 0 1 0 0，1 1 0 0, 0 0 1 1, 1 1 1 1, 1 1 1 1 4C3FFH
第六章存储器D讲义资料
8K×16bit 8K×8bit
=2（片）
方法——
两个芯片的地址线、片选信号 及读/写控制线分别互连；
两个芯片的数据线各自独立， 一片作低8位（D0~D7）, 另一片 作高8位（D8~D15）。
即，每个16位数据的高、低字 节 分别存于两个芯片，一次读/写 操作同时访问两个芯片中的同地 址单20元20/。9/22具体连接如右。
存储芯片内部构成示意图
地址译码器：
接收来自CPU的n位地址，经译码后产生2n个地址选择信号， 实现对片内存储单元的选址。
控制逻辑电路：
接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部 控制信号，控制数据的读出和写入。
数据缓冲器：
寄存来自CPU的写入数据或从存储体内读出的数据。
存储体：
存储体是存储芯片的主体，由基本存储元按照一定的排列规 律构成。
导通时C上电荷转移到
CD 上，所以D为1；
CD
若C上原无电荷，则D为0；
ES(－)
ES(－)
数据线D”1”
2020/9/22
电容C通常小于数据线上的分布电容 CD，每个数据读出后，C上的电荷经 CD释放，信息被破坏。所以需要刷 新——周期性不断充电。刷新时间 2ms—8ms。（刷新即在数据线上加电 压，给C充电，然后关断T。）
2020/9/22
2. 外围电路 （1）地址译码器
——对外部地址信号译码， 用以选择要访问的单元。
若要构成1K×1b个存储单元， 需10根地址线，1根数据线。 ① 单地址译码（右图1）：
② 双地址译码（右图2） ：
2020/9/22
A0 A1
Y0 Y1
0
A2
地
A3
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2. 译码驱动电路
该电路实际上包含译码器和驱动器两部分。 译码器的功能是实现多选1，即对于某一个输入的 地址码，N个输出线上有唯一一个高电平（或低电 平）与之对应。
常用的地址译码有两种方式，即单译码和双 译码方式。
(1) 单译码方式
单译码方式是一个“N中取1”的译码器，如 图4.4所示。译码器输出驱动N根字线中的一根，每 根字线由M位组成。若某根字线被选中，则对应此 线上的M位信号便同时被读出或写入，经输出缓冲 放大器输出或输入一个M位的字。
接收来自CPU的启动、片选、读/写及清除命 令，经控制电路综合和处理后，产生一组时序信 号来控制存储器的读/写操作。
三、半导体存储器芯片的主要技术指标
1. 存储容量（存放二进制信息的总位数） 存储容量=存储单元个数×每个存储单元的位数
常用单位：MB、GB、TB
其中：1kB=210B
1M=210kB=220B
A0
X0
X
A1(行)W0,0 Nhomakorabea...
A2
地 址
A3 A4
译
码 器
X31
W31,0
W0,31
基本存储电路
W31,31
R/W控制
Y0 … Y31
Y(列)地址译码及I/O控制
A5 A6 A7 A8 A9
图4.5 双译码结构示意图
数据输入 数据输出
单译码方式主要用于容量 小的存储器，双译码方式可大 大减少译码输出选择线的数目， 适用于大容量的存储器。
化的抗干扰能力。
5. 其他指标 体积、重量、功耗(包括维持功耗和
操作功耗)。
6.2 随机存取存储器RAM
一、静态随机存储器SRAM
图4.6为6个MOS管组成的双稳态电路。
X地址译码
V3 V5 A
V1
Vcc
V4 B V6
V2
Di V7
I/O
Y地址译码
Di V8
I/O
图6.6 六管静态RAM基本存储电路
地
地
址
址
寄
译
AB
存
码
器
器
MAR
……
存 储 体
读
数
写
据
驱
寄
动
存
DB
M
器
器
MDR
控制逻辑
启动
片选
读/写
图6.3 存储器的基本组成
1. 存储体
基本存储电路是组成存储器的基础和核心， 它用于存放一位二进制信息“0”或“1”。若干 记忆单元（或称基本存储电路）组成一个存储单 元，一个存储单元一般存储一个字节，即存放8位 二进制信息，存储体是存储单元的集合体。
息，容量小，存取速度快。
2. 外存储器( 外存)
功能：存储当前不参加运行的程序和数据。
特点：CPU不能直接访问，配备专门设 备才能进行交换信息，容量大， 存取速度慢。
目前，存储器使用的存储介质有半导体器件 ，磁性材料，光盘等。一般把半导体存储器芯片 作为内存。由于半导体存储器具有存取速度快、 集成度高、体积小、功耗低、应用方便等优点， 在此我们只讨论半导体存储器。
图 中 V1V2 是 工 作 管 ， V3V4 是 负 载 管 ， V5V6 是控制管， V7V8 也 是 控 制 管，它们为同 一列线上的存 储单元共用。
特点：
(1) 不需要刷新，简化外围电路。 (2) 内部管子较多，功耗大，集成度低。
典型的静态RAM芯片
不同的静态RAM的内部结构基本相同，只是在不同容量 时其存储体的矩阵排列结构不同。典型的静态RAM芯片如 Intel 6116 （ 2K×8 位 ） ， 6264 （ 8K×8 位 ） ， 62128 （16K×8位）和62256（32K×8位）等。
双极型
读写存储器
半
RAM
导
体
MOS
静态随机SRAM 动态随机DRAM
存
储 器
只读存储器 ROM
掩膜ROM
一次性编程 PROM
紫外光擦除 UREPROM
可编程ROM
可擦除
EPROM
电擦除
EEPROM
图6.2 半导体存储器分类
二、半导体存储器的组成
半导体存储器由地址寄存器，译码电路、存储体、 读/写控制电路、数据寄存器、控制逻辑等6个部分组成。
记忆单元是一种能表示二进制“ 0 ”和 “1”的状态并具有记忆功能的物理器件，如 电容、双稳态电路等。一个记忆单元能够存储 二进制的一位。由若干记忆单元组成一个存储 单元、一个存储单元能存储一个字，字有4位 、8位、16位等称之为字长，字长为8时，称一 个字节。
实际上存储系统是快慢搭配，具有层次结构的 ，如图6.1所示。
CPU 寄存器
速度快 容量小
内部Cache
外部Cache
主存储器
辅助存储器
大容量辅助存储器
速度慢 容量大
图6.1 微机存储系统的层次结构
存储器操作：
读操作，非破坏性。 写操作，破坏性。
存储器的职能：
信息交换中心。 数据仓库。
一、存储器分类
1. 内存储器(内存或主存)
功能：存储当前运行所需的程序和数据。 特点：CPU可以直接访问并与其交换信
1GB=210MB=230B 1TB=210GB=240B
2. 存取时间
存取时间又称存储器访问时间。指启 动一次存储器操作到完成该操作所需的时 间 tA。 3. 存取周期
存取周期是连续启动两次独立的存储 器 操 作 所 需 的 最 小 的 时 间 间 隔 TC ， 一 般 TC≥tA 。
4. 可靠性 可靠性指存储器对电磁场及温度等变
p个输入
Ap-1
Ap-2
A1
A0
…
N 取1 译码器
D0
Wn-1
… W1 W0
…
M D1 位 位 线
DM－1
…
基本存储电路
输
出
选中的字线
缓
输出M位
冲
放
大
器
N根字线 N=2p 个地址
图4.4 单译码寻址示意图
(2) 双译码方式
双译码方式采用的是两级译码电路。当字选 择线的根数N很大时，N=2p中的p必然也大，这时 可将p分成两部分，如：N=2p=2q+r=2q×2r=X×Y， 这样便将对N的译码分别由X译码和Y译码两部分 完成。
微机接口第六章存储器
本章内容
• 存储器概述 • 存储器的工作原理 • 半导体存储器 • 存储器与CPU的连接
学习目的
了解存储器的工作原理和外部特性 掌握微机中存储系统的结构 学会利用现有的存储器芯片构成所
需内存系统。
6.1 存储器概述
存储器是计算机系统中具有记忆功能 的部件，它是由大量的记忆单元(或称基本 的存储电路)组成的, 用来存放用二进制数 表示的程序和数据。
3. 地址寄存器
用于存放CPU访问存储单元的地址，经译码 驱动后指向相应的存储单元。
4. 读/写电路
包括读出放大器、写入电路和读/写控制电路， 用以完成对被选中单元中各位的读出或写入操作。
5. 数据寄存器
用于暂时存放从存储单元读出的数据，或从 CPU或I/O端口送出的要写入存储器的数据。
6. 控制逻辑
该电路实际上包含译码器和驱动器两部分。 译码器的功能是实现多选1，即对于某一个输入的 地址码，N个输出线上有唯一一个高电平（或低电 平）与之对应。
常用的地址译码有两种方式，即单译码和双 译码方式。
(1) 单译码方式
单译码方式是一个“N中取1”的译码器，如 图4.4所示。译码器输出驱动N根字线中的一根，每 根字线由M位组成。若某根字线被选中，则对应此 线上的M位信号便同时被读出或写入，经输出缓冲 放大器输出或输入一个M位的字。
接收来自CPU的启动、片选、读/写及清除命 令，经控制电路综合和处理后，产生一组时序信 号来控制存储器的读/写操作。
三、半导体存储器芯片的主要技术指标
1. 存储容量（存放二进制信息的总位数） 存储容量=存储单元个数×每个存储单元的位数
常用单位：MB、GB、TB
其中：1kB=210B
1M=210kB=220B
A0
X0
X
A1(行)W0,0 Nhomakorabea...
A2
地 址
A3 A4
译
码 器
X31
W31,0
W0,31
基本存储电路
W31,31
R/W控制
Y0 … Y31
Y(列)地址译码及I/O控制
A5 A6 A7 A8 A9
图4.5 双译码结构示意图
数据输入 数据输出
单译码方式主要用于容量 小的存储器，双译码方式可大 大减少译码输出选择线的数目， 适用于大容量的存储器。
化的抗干扰能力。
5. 其他指标 体积、重量、功耗(包括维持功耗和
操作功耗)。
6.2 随机存取存储器RAM
一、静态随机存储器SRAM
图4.6为6个MOS管组成的双稳态电路。
X地址译码
V3 V5 A
V1
Vcc
V4 B V6
V2
Di V7
I/O
Y地址译码
Di V8
I/O
图6.6 六管静态RAM基本存储电路
地
地
址
址
寄
译
AB
存
码
器
器
MAR
……
存 储 体
读
数
写
据
驱
寄
动
存
DB
M
器
器
MDR
控制逻辑
启动
片选
读/写
图6.3 存储器的基本组成
1. 存储体
基本存储电路是组成存储器的基础和核心， 它用于存放一位二进制信息“0”或“1”。若干 记忆单元（或称基本存储电路）组成一个存储单 元，一个存储单元一般存储一个字节，即存放8位 二进制信息，存储体是存储单元的集合体。
息，容量小，存取速度快。
2. 外存储器( 外存)
功能：存储当前不参加运行的程序和数据。
特点：CPU不能直接访问，配备专门设 备才能进行交换信息，容量大， 存取速度慢。
目前，存储器使用的存储介质有半导体器件 ，磁性材料，光盘等。一般把半导体存储器芯片 作为内存。由于半导体存储器具有存取速度快、 集成度高、体积小、功耗低、应用方便等优点， 在此我们只讨论半导体存储器。
图 中 V1V2 是 工 作 管 ， V3V4 是 负 载 管 ， V5V6 是控制管， V7V8 也 是 控 制 管，它们为同 一列线上的存 储单元共用。
特点：
(1) 不需要刷新，简化外围电路。 (2) 内部管子较多，功耗大，集成度低。
典型的静态RAM芯片
不同的静态RAM的内部结构基本相同，只是在不同容量 时其存储体的矩阵排列结构不同。典型的静态RAM芯片如 Intel 6116 （ 2K×8 位 ） ， 6264 （ 8K×8 位 ） ， 62128 （16K×8位）和62256（32K×8位）等。
双极型
读写存储器
半
RAM
导
体
MOS
静态随机SRAM 动态随机DRAM
存
储 器
只读存储器 ROM
掩膜ROM
一次性编程 PROM
紫外光擦除 UREPROM
可编程ROM
可擦除
EPROM
电擦除
EEPROM
图6.2 半导体存储器分类
二、半导体存储器的组成
半导体存储器由地址寄存器，译码电路、存储体、 读/写控制电路、数据寄存器、控制逻辑等6个部分组成。
记忆单元是一种能表示二进制“ 0 ”和 “1”的状态并具有记忆功能的物理器件，如 电容、双稳态电路等。一个记忆单元能够存储 二进制的一位。由若干记忆单元组成一个存储 单元、一个存储单元能存储一个字，字有4位 、8位、16位等称之为字长，字长为8时，称一 个字节。
实际上存储系统是快慢搭配，具有层次结构的 ，如图6.1所示。
CPU 寄存器
速度快 容量小
内部Cache
外部Cache
主存储器
辅助存储器
大容量辅助存储器
速度慢 容量大
图6.1 微机存储系统的层次结构
存储器操作：
读操作，非破坏性。 写操作，破坏性。
存储器的职能：
信息交换中心。 数据仓库。
一、存储器分类
1. 内存储器(内存或主存)
功能：存储当前运行所需的程序和数据。 特点：CPU可以直接访问并与其交换信
1GB=210MB=230B 1TB=210GB=240B
2. 存取时间
存取时间又称存储器访问时间。指启 动一次存储器操作到完成该操作所需的时 间 tA。 3. 存取周期
存取周期是连续启动两次独立的存储 器 操 作 所 需 的 最 小 的 时 间 间 隔 TC ， 一 般 TC≥tA 。
4. 可靠性 可靠性指存储器对电磁场及温度等变
p个输入
Ap-1
Ap-2
A1
A0
…
N 取1 译码器
D0
Wn-1
… W1 W0
…
M D1 位 位 线
DM－1
…
基本存储电路
输
出
选中的字线
缓
输出M位
冲
放
大
器
N根字线 N=2p 个地址
图4.4 单译码寻址示意图
(2) 双译码方式
双译码方式采用的是两级译码电路。当字选 择线的根数N很大时，N=2p中的p必然也大，这时 可将p分成两部分，如：N=2p=2q+r=2q×2r=X×Y， 这样便将对N的译码分别由X译码和Y译码两部分 完成。
微机接口第六章存储器
本章内容
• 存储器概述 • 存储器的工作原理 • 半导体存储器 • 存储器与CPU的连接
学习目的
了解存储器的工作原理和外部特性 掌握微机中存储系统的结构 学会利用现有的存储器芯片构成所
需内存系统。
6.1 存储器概述
存储器是计算机系统中具有记忆功能 的部件，它是由大量的记忆单元(或称基本 的存储电路)组成的, 用来存放用二进制数 表示的程序和数据。
3. 地址寄存器
用于存放CPU访问存储单元的地址，经译码 驱动后指向相应的存储单元。
4. 读/写电路
包括读出放大器、写入电路和读/写控制电路， 用以完成对被选中单元中各位的读出或写入操作。
5. 数据寄存器
用于暂时存放从存储单元读出的数据，或从 CPU或I/O端口送出的要写入存储器的数据。
6. 控制逻辑