译码器及应用实验报告总结

译码器实验报告

一、实验目的

1、掌握中规模集成译码器的逻辑功能和使用方法

2、熟悉数码管的使用

二、实验原理

译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。

译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。

变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线-4线、3线-8线和4线-16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。而每一个输出所

代表的函数对应于n个输入变量的最小项。

三、实验设备与器件

1.+5V直流电源

2.单次脉冲源

3.逻辑电平开关

4.74LS138

四、实验内容及步骤

1.74LS138译码器逻辑功能测试

将译码器使能端STA、STB、STC与地址端A2、A1、A0分别接到逻辑电平开关输入口，八个输出端Y7…Y0依次连接在十六位逻辑电平显示上，拨动逻辑电平开关，逐项测试74LS138的逻辑功能。

2.实验箱电源连接正确，电路自查确定无误后，电路验证还是不正确的情况下进行下面的排错检查：

1）检查芯片的电源和地的电平是否正确。

2）芯片的使能端连接的电平正确。

3）从逻辑电平开关输入信号是否正确。

4）从输出端按逻辑功能状态往前一步一步排查。

3.两片3线-8线译码器74LS138扩展为4线-16线译码器

用两片74LS138组合成一个四线-十六线译码器进行实验，并分析逻辑功能。

实验五 译码器及其应用

一、实验目的

1、掌握中规模集成译码器的逻辑功能和使用方法

2、熟悉数码管的使用

二、实验设备与器件

1、＋5V直流电源 2、逻辑电平开关

3、逻辑电平显示器 4、拨码开关组

5、译码显示器 6、 74LS138×2 CC4511

三、实验内容

1、74LS138译码器逻辑功能测试

将译码器使能端S1、2S、3S及地址端A2、A1、A0 分别接至逻辑电平开关输出口，八个输出端07YY依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表6－1逐项测试74LS138的逻辑功能。

图6－1(a)、(b)分别为其逻辑图及引脚排列。

其中 A2 、A1 、A0 为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。

当S1＝1，2S＋3S＝0时，器件正常工作，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S1＝0，2S＋3S ＝X时，或 S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。

(a) (b)

图6－1 3－8线译码器 74LS138逻辑图及引脚排列

表6－1

输 入 输 出

S1 2S+3S A2 A1 A0 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y

1 0 0 0 0 1 0 0 0 1

1 0 0 1 0

1 0 0 1 1

1 0 1 0 0

1 0 1 0 1

1 0 1 1 0

深 圳 大 学 实 验 报 告

实验课程名称： 数字电路实验

实验项目名称： 译码器

学院： 信息工程学院

报告人： 许泽鑫 学号：2015130091 班级： 2班

同组人：

指导教师： 张志朋老师

实验时间： 2016-10-11

实验报告提交时间： 2016-10-25

一、实验目的

1．了解和正确使用MSI组合逻辑部件；

2．掌握一般组合逻辑电路的特点及分析、设计方法；

3. 学会对所设计的电路进行逻辑测试的方法；

4. 观察组合逻辑电路的竞争冒险现象。

二、方法、步骤

1. 实验仪器及材料

1． RXB-1B数字电路实验箱

2． 器件

74LS00 四2输入与非门

74LS20 双4输入与非门

74LS138 3线—8线译码器

2. 预习要求

（1）复习组合逻辑电路的分析与设计方法；

（2）根据任务要求设计电路，并拟定试验方法；

（3）熟悉所用芯片的逻辑功能、引脚功能和参数；

（4）了解组合逻辑电路中竞争冒险现象产生的原因及消除方法。

3. 说明

译码器是组合逻辑电路的一部分。所谓译码就是不代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类：

实验2 译码器及其应用

一实验目的

1、掌握中规模集成译码器的逻辑功能和使用方法。

2、熟悉数码管使用。

二实验原理

译码器是一个多输入、多输出的组合逻辑电路。他的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。

1、3线—8线译码器74LS138

图5-6-1

表5-6-1

二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称多路分配器），如图5-6-2所示。

与非门

图5-6-3

利用使能端方便地将两个3---8译码器组合成一个4---16译码器，如图5-6-4所示。

图5-6-4 若在S1输入端输入数据，S2·=S3·=0，地址码所对应的输出是S1数据信息的反码。

若从S2·端输入数据信息，则S1=1、S3·=0，地址码所对应的输出就是S2·端数据信息的原码。

若数据信息是时钟信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器

Z输出

二进制译码器还能方便地实现逻辑功能函数，如图5-6-3所示，实现的函数是Z=A·B·C·+A·BC·+AB·C·+ABC 图5-6-2 2数码显示译码器

A、七段发光二极管（LED）数码管

图5-6-5

B、BCD码七段译码驱动器

本实验采用CC4511 BCD码锁存/七段译码/驱动器。驱动共阴级LED数码管。如图5-6-6所示。