下载文档原格式
13级【半导体集成电路】 A卷试题及答案解析题目/张华斌答案/王嘉达一、填空题（共30分，每空格1分）1.通常含以上的四端口器件，对于CMOS器件而言主要指V IN极、V OUT极、V DD极和V SS极。
【P28-图3.8】2.3.上制造p阱。
4.在PCB5.MOS反相器是MOS数字电路的基本单元，它可以分为静态反相器和动态反相器。
按负载元件和驱动元件之间的连线。
【P62-4.3.1 4.3.2 4.3.3】7.漏、电荷共享（电荷共享）、时间馈通和体效应等问题。
8.应，如寄生晶体管效应、寄生电容效应等。
【P9-正文第四行】9.CMOS反相器的功耗有静态功耗和动态功耗组成。
【P112】10.两极CMOS运算放大器中，为了保证系统稳定一般采用Miller电容作频率补偿，但由于该电容的加入，又会带来零点，这就要求对电路进行进一步的改进，改进方法有消除CC向前耦合的补偿方案和消除术。
二、选择题（共5题，每小题3分，共15分）1.判断一个MOS管是否导通的关键是（D ）与阈值电压作比较。
【P66】A 漏源电压B 栅源电压C 衬底与源间电压D 栅漏电压n沟道增强型MOS管必须在栅极上施加正向偏压，且只有栅源电压大于阈值电压时才有导电沟道产生的n沟道MOS 管。
n沟道耗尽型MOS管是指在不加栅压（栅源电压为零）时，就有导电沟道产生的n沟道MOS管。
2.某集成电路芯片，查手册知其最大输出低电平V OL（MAX）=0.1V，最小输出高电平V OH（MIN）=4.5V，最小输入低电平V IN（MIN）=1.5V，最小输入高电平V IH（MIN）=3.5V，则其低电平噪声容限V NL=（A ）VA 1.4B 1.0C 3.0D 1.2低电平：V NML=|V IL，max-V OL，max| 高电平：V NMH=|V OH，min-V IH，min|3.在数字信号的传输过程中需要传输门单元电路来实现，在传输门传输信号的过程中无阈值电压损失的是（C ）A pMOS传输门B nMOS传输门C CMOS传输门D 都不是【P131-图7.8（C）】4.集成电阻器和电容器的高精度，主要有（C ）所决定。
2025年招聘半导体或芯片岗位笔试题与参考答案(答案在后面)一、单项选择题（本大题有10小题，每小题2分，共20分）1、在半导体工艺中，使用多种类型的光刻胶，其中最常用于大规模集成电路生产的是（）。
A. GRI-45B. GRI-25C. GRI-46D. GRI-422、MOS（金属-氧化物-半导体）制作技术中，晶体管结构所采用的材料中不包括（）。
A. 金属B. 绝缘体C. 导电材料D. 电阻体3.在半导体制造工艺中，以下哪个步骤不属于典型的半导体制造流程？A. 氧化B.光刻C. 薄膜沉积D. 清洗4.下列哪种材料是用于制作半导体器件的理想材料？A. 铜B. 锌C. 石墨D. 硅5、以下哪个半导体工艺技术能够实现更小的晶体管尺寸？A、传统CMOS工艺B、FinFET工艺C、GAAFET工艺D、平面晶体管工艺6、在半导体制造过程中，以下哪个步骤是为了提高硅片的纯度？A、扩散B、蚀刻C、清洗D、热处理7、半导体材料中最常用的材料是什么？（）A. 硅（Si）B. 铜（Cu）C. 金（Au）D. 镁（Mg）8、在芯片制造过程中，光刻技术的主要作用是什么？（）A. 去除不需要的材料B. 增加材料的功能性C. 将电路设计图案转移到硅片上D. 加热固化硅片结构9.在半导体制造工艺中，以下哪个步骤不属于典型的CMOS工艺流程？A. 氧化硅膜沉积B. 光刻C. 切割D. 离子注入 10.在半导体器件中，MOSFET（金属氧化物半导体场效应晶体管）的主要组成部分包括：A. 沟道区B. 源极C. 栅极D. 上述全部二、多项选择题（本大题有10小题，每小题4分，共40分）1、以下哪个物理现象通常用于提高晶体管开关速度？（）A、短沟道效应B、量子隧道效应C、沟道极化D、多晶硅栅极2、在数字电路中，一种常见的数字缓冲器是 _ 。
（）A、反馈触发器B、D触发器C、三态缓冲器D、差分放大器3.以下关于半导体材料的说法正确的是（）：A. SiC的禁带宽度比 Si 更宽B. GaN的发光效率比 Si 更高C. InGaAs 的电子迁移率比 Si 更快D. ZnSe可以用于制造红光 LED4.在半导体器件制造中，对于离子注入工艺，正确的工作原则包括（）：A. 离子注入可以形成三维空间中的杂质分布B. 注入离子可以改变晶格特性，增强材料强度C. 注入离子能量过高，可能导致晶体缺陷D. 离子注入温度应当尽可能高，以提高注入效率5.半导体芯片制造过程中，哪些步骤通常需要使用光刻技术？A. 芯片设计B. 光刻C. 薄膜沉积D. 金属化6.在半导体器件中，MOSFET（金属氧化物半导体场效应晶体管）的主要组成部分包括：A. 沟道区B. 源极C. 次沟道区D. 栅极7、在半导体的制造过程中，以下哪个工艺步骤不用于清洗晶圆？A. 刻蚀B. 化学机械抛光C. 清洁去毛刺D.湿法沉积8、在半导体制造过程中，以下哪种类型的晶圆对齐是用来确保图案精确地转移到光罩上的？A. 接触式对准B. 深亚微米对准C. 缩放对准D. 光学对准9.在半导体行业中，晶体管通常分为两种类型：双极型晶体管（BJTs）和场效应晶体管（FETs）。
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间瞬时导通时间2. 分析四管标准TTL 与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间瞬时导通时间2. 分析四管标准TTL 与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
![[英语考试]半导体集成电路cmos试题](https://img.taocdn.com/s1/m/fbabefc7227916888586d754.png)
第二部分参考答案第0章绪论1.通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。
集成在一块半导体基片上。
封装在一个外壳内，执行特定的电路或系统功能。
2.小规模集成电路（SSI），中规模集成电路（MSI），大规模集成电路（VSI），超大规模集成电路（VLSI），特大规模集成电路（ULSI），巨大规模集成电路（GSI）3.双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。
4.数字集成电路，模拟集成电路，数模混合集成电路。
5.集成电路中半导体器件的最小尺寸如MOSFET的最小沟道长度。
是衡量集成电路加工和设计水平的重要标志。
它的减小使得芯片集成度的直接提高。
6.名词解释：集成度：一个芯片上容纳的晶体管的数目wafer size：指包含成千上百个芯片的大圆硅片的直径die size：指没有封装的单个集成电路摩尔定律：集成电路的芯片的集成度三年每三年提四倍而加工尺寸缩小2倍。
第1章集成电路的基本制造工艺1.减小集电极串联电阻，减小寄生PNP管的影响2.电阻率过大将增大集电极串联电阻，扩大饱和压降，若过小耐压低，结电容增大，且外延时下推大3. 第一次光刻：N+隐埋层扩散孔光刻第二次光刻：P隔离扩散孔光刻第三次光刻：P型基区扩散孔光刻第四次光刻：N+发射区扩散孔光刻第五次光刻：引线孔光刻第六次光刻：反刻铝4.P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光刻，光刻接触孔，光刻铝线5.NPN晶体管电流增益小，集电极串联电阻大，NPN管的C极只能接固定电位6.首先NPN具有较薄的基区，提高了其性能：N阱使得NPN管C极与衬底断开，可根据电路需要接任意电位。
缺点：集电极串联电阻还是太大，影响其双极器件的驱动能力。
改进方法在N阱里加隐埋层，使NPN管的集电极电阻减小。
提高器件的抗闩锁效应。
7.8.第2章集成电路中的晶体管及其寄生效应1.PNP管为四层三结晶体管的寄生晶体管，当NPN晶体管工作在正向工作区时，即NPN的发射极正偏，集电极反偏，那么寄生晶体管的发射极反偏所以它就截止，对电路没有影响。
《半导体集成电路》考试题目及参考答案(DOC)1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。
四管和五管与非门对静态和动态有那些方面的改进。
5. 相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的。
6. 画出四管和六管单元与非门传输特性曲线。
并说明为什么有源泄放回路改善了传输特性的矩形性。
7. 四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。
8. 为什么TTL与非门不能直接并联？9. OC门在结构上作了什么改进，它为什么不会出现TTL与非门并联的问题。
第5章MOS反相器1. 请给出NMOS晶体管的阈值电压公式，并解释各项的物理含义及其对阈值大小的影响（即各项在不同情况下是提高阈值还是降低阈值）。
2. 什么是器件的亚阈值特性，对器件有什么影响？3. MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？4. 请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。
5. 什么是沟道长度调制效应，对器件有什么影响？6. 为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？7.请画出晶体管的D DS特性曲线，指出饱和区和I V非饱和区的工作条件及各自的电流方程（忽略沟道长度调制效应和短沟道效应）。
半导体集成电路练习题一、基础知识类1. 填空题1.1 半导体材料主要包括________、________和________。
1.2 PN结的正向特性是指________，反向特性是指________。
1.3 MOS晶体管的三个工作区分别是________、________和________。
2. 判断题2.1 半导体集成电路的导电性能介于导体和绝缘体之间。
（）2.2 N型半导体中的自由电子浓度高于P型半导体。
（）2.3 CMOS电路具有静态功耗低的特点。
（）二、数字电路类1. 选择题1.1 TTL与非门电路中，当输入端全部为高电平时，输出为（）。
A. 高电平B. 低电平C. 不确定D. 无法判断A. 与门B. 或门C. 非门D. 异或门A. PMOS管导通时，NMOS管截止B. PMOS管截止时，NMOS管导通C. PMOS管和NMOS管同时导通D. PMOS管和NMOS管同时截止2. 填空题2.1 数字电路中的逻辑门主要有________、________、________和________等。
2.2 半加器是由________和________组成的。
2.3 全加器的三个输入端分别是________、________和________。
三、模拟电路类1. 选择题A. 非反相比例运算放大器B. 反相比例运算放大器C. 电压跟随器D. 差分放大器1.2 在运算放大器电路中，虚短是指________。
（）A. 输入端短路B. 输出端短路C. 输入端与地之间短路D. 输入端与输出端之间短路A. 低通滤波器允许低频信号通过，抑制高频信号B. 高通滤波器允许低频信号通过，抑制高频信号C. 带通滤波器允许一定频率范围的信号通过D. 带阻滤波器允许一定频率范围的信号通过2. 填空题2.1 模拟信号的特点是________、________和________。
2.2 运算放大器的主要参数有________、________和________。
13级【半导体集成电路】 A卷试题及答案解析题目/张华斌答案/王嘉达一、填空题（共30分，每空格1分）1.通常含以上的四端口器件，对于CMOS器件而言主要指V IN极、V OUT极、V DD极和V SS极。
【P28-图3.8】2.3.上制造p阱。
4.在PCB5.MOS反相器是MOS数字电路的基本单元，它可以分为静态反相器和动态反相器。
按负载元件和驱动元件之间的连线。
【P62-4.3.1 4.3.2 4.3.3】7.漏、电荷共享（电荷共享）、时间馈通和体效应等问题。
8.应，如寄生晶体管效应、寄生电容效应等。
【P9-正文第四行】9.CMOS反相器的功耗有静态功耗和动态功耗组成。
【P112】10.两极CMOS运算放大器中，为了保证系统稳定一般采用Miller电容作频率补偿，但由于该电容的加入，又会带来零点，这就要求对电路进行进一步的改进，改进方法有消除CC向前耦合的补偿方案和消除术。
二、选择题（共5题，每小题3分，共15分）1.判断一个MOS管是否导通的关键是（D ）与阈值电压作比较。
【P66】A 漏源电压B 栅源电压C 衬底与源间电压D 栅漏电压n沟道增强型MOS管必须在栅极上施加正向偏压，且只有栅源电压大于阈值电压时才有导电沟道产生的n沟道MOS 管。
n沟道耗尽型MOS管是指在不加栅压（栅源电压为零）时，就有导电沟道产生的n沟道MOS管。
2.某集成电路芯片，查手册知其最大输出低电平V OL（MAX）=0.1V，最小输出高电平V OH（MIN）=4.5V，最小输入低电平V IN（MIN）=1.5V，最小输入高电平V IH（MIN）=3.5V，则其低电平噪声容限V NL=（A ）VA 1.4B 1.0C 3.0D 1.2低电平：V NML=|V IL，max-V OL，max| 高电平：V NMH=|V OH，min-V IH，min|3.在数字信号的传输过程中需要传输门单元电路来实现，在传输门传输信号的过程中无阈值电压损失的是（C ）A pMOS传输门B nMOS传输门C CMOS传输门D 都不是【P131-图7.8（C）】4.集成电阻器和电容器的高精度，主要有（C ）所决定。
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间瞬时导通时间2. 分析四管标准TTL 与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。
四管和五管与非门对静态和动态有那些方面的改进。
5. 相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的。
6. 画出四管和六管单元与非门传输特性曲线。
并说明为什么有源泄放回路改善了传输特性的矩形性。
7. 四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。
8. 为什么TTL 与非门不能直接并联？9. OC 门在结构上作了什么改进，它为什么不会出现TTL 与非门并联的问题。
第5章MOS 反相器1. 请给出NMOS 晶体管的阈值电压公式，并解释各项的物理含义及其对阈值大小的影响（即各项在不同情况下是提高阈值还是降低阈值）。
2. 什么是器件的亚阈值特性，对器件有什么影响？3. MOS 晶体管的短沟道效应是指什么，其对晶体管有什么影响？4. 请以PMOS 晶体管为例解释什么是衬偏效应，并解释其对PMOS 晶体管阈值电压和漏源电流的影响。
5. 什么是沟道长度调制效应，对器件有什么影响？6. 为什么MOS 晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？7.请画出晶体管的D DS I V 特性曲线，指出饱和区和非饱和区的工作条件及各自的电流方程（忽略沟道长度调制效应和短沟道效应）。
8.给出E/R 反相器的电路结构，分析其工作原理及传输特性，并计算VTC 曲线上的临界电压值。
9.考虑下面的反相器设计问题：给定V DD =5V ，K N `=30uA/V 2 ，V T0=1V设计一个V OL =0.2V 的电阻负载反相器电路，并确定满足V OL 条件时的晶体管的宽长比(W/L)和负载电阻R L 的阻值。
10.考虑一个电阻负载反相器电路：V DD =5V ，K N `=20uA/V 2 ，V T0=0.8V ，R L =200K Ω，W/L=2。
计算VTC 曲线上的临界电压值（V OL 、V OH 、V IL 、V IH ）及电路的噪声容限，并评价该直流反相器的设计质量。
11.设计一个V OL =0.6V 的电阻负载反相器，增强型驱动晶体管V T0=1V ， V DD =5V1）求V IL 和V IH2）求噪声容限V NML 和V NMH12.采用MOSFET 作为nMOS 反相器的负载器件有哪些优点？13.增强型负载nMOS 反相器有哪两种电路结构？简述其优缺点。
14.以饱和增强型负载反相器为例分析E/E 反相器的工作原理及传输特性。
15试比较将nMOS E /E 反相器的负载管改为耗尽型nMOSFET 后，传输特性有哪些改善？16.耗尽型负载nMOS 反相器相比于增强型负载nMOS 反相器有哪些好处？17有一nMOS E /D 反相器，若V TE =2V ，V TD =-2V ，K NE /K ND =25，V DD =2V ，求此反相器的高、低输出逻辑电平是多少？18.什么是CMOS 电路？简述CMOS 反相器的工作原理及特点。
19. 根据CMOS 反相器的传输特性曲线计算V IL 和V IH 。
20. 求解CMOS 反相器的逻辑阈值，并说明它与哪些因素有关？21. 为什么的PMOS 尺寸通常比NMOS 的尺寸大？22．考虑一个具有如下参数的CMOS 反相器电路：V DD =3.3V V TN =0.6V V TP =-0.7V K N =200uA/V 2 K p =80uA/V 2计算电路的噪声容限。
23. 采用0.35um 工艺的CMOS 反相器，相关参数如下：V DD =3.3VNMOS ：V TN =0.6V μN C OX =60uA/V 2 (W/L)N =8PMOS ：V TP =-0.7V μp C OX =25uA/V 2 (W/L)P =12求电路的噪声容限及逻辑阈值。
24．设计一个CMOS 反相器，NMOS ：V TN =0.6V μN C OX =60uA/V 2PMOS ：V TP =-0.7V μP C OX =25uA/V 2电源电压为3.3V ，L N =L P =0.8um1）求V M =1.4V 时的W N /W P 。
2）此CMOS 反相器制作工艺允许V TN 、V TP 的值在标称值有正负15%的变化，假定其他参数仍为标称值，求V M 的上下限。
25．举例说明什么是有比反相器和无比反相器。
26．以CMOS 反相器为例，说明什么是静态功耗和动态功耗。
27．在图中标注出上升时间t r 、下降时间t f 、导通延迟时间、截止延迟时间，给出延迟时间t pd 的定义。
若希望t r =t f ，求W N /W P 。
第6章 CMOS 静态逻辑门V in V tt1. 画出F=A ⊕B 的CMOS 组合逻辑门电路。
2. 用CMOS 组合逻辑实现全加器电路。
3. 计算图示或非门的驱动能力。
为保证最坏工作条件下，各逻辑门的驱动能力与标准反相器的特性相同，N 管与P 管的尺寸应如何选取？4. 画出F=AB+CD 的CMOS 组合逻辑门电路，并计算该复合逻辑门的驱动能力。
5．简述CMOS 静态逻辑门功耗的构成。
6. 降低电路的功耗有哪些方法？7. 比较当FO=1时，下列两种8输入的AND 门，那种组合逻辑速度更快？第7章 传输门逻辑一、填空1．写出传输门电路主要的三种类型和他们的缺点：（1） ，缺点： ；（2） ，缺点： ；（3） ，缺点： 。
2．传输门逻辑电路的振幅会由于 减小，信号的 也较复杂，在多段接续时，一般要插入 。
3. 一般的说，传输门逻辑电路适合 逻辑的电路。
比如常用的 和。
二、解答题1．分析下面传输门电路的逻辑功能，并说明方块标明的MOS 管的作用。
3/10A F2. 根据下面的电路回答问题：分析电路，说明电路的B区域完成的是什么功能，设计该部分电路是为了解决NMOS传输门电路的什么问题？3．假定反向器在理想的 V DD/2时转换, 忽略沟道长度调制和寄生效应，根据下面的传输门电路原理图回答问题。
（1）电路的功能是什么？（2）说明电路的静态功耗是否为零，并解释原因。
4. 分析比较下面2种电路结构，说明图1的工作原理，介绍它和图2所示电路的相同点和不同点。
图1 图 25．根据下面的电路回答问题。
已知电路B点的输入电压为2.5V，C点的输入电压为0V。
当A点的输入电压如图a时，画出X点和OUT点的波形，并以此说明NMOS和PMOS传输门的特点。
A点的输入波形6．写出逻辑表达式C=A B的真值表，并根据真值表画出基于传输门的电路原理图。
7. 相同的电路结构，输入信号不同时，构成不同的逻辑功能。
以下电路在不同的输入下可以完成不同的逻辑功能，写出它们的真值表，判断实现的逻辑功能。
图1 图28.分析下面的电路，根据真值表，判断电路实现的逻辑功能。
第8章动态逻辑电路一、填空1．对于一般的动态逻辑电路，逻辑部分由输出低电平的网组成，输出信号与电源之间插入了栅控制极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的。
2.对于一个级联的多米诺逻辑电路，在评估阶段：对PDN网只允许有跳变，对 PUN 网只允许有跳变，PDN与PDN相连或PUN与PUN相连时中间应接入。
二、解答题1. 分析电路，已知静态反向器的预充电时间，赋值时间和传输延迟都为 T/2。
说明当输入产生一个 0->1 转换时会发生什么问题? 当 1->0 转换时会如何? 如果这样，描述会发生什么并在电路的某处插入一个反向器修正这个问题。
2.从逻辑功能，电路规模，速度3方面分析下面2电路的相同点和不同点。
从而说明CMOS动态组合逻辑电路的特点。
图A 图B3.分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,说明其特点。
4. 分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,分析它的工作原理。
5.简述动态组合逻辑电路中存在的常见的三种问题，以及他们产生的原因和解决的方法。
6. 分析下列电路的工作原理，画出输出端OUT的波形。
7.结合下面电路，说明动态组合逻辑电路的工作原理。
第9章触发器1.用图说明如何给SR锁存器加时钟控制。
2.用图说明如何把SR锁存器连接成D锁存器，并且给出所画D锁存器的真值表3.画出用与非门表示的SR触发器的MOS管级电路图4.画出用或非门表示的SR触发器的MOS管级电路图5.仔细观察下面RS触发器的版图，判断它是或非门实现还是与非门实现6.仔细观察下面RS触发器的版图，判断它是或非门实现还是与非门实现7.下图给出的是一个最简单的动态锁存器，判断它是否有阈值损失现象，若有，说明阈值损失的种类，给出两种解决方案并且阐述两种方案的优缺点，若没有，写出真值表。
