(完整版)集成电路工艺原理期末试题

《集成电路测试》期末复习题库【附答案】《集成电路测试》期末复习题库【附答案】（试题按章节分类）【填空】1、切筋成型其实是两道⼯序：切筋和打弯，通常同时完成。

2、对SMT装配来讲，尤其是⾼引脚数⽬框架和微细间距框架器件，⼀个突出的问题是引脚的⾮共⾯性。

3、打码⽅法有多种，其中最常⽤的是印码：包括油墨印码(ink marking)和激光印码(Laser Marking)两种。

4、在完成打码⼯序后，所有器件都要100％进⾏测试。

这些测试包括⼀般的⽬检、⽼化试验和最终的产品测试。

5、对于连续⽣产流程，元件的包装形式应该⽅便拾取，且不需作调整就能够应⽤到⾃动贴⽚机上。

【选择】1、⽓密性封装是指完全能够防⽌污染物（液体或固体）的侵⼊和腐蚀的封装形式，通常⽤作芯⽚封装的材料中，能达到所谓⽓密性封装的只有：⾦属、陶瓷和玻璃2、⾦属封装现有的封装形式⼀般包括平台插⼊式⾦属封装、腔体插⼊式⾦属封装、扁平式⾦属封装和圆形⾦属封装等。

3、根据所使⽤材料的不同，元器件封装主要分为⾦属封装、陶瓷封装和塑料封装三种类型。

4、⾦属封装由于在最严酷的使⽤条件下具有杰出的可靠性⽽被⼴泛⽤于军事和民⽤领域。

【讨论】1、各向异性材料、各向同性材料的区别是什么？所有物理性质在不同⽅向是⼀样的是各向同性材料，⼤部分物理性质在不同⽅向是不⼀样的是各向异性材料。

2、除氧化铝外，其他陶瓷封装材料有哪些？氮化铝、碳化硅、氧化铍、玻璃陶瓷、钻⽯等材料。

【填空】6、⾦属与玻璃之间⼀般黏着性不佳。

7、控制玻璃在⾦属表⾯的湿润能⼒是形成稳定粘结最重要的技术。

8、玻璃密封材料的选择应与⾦属材料的种类配合。

9、酚醛树脂、硅胶等热硬化型塑胶为塑料封装最主要的材料。

【选择】5、塑料封装具有低成本、薄型化、⼯艺较为简单、适合⾃动化⽣产等优点。

6、玻璃密封的主要缺点是：强度低、脆性⾼。

7、通孔插装式安装器件⼜分为以下⼏种：（1）塑料双列直插式封装：（2）单列直插式封装（3）塑料针栅封装8、去溢料⽅法：机械喷沙、碱性电解法、化学浸泡+⾼压⽔喷法。

集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。

2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。

3、晶圆的英文是（），其常用的材料是（）和（）。

4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。

5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。

6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。

7、CZ直拉法的目的是（）。

8、影响CZ直拉法的两个主要参数是O和（）。

9、晶圆制备中的整型处理包括（）、（）和（）。

10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。

77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。

78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。

79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。

80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。

81、溅射是个化学过程，而非物理过程。

82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。

83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。

84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。

85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。

86、电机电流终点检测不适合用作层间介质的化学机械平坦化。

87、在CMP为零的转换器。

133、CD是指硅片上的最小特征尺寸。

134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。

简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。

136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。

137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。

（完整版）集成电路⼯艺原理期末试题电⼦科技⼤学成都学院⼆零⼀零⾄⼆零⼀⼀学年第⼆学期集成电路⼯艺原理课程考试题A卷（120分钟）⼀张A4纸开卷教师：邓⼩川1、名词解释：(7分)答：Moore law：芯⽚上所集成的晶体管的数⽬，每隔18个⽉翻⼀番。

特征尺⼨：集成电路中半导体器件能够加⼯的最⼩尺⼨。

Fabless：IC 设计公司，只设计不⽣产。

SOI：绝缘体上硅。

RTA：快速热退⽕。

微电⼦：微型电⼦电路。

IDM：集成器件制造商。

Chipless：既不⽣产也不设计芯⽚，设计IP内核，授权给半导体公司使⽤。

LOCOS：局部氧化⼯艺。

STI：浅槽隔离⼯艺。

2、现在国际上批量⽣产IC所⽤的最⼩线宽⼤致是多少，是何家企业⽣产？请举出三个以上在这种⼯艺中所采⽤的新技术（与亚微⽶⼯艺相⽐）？(7分) 答：国际上批量⽣产IC所⽤的最⼩线宽是Intel公司的32nm。

在这种⼯艺中所采⽤的新技术有：铜互联；Low-K材料；⾦属栅；High-K材料；应变硅技术。

3、集成电路制造⼯艺中，主要有哪两种隔离⼯艺？⽬前的主流深亚微⽶隔离⼯艺是哪种器件隔离⼯艺，为什么？(7分)答：集成电路制造⼯艺中，主要有局部氧化⼯艺－LOCOS；浅槽隔离技术－STI两种隔离⼯艺。

主流深亚微⽶隔离⼯艺是：STI。

STI与LOCOS⼯艺相⽐，具有以下优点：更有效的器件隔离；显著减⼩器件表⾯积；超强的闩锁保护能⼒；对沟道⽆侵蚀；与CMP兼容。

4、在集成电路制造⼯艺中，轻掺杂漏（LDD）注⼊⼯艺是如何减少结和沟道区间的电场，从⽽防⽌热载流⼦的产⽣？(7分)答：如果没有LDD形成，在晶体管正常⼯作时会在结和沟道区之间形成⾼电场，电⼦在从源区向漏区移动的过程中，将受此电场加速成⾼能电⼦，它碰撞产⽣电⼦空⽳对，热电⼦从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。

LDD注⼊在沟道边缘的界⾯区域产⽣复杂的横向和纵向杂质剖⾯。

LDD降低的杂质浓度减⼩了结和沟道区间的电场，把结中的最⼤电场位置与沟道中的最⼤电流路径分离，从⽽防⽌热载流⼦产⽣。

《集成电路工艺原理》课程考试试题- 学年第学期班级时量： 100分钟，总分 100 分，考试形式：开卷一、填空题（共12分，共6题，每题2分）1、集成度是指每个上的。

2、摩尔定律：IC 的集成度将翻一番。

年发明硅基集成电路。

3、在硅的热氧化中，有种氧化方式，氧化温度通常在以上。

4、不同晶向的硅片，它的化学、电学和机械性质，这会影响。

5、RIE的意思是，BPSG的意思是。

6、LOCOS的意思是，LDD的意思是。

二、简答题（共56分）1、影响二氧化硅热生长的因素有哪些？（8分）2、为什么要进行离子注入的退火？（8分）3、请简要回答光刻的8个基本步骤。

（8分）4、请回答刻蚀的概念及刻蚀的工艺目的。

（8分）5、请简要描述化学气相沉积CVD的概念，并写出LPCVD Si3N4的化学反应式及沉积温度（注：使用二氯二氢硅SiH2Cl2和氨气NH3沉积）。

（8分）6、请描述溅射过程（6个基本步骤）（8分）7、在“现代先进的0.18μm CMOS集成电路工艺技术”中，轻掺杂漏和侧墙的工艺目的是什么？画图示意轻掺杂漏、侧墙、源漏注入的形成。

（8分）三、计算题（共14分）1、已知某台分步重复光刻机的紫外光源的波长为365nm、其光学系统的数值孔径为0.71，试计算该设备光刻图像连续保持清晰的范围。

（7分）2、已知某台离子注入机的束斑为2.5cm2、束流为2.5mA、注入时间为1.6ms，试计算硼离子（B+）注入剂量。

（注：电子电荷q = 1.6×10-19库仑）（7分）四、画图题（共18分）在“早期基本的3.0μm CMOS集成电路工艺技术”中，有7大工艺步骤：1）双阱工艺；2）LOCOS隔离工艺；3）多晶硅栅结构工艺；4）源/漏（S/D）注入工艺；5）金属互连的形成；6）制作压点及合金；7）参数测试。

请写出其中的双阱工艺和LOCOS隔离工艺的具体工艺流程，并画出双阱工艺和LOCOS隔离工艺所对应的器件制作剖面图及其对应的版图（注意：版图要标出亮区或暗区；剖面图要标出各区名称）。

集成电路设计基础 2010-11年第第一学期试题1、填空题（20分）1、目前，国内已引进了12英寸0.09um芯片生产线，由此工艺线生产出来的集成电路特征尺寸是0.009um （大小），指的是右图中的 W （字母）。

2、CMOS工艺可分为 p阱、 n阱、双阱三种。

在CMOS工艺中，N阱里形成的晶体管是 p （PMOS，NMOS）。

3、通常情况下，在IC 中各晶体管之间是由场氧来隔离的；该区域的形成用到的制造工艺是氧化工艺。

4.集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指光刻，包括晶圆涂光刻胶、曝光、显影、烘干四个步骤；其中曝光方式包括①接触式、② 非接触式两种。

5、阈值电压V T是指将栅极下面的si表面从P型Si变成N型Si所必要的电压，根据阈值电压的不同，常把MOS期间分成耗尽型、增强型两种。

降低V T的措施包括：降低杂质浓度、增大Cox 两种。

二、名词解释（每词4分，共20分）①多项目晶圆（MPW）②摩尔定律③掩膜④光刻⑤外延三、说明（每题5分共10分）①　说明版图与电路图的关系。

②　说明设计规则与工艺制造的关系。

四、简答与分析题（10分）1、数字集成电路设计划分为三个综合阶段，高级综合,逻辑综合,物理综合；解释这三个综合阶段的任务是什么？2、分析MOSFET尺寸能够缩小的原因。

五、综合题（共4小题，40分）1、 在版图的几何设计规则中，主要包括各层的最小宽度、层与层之间的最小间距、各层之间的最小交叠。

把下图中描述的与多晶硅层描述的有关规则进行分类：（1）属于最小宽度是：（2）属于层与层之间的最小间距的是: （3）属于各层之间的最小交叠是：图12．请提取出下图所代表的电路原理图。

画出用MOSFET构成的电路。

图2 图3 图 43、图4是一个标准的CMOS反相器电路，V TN和V TP分别为NMOS、PMOS晶体管的阈值电压，讨论PMOS和NMOS晶体管导通和截至的条件。

第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。

3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。

7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。

8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。

第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。

2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。

3. 为什么基区薄层电阻需要修正。

4. 为什么新的工艺中要用铜布线取代铝布线。

5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。

第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。

一、名词解释（1）化学气相沉积：化学气体或蒸气和晶圆表面的固体产生反应，在表面上以薄膜形式产生固态的副产品，其它的副产品是挥发性的会从表面离开。

（2）物理气相沉积：“物理气相沉积” 通常指满意下面三个步骤的一类薄膜生长技术:a.所生长的材料以物理的方式由固体转化为气体;b.生长材料的蒸汽经过一个低压区域到达衬底;c.蒸汽在衬底表面上凝聚，形成薄膜(3)溅射镀膜：溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速，使其获得一定的动能后，轰击靶电极，将靶电极的原子溅射出来，沉积到衬底形成薄膜的方法。

(4)蒸发镀膜：加热蒸发源，使原子或分子从蒸发源表面逸出，形成蒸汽流并入射到硅片（衬底）表面，凝结形成固态薄膜。

(5)替位式扩散：占据晶格位置的外来原子称为替位杂质。

只有当替位杂质的近邻晶格上出现空位，替位杂质才能比较轻易地运动到近邻空位上(6)间隙式扩散：间隙式扩散指间隙式杂质从一个间隙位置运动到相邻的间隙位置。

(7)有限表面源扩散：扩散开始时，表面放入一定量的杂质源，而在以后的扩散过程中不再有杂质加入，此种扩散称为有限源扩散。

(8)恒定表面源扩散：在整个扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。

(9)横向扩散：由于光刻胶无法承受高温过程，扩散的掩膜都是二氧化硅或氮化硅。

当原子扩散进入硅片，它们向各个方向运动：向硅的内部，横向和重新离开硅片。

假如杂质原子沿硅片表面方向迁移，就发生了横向扩散。

(10)保形覆盖：保形覆盖是指无论衬底表面有什么样的倾斜图形在所有图形的上面都能沉积有相同厚度的薄膜。

二、简述题1、简述两步扩散的含义与目的。

答：为了同时满足对表面浓度、杂质总量以及结深等的要求，实际生产中常采用两步扩散工艺：第一步称为预扩散或预淀积，在较低的温度下，采用恒定表面源扩散方式在硅片表面扩散一层杂质原子，其分布为余误差涵数，目的在于控制扩散杂质总量；第二步称为主扩散或再分布，将表面已沉积杂质的硅片在较高温度下扩散，以控制扩散深度和表面浓度，主扩散的同时也往往进行氧化。

电子与通信技术：集成电路工艺原理考试试题（题库版）1、判断题对于大马士革工艺，重点是在于金属的刻蚀而不是介质的刻蚀。

正确答案：错2、判断题虽然直至今日我们仍普遍采用扩散区一词，但是硅片制造中已不再用杂质扩散来制作p（江南博哥）n结，取而代之的是离子注入。

正确答案：对3、判断题人员持续不断地进出净化间，是净化间沾污的最大来源。

正确答案：对4、问答题倒装焊芯片凸点的分类、结构特点及制作方法？正确答案：蒸镀焊料凸点：蒸镀焊料凸点有两种方法，一种是C4技术，整体形成焊料凸点；电镀焊料凸点：电镀焊料是一个成熟的工艺。

先整体形成UBM层并用作电镀的导电层，然后再用光刻胶保护不需要电镀的地方。

电镀形成了厚的凸点。

印刷焊料凸点：焊膏印刷凸点是一种广泛应用的凸点形成方法。

印刷凸点是采用模板直接将焊膏印在要形成凸点的焊盘上，然后经过回流而形成凸点钉头焊料凸点：这是一种使用标准的球形导线键合技术在芯片上形成的凸点方法。

可用Au丝线或者Pb基的丝线。

化学凸点：化学镀凸点是一种利用强还原剂在化学镀液中将需要镀的金属离子还原成该金属原子沉积在镀层表面形成凸点的方法。

5、问答题简要说明IC制造的平坦化工艺的作用是什么？主要有哪些方式？并解释各种方式的详细内容。

正确答案：在多层布线立体结构中，把成膜后的凸凹不平之处进行抛光研磨，使其局部或全局平坦化。

A.关于ECMP（电化学机械研磨方法），其工作步骤如下：首先，用电能使Cu氧化，再用络合剂使之生成Cu的络合物，最终研磨掉Cu络合物。

从对加工面进行研磨加工的原理观察，除了Cu的氧化方法之外，ECMP和CMP是同样的，而且加工面获得的平坦度性能也是同等水平。

但是，ECMP的必要条件是底座盘应具备导电性。

B.关于电解研磨ECP方法，利用电镀的逆反应。

从电场集中之处开始进行刻蚀，可获得平滑的研磨加工表面；但是，它能刻蚀平坦的区域只限于突起部分。

C.关于化学蚀刻CE构成的平坦化技术，它是把Si的精细加工等领域里使用的各向异性刻蚀用湿式刻蚀法实现的。

1) 举例回答集成电路主要集成了哪些器件?【5分】•2) 最少给出两个集成电路选用硅半导体的理由。

【5分】•3) 在清洗过程中用到的进入冲洗池的纯净水的电阻(率)在出水口处为多大时说明硅片已经被洗净? 【5分】•4) 常见的半导体的沾污有哪些种类?【5分】•5) 说明正光刻胶和负光刻胶在曝光过程中的变化和区别。

【5分】•6) 为什么要进行曝光前和曝光后烘焙、怎样提高光刻分辨率?【10分】•7) 请详细回答，硅片在大气中会自然氧化，从洗净工艺的角度，这属于一种沾污，采用什么工艺即可洗净这种沾污而又不损坏硅?【10分】•8) 在刻蚀工艺中，由于电极附近鞘层领域的存在，电极附近只有正电荷存在，请用泊松方程解释，在一个周期内电极附近的电场方向总是指向电极。

【10分】•9) 在电极形成工艺中,用到金属Ti,请详尽说明金属Ti的特性,以及金属Ti在集成电路电极结构中的作用! 【15分】•10) 以CMOS的nMOS形成工艺为例来说明，在离子注入工艺中用了多道该工艺步骤，这些步骤有什么目的或起到什么作用。

【15分】•11) 等离子体是现代集成电路工艺中不可或缺的加工手段和材料，根据你的理解和掌握，请就等离子体在集成电路工艺中有哪些应用进行详细的阐述。

【15分】1) 举例回答集成电路主要集成了哪些器件? 【5分】答：集成电路主要集成了晶体管、二极管、电阻和电容。

2) 最少给出两个集成电路选用硅半导体的理由。

【5分】答：（1）硅存量丰富，是地球上第二丰富的元素，占到地壳成分的25%，经合理加工，能够提纯到半导体制造所需的足够高的纯度而消耗更低的成本。

（2）硅熔点高，可以承受更加高温的工艺，相当于放宽了工艺要求。

（3）硅表面会自然生成氧化硅，它是一种高质量、稳定的电绝缘材料，而且能充当优质的化学阻挡层以保护硅不受外部玷污。

生长稳定的薄层氧化硅材料的能力是制造高性能金属 - 氧化物半导体（MOS）器件的根本。

3) 在清洗过程中用到的进入冲洗池的纯净水的电阻(率)在出水口处为多大时说明硅片已经被洗净?在清洗过程中纯净水的电阻率为18MΩ时说明硅片已经被洗净。

1、将硅单晶棒制成硅片的过程包括哪些工艺？答：滚圆，x射线定位，切片，倒角，研磨，清洗，化学腐蚀，热处理2、切片可决定晶片的哪四个参数/答：切片决定了硅片的四个重要参数：晶向、厚度、斜度、翘度和平行度。

3、硅单晶研磨清洗的重要性。

答：硅片清洗的重要性：硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键，形成表面附近的自由力场，极易吸附各种杂质，如颗粒、有机杂质、无机杂质、金属离子等，造成磨片后的硅片易发生变花发蓝发黑等现象，导致低击穿、管道击穿、光刻产生针孔，金属离子和原子易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率4、硅片表面吸附杂质的存在状态有哪些？清洗顺序？答：被吸附杂质的存在状态：分子型、离子型、原子型清洗顺序：去分子－去离子－去原子－去离子水冲洗－烘干、甩干5、硅片研磨及清洗后为什么要进行化学腐蚀，腐蚀的方法有哪些？答：工序目的：去除表面因加工应力而形成的损伤层及污染腐蚀方式：喷淋及浸泡6、什么是CMP工艺？有哪些控制参数？化学机械抛光过程是以化学反应为主的机械抛光过程1.抛光时间：影响磨掉材料的数量、平整性2.磨头压力（向下压力）：影响抛光速率、平坦化和非均匀性3.转盘速率；影响抛光速率、非均匀性4.磨头速度：影响非均匀性5.磨料化学成分；材料选择比（同时磨掉几种材料）、抛光速率6.磨料流速：影响抛光垫上的磨料数量和设备的润滑性能7.抛光垫修整：影响抛光速率、非均匀性、CMP工艺的稳定性8.硅片/磨料温度：影响抛光速率9.硅片背压：影响非均匀性（中央变慢）、碎片7、SiO2按结构特点分为哪些类型？热氧化生长的SiO2属于哪一类？答：二氧化硅按结构特点可将其分为结晶形跟非结晶形，热氧化生长的SiO2为非结晶态。

8、何谓桥键氧，非桥键氧？它们对SiO2密度有何影响？答：连接两个Si—O四面体的氧原子称桥联氧原子，只与一个四面体连接的氧原子称非桥联氧原子。

桥联的氧原子数目越多，网络结合越紧密，反之则越疏松9、二氧化硅的主要作用有哪些？1.在MOS电路中作为MOS器件的绝缘栅介质，器件的组成部分2.扩散时的掩蔽层，离子注入的阻挡层3.作为集成电路的隔离介质材料4.作为电容器的绝缘介质材料（二氧化硅击穿电压高，温度系数小）5.作为多层金属互连层之间的介质材料6.作为对器件和电路进行钝化的钝化层材料7.二氧化硅膜用于其他半导体器件：光探测器、光电池表面防反射层10、SiO2中杂质有哪些类型？作用有何不同？网络形成者：能代替Si-O四面体中心的Si、并能与氧形成网络的杂质。

电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。

2．（2分）摩尔定律是指 。

3.集成电路按工作原理来分可分为 、 、 。

4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。

5.（4分）MOSFET可以分为 、 、 、 四种基本类型。

6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。

7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。

8．（2分）CMOS 逻辑电路的功耗可以分为 和 。

9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。

DD 13210.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。

AB Y 1AB23二、画图题：（共12分）1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CD=+的电路图，要求使用的MOS管最少。

2.（6分）用动态电路级联实现逻辑功能Y ABC=,画出其相应的电路图。

三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。

4.简述动态电路的优点和存在的问题。

四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。

集成电路工艺原理（考试题目与答案_广工版）1、将硅单晶棒制成硅片的过程包括哪些工艺？答：包括：切断、滚磨、定晶向、切片、倒角、研磨、腐蚀、抛光、清洗、检验。

2、切片可决定晶片的哪四个参数/答：切片决定了硅片的四个重要参数：晶向、厚度、斜度、翘度和平行度。

3、硅单晶研磨清洗的重要性。

答：硅片清洗的重要性：硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键，形成表面附近的自由力场，极易吸附各种杂质，如颗粒、有机杂质、无机杂质、金属离子等，造成磨片后的硅片易发生变花发蓝发黑等现象，导致低击穿、管道击穿、光刻产生针孔，金属离子和原子易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率45、什么是低K材料？答：低K材料：介电常数比SiO2低的介质材料46、与Al 布线相比，Cu 布线有何优点？答：铜作为互连材料，其抗电迁移性能比铝好，电阻率低，可以减小引线的宽度和厚度，从而减小分布电容。

4、硅片表面吸附杂质的存在状态有哪些？清洗顺序？答：被吸附杂质的存在状态：分子型、离子型、原子型清洗顺序：去分子－去离子－去原子－去离子水冲洗－烘干、甩干5、硅片研磨及清洗后为什么要进行化学腐蚀，腐蚀的方法有哪些？答：工序目的：去除表面因加工应力而形成的损伤层及污染腐蚀方式：喷淋及浸泡6、CMP（CMP-chemical mechanical polishing）包括哪些过程？答：包括：边缘抛光：分散应力，减少微裂纹，降低位错排与滑移线，降低因碰撞而产生碎片的机会。

表面抛光：粗抛光，细抛光，精抛光7、SiO2按结构特点分为哪些类型？热氧化生长的SiO2属于哪一类？答：二氧化硅按结构特点可将其分为结晶形跟非结晶形，热氧化生长的SiO2为非结晶态。

8、何谓掺杂？答：在一种材料(基质)中，掺入少量其他元素或化合物，以使材料(基质)产生特定的电学、磁学和光学性能，从而具有实际应用价值或特定用途的过程称为掺杂。

9、何谓桥键氧，非桥键氧？它们对SiO2密度有何影响？答：连接两个Si—O四面体的氧原子称桥联氧原子，只与一个四面体连接的氧原子称非桥联氧原子。

第一章概述1、集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个内，执行特定电路或系统功能。

2、特征尺寸：集成电路中半导体器件能够加工的最小尺寸。

它是衡量集成电路设计和制造水平的重要尺度，越小，芯片的集成度越高，速度越快，性能越好3、摩尔定律：芯片上所集成的晶体管的数目，每隔18个月就翻一番。

4、High-K材料：高介电常数，取代SiO2作栅介质，降低漏电。

Low-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度5、功能多样化的“More Than Moore”：指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。

6、IC企业的分类：通用电路生产厂；集成器件制造；Foundry厂；Fabless：IC设计公司；第二章：硅和硅片的制备7、单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性能8、CZ法生长单晶硅：把熔化的半导体级硅液体变成有正确晶向，并且被掺杂成n或p型的固体硅锭；9、直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引入；其关键参数：拉伸速率和晶体旋转速度10、区熔法特点：纯度高，含氧低；晶圆直径小。

第三章集成电路制造工艺概况11、亚微米CMOS IC 制造厂典型的硅片流程模型第四章氧化12、热生长：在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 。

13、淀积：通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表面形成一层薄膜。

14、干氧：Si（固）＋O2（气）－> SiO2(固)：氧化速度慢，氧化层干燥、致密，均匀性、重复性好，与光刻胶的粘附性好.水汽氧化：Si （固）＋H2O （水汽）－>SiO2（固）+ H2 （气）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。

………密………封………线………以………内………答………题………无………效……电子科技大学2012 - 2013学年第二学期期末考试 B 卷课程名称：集成电路工艺考试形式：闭卷考试日期：2013年05月13日考试时长：120 分钟课程成绩构成：平时30 %，期中%，实验%，期末70 %本试卷试题由 4 部分构成，共 6 页。

一、填空题（共12分，共6题，每题2分）1、集成度是指每个上的。

2、摩尔定律：IC 的集成度将翻一番。

年发明硅基集成电路。

3、在硅的热氧化中，有种氧化方式，氧化温度通常在以上。

4、不同晶向的硅片，它的化学、电学和机械性质，这会影响。

5、RIE的意思是，BPSG的意思是。

6、LOCOS的意思是，LDD的意思是。

二、简答题（共56分）1、影响二氧化硅热生长的因素有哪些？（8分）………密………封………线………以………内………答………题………无………效……2、为什么要进行离子注入的退火？（8分）3、请简要回答光刻的8个基本步骤。

（8分）4、请回答刻蚀的概念及刻蚀的工艺目的。

（8分）………密………封………线………以………内………答………题………无………效……5、请简要描述化学气相沉积CVD的概念，并写出LPCVD Si3N4的化学反应式及沉积温度（注：使用二氯二氢硅SiH2Cl2和氨气NH3沉积）。

（8分）6、请描述溅射过程（6个基本步骤）（8分）7、在“现代先进的0.18μm CMOS集成电路工艺技术”中，轻掺杂漏和侧墙的工艺目的是什么？画图示意轻掺杂漏、侧墙、源漏注入的形成。

（8分）………密………封………线………以………内………答………题………无………效……三、计算题（共14分）1、已知某台分步重复光刻机的紫外光源的波长为365nm、其光学系统的数值孔径为0.71，试计算该设备光刻图像连续保持清晰的范围。

（7分）2、已知某台离子注入机的束斑为2.5cm2、束流为2.5mA、注入时间为1.6ms，试计算硼离子（B+）注入剂量。

电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川1、名词解释：(7分)答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。

特征尺寸：集成电路中半导体器件能够加工的最小尺寸。

Fabless：IC 设计公司，只设计不生产。

SOI：绝缘体上硅。

RTA：快速热退火。

微电子：微型电子电路。

IDM：集成器件制造商。

Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。

LOCOS：局部氧化工艺。

STI：浅槽隔离工艺。

2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。

在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。

3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分)答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。

主流深亚微米隔离工艺是：STI。

STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。

4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分)答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。

LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。

LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。

《模拟集成电路设计原理》期末考试一．填空题（每空1分，共14分)1、与其它类型的晶体管相比,MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_较低__的制造成本。

2、放大应用时，通常使MOS管工作在_ 饱和_区,电流受栅源过驱动电压控制,我们定义_跨导_来表示电压转换电流的能力。

3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。

4、源跟随器主要应用是起到___电压缓冲器___的作用。

5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高,因此可以做成___恒定电流源_.6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输出的改变。

7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。

8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。

9、与差动对结合使用的有源电流镜结构如下图所示,电路的输入电容C in为__ C F（1－A）__。

10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。

二．名词解释（每题3分，共15分)1、阱解:在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上,其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。

2、亚阈值导电效应解:实际上，V GS =V TH 时，一个“弱”的反型层仍然存在,并有一些源漏电流，甚至当V GS <V TH 时,I D 也并非是无限小，而是与V GS 呈指数关系,这种效应叫亚阈值导电效应。

3、沟道长度调制解：当栅与漏之间的电压增大时,实际的反型沟道长度逐渐减小，也就是说,L 实际上是V DS 的函数，这种效应称为沟道长度调制。

4、等效跨导Gm解:对于某种具体的电路结构，定义inDV I ∂∂为电路的等效跨导，来表示输入电压转换成输出电流的能力 5、米勒定理解:如果将图（a ）的电路转换成图（b ）的电路，则Z 1=Z/(1-A V )，Z 2=Z/（1—A V -1），其中A V =V Y /V X .这种现象可总结为米勒定理。