2DPSK调制器(课程设计)(可打印修改)

  • 格式:pdf
  • 大小:205.38 KB
  • 文档页数:13

下载文档原格式

  / 13
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

2DPSK调制器

文章作者:汪兴华日期:2004-01-08

1.1中文摘要和关键字

本次课程设计实现载波的2DPSK调制输出。晶振电路产生10MHz 正弦波,经过74LS190的10分频,一路通过74LS74D1触发器产生触发器输出Q端产生正相的载波,另外一端产生反相载波,实现载波的两路输出。经过74LS153数据选择器,m序列对载波进行相位选择,形成BPSK的调制。要实现2DPSK调制需要在74LS164的输出端再加74LS74的D2触发器,使绝对码输入成为相对码输出,成DPSK调制输出。其间电路用到74LS04反相器,74LS86进行m序列产生的模2的反馈。

关键字:m序列,BPSK,2DPSK

1.2 英文摘要和关键字

Abstract: Research on 2DPSK modulate is an important aspect of research,the 2DPSK have more superiority,compared with other Signal modulate . The paper shows how the 2DPSK signal produce. In this class design we will use CMOS chip 74LS153, 74LS04 and so on.

Keyword s: m sequence,BPSK,2DPSK

第二章前言

2.1 m序列

m序列:

m序列是最长线性反馈移存器序列的简称,是由带线性反馈的移存

器产生的周期最长的一种序列。具有较强的抗干扰能力和较低的截

获概率,而且长的m序列更容易在一定的强噪声中被提取,这样就

能够充分保证数据的正常通信。

通常产生伪随机序列的电路为反馈移存器.一般说来,一个n级反馈

移位寄存器可能产生的最大周期等于(2n-1).现在我们引入M序列

的本原多项式的概念。若一个n次多项式f(x)满足以下条件(1)f(x)为既约的(2)f(x)可整除(x m+1),m=2n-1(3)f(x)除不尽(x q+1),

q

m序列通过线形反馈移位寄存器产生如图:

(图1-2)

设n级移位寄存器的初始状态:a-1,a-2,a-3,a-4,…a-n经过一次移位后,状态变为a0,a1,…a-n+1,经过n次移位以后状态变为a-n-1,a-n-

…a1,a0。

2,

本次课程设计产生周期为31的M序列根据周期P<=2n-1可以得之n=5,取x5+x2+1为本源多项式。

2.2 BPSK

BPSK二进制移相键控,BPSK的信号形式一般表示为:

即发送0时取0相位,发送1时取Π相位。

(图1-2)

2.3 DPSK

DPSK二进制差分移位键控

是利用前后码元的相对载波相位值去表示数字信息的一种方式。

2DPSK波形的同一相位并不对应相同的数字信息符号,而前后码元相对相位的差才唯一决定信息符号。

(图1-3)

假设相位偏移用Φ来表示并设Φ=П→数字信息“1”Φ=0→表示数字信息“0”则数字序列与2DPSK信号的码元相位关系可举例表示如下:

数字信息:0 0 1 1 1 0 0 1 0 1

2DPSK信号相位:0 0 0 П 0 ППП 0 0 П

或者表示为ППП 0 П 0 0 0 ПП 0

2DPSK二进制差分移位键控首先一定要规定参考相位或基准相位. DPSK二进制差分移位键控调制以及差分码的产生如下:

(图1-4)

第三章原理

3.1M序列的产生

通过上述知识的回顾与研究我们根据本次课程设计的要求进行电路设计,经过分析本次课程设计,我们可以将本次调制器分为三个功能部分进行功能的实现。依次分为(1)M序列发生器(2)BPSK的实现(3)DPSK的实现。下面将结合本次课程设计分三步进行原理分析,并附上电路图

(1)M序列发生器:这是本次课程设计的重点也是难点。主要利用的集成芯片为74LS164移位寄存器,74LS04反相器,74LS86异或,74LS30与非门。利用晶振产生10MHz的载波,接移位寄存器

74LS164的CP端使74LS164在时钟脉冲的作用下正常的工作依次实现2脚-3脚-4脚-5脚-6脚-10脚的移位,为实现M序列的产生。应该避免全0状态的产生所以数据输入的1脚和2脚应该能自动状态的跳转,避开全0状态。

本次设计产生周期31的M序列根据周期P<=2n-1可以得之n=5,取x5+x2+1

始状态: 10 0 0 0

0 1 0 0 0

1 0 1 0 0

0 1 0 1 0

1 0 1 0 1

1 1 0 1 0

1 1 1 0 1

0 1 1 1 0

1 0 1 1 1

1 1 0 1 1 0 1 1 0 1

0 0 1 1 0 0 0 0 1 1

1 0 0 0 1 1 1 0 0 0

1 1 1 0 0 1 1 1 1 0

1 1 1 1 1 0 1 1 1 1

0 0 1 1 1 1 0 0 1 1

1 1 0 0 1 0 1 1 0 0

1 0 1 1 0 0 1 0 1 1

0 0 1 0 1 1 0 0 1 0

0 1 0 0 1 0 0 1 0 0

0 0 0 1 0 0 0 0 0 1

M序列的产生

由上可见经过循环以后码序列的状态返回1 0 0 0 0 3.2M序列电路

载波电路和M序列产生电路