下载文档原格式
EDA--调频信号发生器湖南人文科技学院课程设计报告课程名称：VHDL语言与EDA课程设计设计题目：调频信号发生器系别：信息学院专业：电子信息工程班级：一班学生姓名: 姚靖瑜何渡余建佳学号: 13409112 13409115 13409120 起止日期: 2016年6月16日指导教师:姚毅教研室主任：指导教师评语：指导教师签名：年月日成绩评定项目权重成绩1、设计过程中出勤、学习态度等方面2、课程设计质量与答辩3、设计报告书写及图纸规范程度总成绩教研室审核意见：教研室主任签字：年月日教学系审核意见：主任签字：年月日摘要本文介绍一种利用EDA技术和VHDL语言，在QuartusⅡ环境下，设计的一种调频信号发生器。
EDA 技术是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关开发软件,自动完成用软件的方式设计的电子系统到硬件系统实现,最终形成集成电子系统或专用集成芯片的一门新技术。
介绍一种基于DDS 原理,并采用FPGA 芯片和VHDL 开发语言设计的任意函数调频的任意波形信号发生器,给出了设计方案和在GW48 CK型EDA 集成电路开发系统上实现的实验结果。
关键词:调频；信号发生器；DDS；FPGA；VHDL；QuartusⅡ目录设计要求 (1)1、方案论证与对比 (1)1.1方案对比 (1)1.2方案选择 (2)2、工作原理及过程 (2)2.1DDS的基本原理 (2)2.2基本流程图 (3)3、模块设计 (3)3.1MATLAB设计 (3)3.1.1 顶层原理图设计 (3)3.1.2 Smulink模型仿真 (4)3.1.3 Signalcompiler的使用 (4)3.2Q UARTUS II设计 (6)3.2.1 顶层原理图模块 (6)3.2.2 高速A/D转换器TLC5510 (6)3.2.3 调试与操作说明 (7)3.2.4 顶层文件设计 (8)4、问题分析 (9)5、心得体会 (9)6、元件清单 (10)7、致谢 (10)参考文献.................................................................................................. 错误！未定义书签。
基于EDA技术的数字调频发射机的设计与实现基于EDA技术的数字调频发射机的设计与实现摘要：随着软件无线电技术和微电子技术的飞速发展，通信领域已进入了数字化时代，数字调制式发射机突破了传统的发射机的不足，成为今后发射机的发展主流。
本文结合遥测系统的性能需要，基于EDA技术，对数字式调频发射机进行了详细的研究与设计。
关键词：遥测数字调制发射机FPGADDSFIR中图分类号：S611 文献标识码：A 文章编号：遥测即远距离数据侦测，它在科研和军事方面都有着重要应用。
遥测系统中，发射机是无线传输信道的重要组成部分，它的性能好坏直接影响遥测数据的传输精度和传送距离。
一、遥测发射机的特点遥测发射机相对于普通发射机在性能上具有以下特殊性：（1）要有较高的灵敏度；（2）输入信号频率范围较大，能够适应多种信息调制；（3）载波的中心频率可调；（4）需要具有较大的频偏，且频偏可调；（5）调制方式可重组；（6）具有与微机接口，使发射机具有软件可编程性。
二、软件无线电简介软件无线电技术是基于开放式的通用的无线电智能通信平台，通过安装不同的软件来完成各种通信功能，系统的升级可以通过软件升级来实现。
本次设计是基于软件无线电的思想实现的。
软件无线电技术中，各种调制信号是以一个通用的数字信号处理平台为支撑，利用各种软件工具来产生的。
它可以通过更新调制模块的软件来适应发展的调制体制，具有很大的开放性和灵活性。
理论上，各种通信信号都能通过正交调制来实现，如图1所示。
图1 正交调制的实现框图三、数字调频发射机设计与实现本次设计的数字调频发射机的系统原理框图如图2所示：图2 数字调频发射机原理框图DDS用来产生频偏可调、分辨率较高的频率时变信号，也就是产生低频信号同时实现基带信号的调频；利用锁相环PLL技术可以合成高精度、高稳定度的频率信号，在此次设计中PLL用于合成中心频率可调的高频载波信号；单边带调制器SSB可以进行I、Q两路信号的正交处理，实现了低频的基带信号向高频载波的搬移，搬移后携带着信息的高频载波经功率放大器放大输出。
湖南人文科技学院课程设计报告课程名称：VHDL语言与EDA课程设计设计题目：调频信号发生器系别：信息学院专业：电子信息工程班级：一班学生姓名: 姚靖瑜何渡余建佳学号: 13409112 13409115 13409120 起止日期: 2016年6月16日指导教师:姚毅教研室主任：指导教师评语：指导教师签名：年月日成绩评定项目权重成绩1、设计过程中出勤、学习态度等方面2、课程设计质量与答辩3、设计报告书写及图纸规范程度总成绩教研室审核意见：教研室主任签字：年月日教学系审核意见：主任签字：年月日摘要本文介绍一种利用EDA技术和VHDL语言，在QuartusⅡ环境下，设计的一种调频信号发生器。
EDA 技术是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关开发软件,自动完成用软件的方式设计的电子系统到硬件系统实现,最终形成集成电子系统或专用集成芯片的一门新技术。
介绍一种基于DDS 原理,并采用FPGA 芯片和VHDL 开发语言设计的任意函数调频的任意波形信号发生器,给出了设计方案和在GW48 CK型EDA 集成电路开发系统上实现的实验结果。
关键词:调频；信号发生器；DDS；FPGA；VHDL；QuartusⅡ目录设计要求 (1)1、方案论证与对比 (1)1.1方案对比 (1)1.2方案选择 (2)2、工作原理及过程 (2)2.1DDS的基本原理 (2)2.2基本流程图 (3)3、模块设计 (3)3.1MATLAB设计 (3)3.1.1 顶层原理图设计 (3)3.1.2 Smulink模型仿真 (4)3.1.3 Signalcompiler的使用 (4)3.2Q UARTUS II设计 (6)3.2.1 顶层原理图模块 (6)3.2.2 高速A/D转换器TLC5510 (6)3.2.3 调试与操作说明 (7)3.2.4 顶层文件设计 (8)4、问题分析 (9)5、心得体会 (9)6、元件清单 (10)7、致谢 (10)参考文献 .................................................................................................. 错误！未定义书签。
基于EDA技术的调频信号发生器的设计
李逢玲;郑飞
【期刊名称】《现代电子技术》
【年(卷),期】2006(29)8
【摘要】EDA技术是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关开发软件,自动完成用软件的方式设计的电子系统到硬件系统实现,最终形成集成电子系统或专用集成芯片的一门新技术.介绍一种基于DDS原理,并采用FPGA芯片和VHDL开发语言设计的任意函数调频的任意波形信号发生器,给出了设计方案和在GW48_CK型EDA集成电路开发系统上实现的实验结果.
【总页数】3页(P10-12)
【作者】李逢玲;郑飞
【作者单位】佛山科学技术学院,广东,佛山,528000;佛山职业技术学院,广东,佛山,528000
【正文语种】中文
【中图分类】TN911.7
【相关文献】
1.基于EDA技术的函数信号发生器设计 [J], 陈祖武
2.基于EDA技术的数字波形信号发生器的设计 [J], 兰如波;罗黎;雷艳
3.基于EDA技术的正弦信号发生器设计 [J], 高锐
4.基于EDA仿真技术的函数信号发生器的设计 [J], 张秀艳;李雪冰
5.基于EDA技术的数字式信号发生器的设计 [J], 王武乔
因版权原因，仅展示原文概要，查看原文内容请购买。
基于EDA技术的数字频率计的设计0 引言EDA 技术是以大规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的设计，最终形成集成电子系统或专用集成芯片的一门新技术。
其设计的灵活性使得EDA 技术得以快速发展和广泛应用。
本文以Max+PlusⅡ软件为设计平台，采用VHDL 语言实现数字频率计的整体设计。
1 工作原理众所周知，频率信号易于传输，抗干扰性强，可以获得较好的测量精度。
因此，频率检测是电子测量领域最基本的测量之一。
频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。
通常情况下计算每秒内待测信号的脉冲个数，即闸门时间为1 s。
闸门时间可以根据需要取值，大于或小于1 s 都可以。
闸门时间越长，得到的频率值就越准确，但闸门时间越长，则每测一次频率的间隔就越长。
闸门时间越短，测得的频率值刷新就越快，但测得的频率精度就受影响。
一般取1 s 作为闸门时间。
数字频率计的关键组成部分包括测频控制信号发生器、计数器、锁存器、译码驱动电路和显示电路，其原理框图如图1 所示。
2 设计分析2．1 测频控制信号发生器测频控制信号发生器产生测量频率的控制时序，是设计频率计的关键。
这里控制信号CLK 取为1 Hz，2 分频后就是一个脉宽为1 s 的时钟信号FZXH，用来作为计数闸门信号。
当FZXH 为高电平时开始计数；在FZXH 的下降沿，产生一个锁存信号SCXH，锁存数据后，还要在下次FZXH 上升沿到来之前产生清零信号CLEAR，为下次计数做准备，CLEAR 信号是上升沿有效。
2．2 计数器计数器以待测信号FZXH 作为时钟，在清零信号CLEAR 到来时，异步清零；FZXH 为高电平时开始计数。
本文设计的计数器计数最大值是99 999 999。
2．3 锁存器当锁存信号SCXH 上升沿到来时，将计数器的计数值锁存，这样可由外部的七段译码器译码并在数码管上显示。
浅析FPGA数字调频发射机的原理与设计摘要：FPGA数字调频发射机是一种利用FPGA芯片实现数字信号的调制与发射的设备。
本论文通过对数字调制原理、FPGA芯片结构、FPGA数字调频发射机的设计与实现等方面的研究，详细阐述了FPGA数字调频发射机的原理及其设计。
结论表明，FPGA数字调频发射机具有灵活性强、处理速度快、易于改进与升级等优点，是一种具有广泛应用前景的新型数字调频发射设备。
关键词：FPGA；数字调制；数字调频发射机；频率合成器；功率放大器正文：一、引言随着数字通信技术的不断发展，数字调频发射机已经成为现代通信系统中最广泛使用的发射设备之一。
FPGA数字调频发射机是一种基于FPGA芯片实现数字信号的调制与发射的设备，具有灵活性强、处理速度快、易于改进与升级等优点，被广泛应用于军事通信、民用通信、航空航天、测控等领域。
二、数字调制原理数字调制是采用数字信号对模拟信号进行调制的一种技术。
其基本原理是将模拟信号进行采样和量化，并将量化值转换成二进制编码。
之后通过数字信号处理技术将数据编码转换成频率、相位、振幅等参数，从而实现数字信号的调制。
三、FPGA芯片结构FPGA芯片是一种可编程逻辑器件，其结构包括可编程逻辑单元、可编程开关矩阵、全局互连网络、时钟管理器等组成部分。
其主要作用是实现用户对数字逻辑电路的灵活设计和快速实现。
四、FPGA数字调频发射机的设计与实现FPGA数字调频发射机的设计包括数字调制部分、频率合成器部分、功率放大器部分等。
其中，数字调制部分主要实现数字信号的调制，频率合成器部分实现基于DDS的数字频率合成，功率放大器部分实现数字信号的放大。
通过对每个部分进行详细的设计和调试，将其整合为一个完整的数字调频发射机。
五、结论本论文详细阐述了FPGA数字调频发射机的原理及其设计。
通过对数字调制原理、FPGA芯片结构、FPGA数字调频发射机的设计与实现等方面的研究，表明FPGA数字调频发射机具有灵活性强、处理速度快、易于改进与升级等优点，是一种具有广泛应用前景的新型数字调频发射设备。
基于EDA技术的多功能信号发生器的设计摘要在现代电子技术的研究及应用领域中，常常需要高精度且频率可调的信号源。
随着通信技术的发展，频道的分布日趋密集，高精度、高稳定度的通信频率就显得更加重要。
本课题的研究EDA频率可调数字信号发生器的设计方案和具体实现。
按照EDA开发流程，采用VHDL语言对FPGA进行编程来实现DDS功能。
详细介绍了信号发生器得发展，数字波形的基本原理和波形发生器的设计过程。
用VHDL语言编写了波形发生器的代码，进行了时序仿真，各模块都在逻辑综合工具QuartusⅡ下进行了综合，完全符合设计要求，并编程下载到EPF10KLC84-4，经D/A转换器将波形数据转换成模拟数据，再通过低通滤波器输出。
并且可以通过控制实验箱上的四个按键,能在示波器上观察到频率可调的正弦波、三角波、方波和锯齿波，频率范围是10HZ～250KHZ。
关键词：EDA；FPGA；D/A转换器；信号发生器；频率可调IIA Study of Multi-Functional Signal GeneratorBased on EDAIIIIAbstractIn the study and applied field of modern electric technology, highprecise and changeable signal source is needed. With communication technology developing and the distribution of channel tending dense, high precise and high stable communication frequency appears to be more and more important.This subject is to study design scheme and implementation of EDA changeable signal digital signal generator. According to EDA developing process, FPGA is programmed in VHDL language to achieve DDS function. This paper in detail introduces the development of signal generator, the basic principle of digital waveform and the design process of waveform generator. The code of waveform generator programmed in VHDL language will be simulated by time sequence. If each module synthesized by logically combined tool－QuartusⅡcorresponds completely to the design demand, they will be programmed and loaded down to EPF10KLC84-4. Waveform data will be shifted to analog data through D/A converter, then will be outputthrough low pass filter. Meantime, by controlling the four keys on the IIIIIIexperiment case, changeable signal sinusoid wave, triangular wave, square wave and sawtooth wave can be seen on the oscillogragh, whose frequency scope is 10HZ~250HZ.Keywords：EDA；FPGA；D/A converter；signal generator；changeable signalIVIV目录摘要 (I)Abstract .................................................................................................................. I I第1章引言 (7)1.1 概述（小三号、黑体，段前6磅、段后6磅） (7)1.2 信号发生器的国内外发展状况 (7)1.3 信号发生器的分类 (7)1.4 各类信号发生器特点 (8)1.4.1 传统信号发生器的设计原理 (8)1.4.2 数模转换型信号发生器 (8)1.5 本文的主要研究内容 (9)第2章 EDA简介与FPGA基础 (10)2.1 EDA简介 (10)2.1.1 EDA技术 (10)2.1.2 从传统的电子电路设计方法到EDA技术 (10)2.2 FPGA可编程逻辑器件原理与结构 (12)2.3 FPGA开发过程 (13)2.4 硬件描述语言VHDL (17)2.4.1 概述 (17)2.4.2 VHDL语言的特点 (17)2.4.3 VHDL的基本结构 (18)第3章多功能信号发生器的整体方案 (20)3.1概述 (20)3.2数字信号发生器的方案综述 (20)3.1.1 直接数字法 (20)3.1.2 基于相位累加器的直接数字合成法的工作原理 (21)3.2 数字波形生成的基础知识 (21)3.2.1存储器与波形数据 (21)3.2.1 波形发生器的系统组成 (22)3.2.2 多功能信号发生器的总体系统方框图 (23)第4章QuartusⅡ的基本使用 (24)4.1概述 (24)VV4.2 QuartusⅡ在Windows XP上的安装设置 (24)第5章频率可调的多功能信号发生器 (26)5.1各种波形产生模块 (26)5.1.1正弦波产生的原理 (26)5.1.2波形数据产生器实现程序 (27)5.2数据选择器模块 (29)4.1 5.3 D/A转换模块 (29)5.4仿真波形 (30)结论 (33)致谢 (34)附录 (36)VIVI第1章引言1.1概述（小三号、黑体，段前6磅、段后6磅）信号发生器是一种常用的信号源，广泛应用于电子电路、自动控制和科学试验等领域。
南京理工大学毕业设计说明书(论文)作者: 学号：教学点:专业:题目:指导者：(姓名) (专业技术职务)评阅者：(姓名) (专业技术职务)2015年 5 月南京理工大学毕业设计（论文）评语学生姓名：班级、学号：题目：调频发射机的设计与实现综合成绩：毕业设计（论文）评语目次1绪论 (1)2 调频发射机的技术原理及要求 (2)2.1调频发射机的工作原理和技术特点 (2)2.2 调频发射机的分类 (2)2.3半数字调频发射机的技术优势 (3)2.4 设计方案 (3)2.4.1 调频发射模块设计方案的选择 (3)2.4.2 MCU控制电路设计方案的选择 (6)2.5 技术功能实现要求 (7)2.6 调频发射机的主要技术参数指标 (7)3 调频发射机的硬件实现 (8)3.1 调频发射机的硬件系统总体框图 (8)3.2 STC89C51RC的技术特点与功能 (8)3.2.1 STC89C51的主要技术特点 (8)3.2.2 STC89C51引脚说明 (9)3.2.3 STC89C51单片机主要功能 (10)3.3 调频发射机单片机控制电路 (11)3.4 BH1415F的功能与技术特点 (11)3.4.1 BH1415F的主要优点 (12)3.4.2 BH1415F引脚功能说明 (12)3.5 BH1415F主要功能电路 (13)3.5.1 限幅电路 (13)3.5.2 预加重电路 (14)3.5.3 立体声调频电路 (15)3.5.4 低通滤波电路 (15)3.5.5 BH1415锁相环电路 (16)3.6 BH1415F的调频发射电路 (17)4 其他硬件单元设计 (19)4.1 电源电路单元 (19)4.2 功率放大发射电路单元 (20)4.2.1无线传播半径参照表 (21)4.2.2 天线阻抗匹配 (21)4.3 信号输入电路单元 (22)4.3.1 音频信号输入电路 (22)4.3.2 麦克风信号输入电路 (22)4.4 数码管的显示电路单元 (23)5 技术软件实现 (25)5.1 BH1415F频率控制方法 (25)5.2 主程序流程图 (26)5.3 动态扫描显示子程序 (27)5.4 BH1415写频率数据子程序 (28)5.5 频率数据存储子程序 (30)6 调频发射机调试 (31)6.1 本课题设计的调频发射机 (31)6.2 发射机硬件调试 (31)6.3发射机软件程序调试 (32)结论 (34)致谢 (35)参考文献 (36)附录一 BH1415F技术指标 (36)附录二单片机控制电路图 (39)附录三 BH1415发射模块电路 (40)附录四源代码 (41)1 绪论发射机是无线通信系统中核心的设备。
基于EDA技术的数字调频发射机的设计与实现
摘要：随着软件无线电技术和微电子技术的飞速发展，通信领域已进入了数字化时代，数字调制式发射机突破了传统的发射机的不足，成为今后发射机的发展主流。
本文结合遥测系统的性能需要，基于eda技术，对数字式调频发射机进行了详细的研究与设计。
关键词：遥测数字调制发射机fpgaddsfir
中图分类号：s611 文献标识码：a 文章编号：
遥测即远距离数据侦测，它在科研和军事方面都有着重要应用。
遥测系统中，发射机是无线传输信道的重要组成部分，它的性能好坏直接影响遥测数据的传输精度和传送距离。
一、遥测发射机的特点
遥测发射机相对于普通发射机在性能上具有以下特殊性：（1）要有较高的灵敏度；（2）输入信号频率范围较大，能够适应多种信息调制；（3）载波的中心频率可调；（4）需要具有较大的频偏，且频偏可调；（5）调制方式可重组；（6）具有与微机接口，使发射机具有软件可编程性。
二、软件无线电简介
软件无线电技术是基于开放式的通用的无线电智能通信平台，通过安装不同的软件来完成各种通信功能，系统的升级可以通过软件升级来实现。
本次设计是基于软件无线电的思想实现的。
软件无线电技术中，各种调制信号是以一个通用的数字信号处理平台为支撑，利用各种软件工具来产生的。
它可以通过更新调制模
块的软件来适应发展的调制体制，具有很大的开放性和灵活性。
理论上，各种通信信号都能通过正交调制来实现，如图1所示。
图1 正交调制的实现框图
三、数字调频发射机设计与实现
本次设计的数字调频发射机的系统原理框图如图2所示：
图2 数字调频发射机原理框图
dds用来产生频偏可调、分辨率较高的频率时变信号，也就是产生低频信号同时实现基带信号的调频；利用锁相环pll技术可以合成高精度、高稳定度的频率信号，在此次设计中pll用于合成中心频率可调的高频载波信号；单边带调制器ssb可以进行i、q两路信号的正交处理，实现了低频的基带信号向高频载波的搬移，搬移后携带着信息的高频载波经功率放大器放大输出。
此次设计的控制电路如图3所示。
图3 控制电路结构图
整个系统硬件电路以altera公司生产的fpga为核心，外围分别接有ad转换器、da转换器、锁相环频率合成电路pll、i/q两路ssb调制器和时钟信号源组成。
此外还有相应的fpga和这些外围芯片的接口电路等。
本系统控制电路需完成以下功能：1) 为
a/d,d/a,pll,ssb提供既定频率的时钟信号。
2) 完成对
pll,a/d,d/a的控制。
3) 将dds输出信号进行后期处理，并输出到
d/a。
1时钟信号产生
此次设计系统采用一个80mhz的晶振作为fpga的参考时钟，然后通过晶振接入fpga进行十分频作为锁相环环路的参考时钟
（8mhz），同时经过八分频后作为ad转换器和da转换器的工作时钟（10mhz）。
这里采用一个晶振作为总的时钟源，各部分电路由晶振所产生振荡信号的分频提供的方法适合于电路简单，器件物理距离较近的情况。
2dds模块实现
本次设计采用直接频率合成(dds)产生基带信号。
可编程逻辑器件以其速度高、规模大、可编程,以及有强大eda软件工具支持等特性,十分适合实现dds技术。
利用fpga可以根据需要方便地实现各种调幅、调相和调频功能的dds，具有良好的实用性和灵活性。
就其合成信号质量而言，我们采用滤波器滤波、利用信号的对称性扩大rom的存储容量等办法，其精度误差能够控制在参数要求的允许范围之内。
本次设计，我们采用基于fpga的自行设计的dds系统。
3 fir滤波器实现
本设计我们通过ip核来实现fir滤波器。
altera 提供的fir compiler是一个结合altera的fpga器件的fir filter filter core，dsp builder与fir compiler可以紧密结合起来，dsp builder 提供了一个fir core的应用环境和仿真验证环境。
我们可以在
simulink环境中新建一个模型，放置signalcompiler模块和fir 模块。
fir在altera dsp builder-megacore
function-fir_compiler中。
然后我们再进行fir滤波器核的设置。
最后把以上生成的模块连接，完成数字调频滤波器硬件fpga控制电路总图如图4。
图4 数字调频滤波器硬件fpga控制电路总图
4pll电路实现
数字调制发射机中，锁相环用来产生高稳定度、高精度的载波信号。
锁相环路由双模分频器mc12034、锁相环频率合成芯片mc145152,压控振荡器he725、放大器op27a四部分组成。
双模分频器mc12034使用64/65分频比，所以芯片的管脚sw悬空，仅由管脚mc来控制分频器的分频比。
频率合成芯片mc145152内部是一个6位的计数器a、一个10位的计数器n，根据合成频率来设定这两个计数器计数初值，3位的内部分频比控制端ra2,ra1,ra0确定8种内部分频比。
遥测发射机要求载波信号的中心频率为2231.5mhz，所以锁相环路的总的分频比为：根据双模分频器的的分频比公式m=pn+a(其中p=64)得到：17852=64n+a，最后得到n=278=010*******b，a=60=111100b。
把计算的初值通过fpga写入mc145152芯片内，经锁相环频率合成后得到中心频率为2231.5mhz的高频载波信号。
op27a是低噪、高精度、高速度的放大器，用来将鉴相器输出的
小电压信号放大后送入压控振荡器vco中，用来控制输出频率的变化。
he725是双输出、双电压控制端的压控振荡器。
频率范围是
250-300000mhz，粗调带宽范围是20%-50%，细调带宽范围是1%- 5%；主路输出即为频率为2231.5mhz的高频载波，送入i/o调制器的本振源输入端；副路输出送入双模分频器的参考频率输入端，锁相环电路实现原理图如图5所示：
图5 锁相环原理图
5 单边带调制电路ssb实现
幅度调制用ad公司的i/o调制器ad8346芯片实现，它是一款高性能的正交调制器、调制载波的频率范围为0.8ghz~2.5ghz，可调制的基带信号带宽为直流到70mhz。
当给dds输入一个常量时，dds合成频率单一的波形，合成的信号送入i/o调制器，实现了正弦信号的幅度调制，其中包括载波和携带信息的上边带和下边带。
当任意波形的调制信号输入dds实现基带调频后，再经过i/o调制器实现信号频谱搬移后输出。
将上述设计的内容按照控制系统总图连接，完成本次设计。
三、总结
软件无线电已成为当前新一代无线通信的关键技术之一。
基于软件无线电的数字调制发射机采用可编程逻辑器件fpga可以通过修改软件方便实现重组调制，进而实现各种调制方式。
这种方式下的发射机调制频率可以通过软件参数根据需要而改变，频偏可调整，
充分而合理的利用了珍贵的频率资源，同时在实际应用中还具有可以与采编器合并，扩展性强。
设计中采用altera公司的flex系列的fpga芯片为硬件载体进行本次设计的。
根据遥测系统的特点，进行了各部分电路模块的设计。
此设计在quartus软件上进行设计仿真，并利用示波器观察波形，验证了本次设计方案的可行性。
本次设计虽然有一些进展，但对本设计的研究仍然有很多地方需要进一步完善，尤其关于针对性能指标的计算与设计等，以便使遥测发射机精度更高，性能更好。
作者简介：赵航（1977-），女，吉林长春人，吉林工程技术师范学院教师，讲师，硕士，主要从事电子技术、eda的教学研究。
