74HC595芯片中文资料

8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。

三态。

特点8位串行输入，8位串行或并行输出，存储状态寄存器，三种状态输出寄存器可以直接清除100MHz的移位频率输出能力，并行输出，总线驱动串行输出；标准中等规模集成电路应用串行到并行的数据转换Remote control holding register.描述595是告诉的硅结构的CMOS器件，兼容低电压TTL电路，遵守JEDEC标准。

595是具有8位移位寄存器和一个存储器，三态输出功能。

移位寄存器和存储器是分别的时钟。

数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。

如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。

移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

参考数据符号参数条件 TYP 单位HC HCt ，tPHL/tPLH 传输延时，SHcp到Q7’，STcp到Qn，MR到Q7’，CL=15pF，Vcc=5V，16，17，14， 21，20，19 Ns，Ns，Ns，fmax STcp到SHcp 最大时钟速度100，57 MHz，CL 输入电容Notes 1 3.5 ， 3.5 pFCPD Power dissipation capacitance per package. Notes2 115 130 pF，CPD决定动态的能耗，PD＝CPD×VCC×f1+∑(CL×VCC2×f0)F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压引脚说明符号引脚描述Q0…Q7 15， 1， 7 并行数据输出，GND 8 地，Q7’ 9 串行数据输出，MR 10 主复位（低电平），SHCP 11 移位寄存器时钟输入，STCP 12 存储寄存器时钟输入，OE 13 输出有效（低电平），DS 14 串行数据输入，VCC 16 电源功能表输入输出功能SHCP STCP OE MR DS Q7’ Qn× × L ↓ × L NC MR为低电平时紧紧影响移位寄存器× ↑ L L × L L 空移位寄存器到输出寄存器× × H L × L Z 清空移位寄存器，并行输出为高阻状态↑ × L H H Q6’ NC 逻辑高电平移入移位寄存器状态0，包含所有的移位寄存器状态移入，例如，以前的状态6（内部Q6”）出现在串行输出位。

74HC595芯片是一种串入并出的芯片,在电子显示屏制作当中有广泛的应用。

74HC595是8位串行输入/输出或者并行输出移位寄存器，具有高阻、关、断状态。

三态。

特点 8位串行输入 8位串行或并行输出存储状态寄存器，三种状态输出寄存器可以直接清除 100MHz的移位频率输出能力并行输出，总线驱动串行输出；标准中等规模集成电路应用串行到并行的数据转换 Remote c ontrol holding register. 描述 595是告诉的硅结构的CMOS 器件，兼容低电压TTL电路，遵守JEDEC标准。

595是具有8位移位寄存器和一个存储器，三态输出功能。

移位寄存器和存储器是分别的时钟。

数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。

如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。

移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

CPD决定动态的能耗， PD＝CP D×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压引脚说明符号引脚描述内部结构结合引脚说明就能很快理解 595的工作情况引脚功能表：真值表：74595的数据端：QA--QH: 八位并行输出端，可以直接控制数码管的8个段。

QH': 级联输出端。

我将它接下一个595的SI端。

SI: 串行数据输入端。

74595的控制端说明：/SRCLR(10脚): 低点平时将移位寄存器的数据清零。

通常我将它接Vcc。

SRCK(11脚)：上升沿时数据寄存器的数据移位。

QA-->QB-->QC-->...-->QH；下降沿移位寄存器数据不变。

（脉冲宽度：5V时，大于几十纳秒就行了。

Time will pierce the surface or youth, will be on the beauty of the ditch dug a shallow groove ; Jane will eat rare!A born beauty, anything to escape his sickle sweep.-- Shakespeare 8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。

三态。

特点8位串行输入8位串行或并行输出存储状态寄存器，三种状态输出寄存器可以直接清除100MHz的移位频率输出能力并行输出，总线驱动串行输出；标准中等规模集成电路应用串行到并行的数据转换Remote control holding register.描述595是告诉的硅结构的CMOS器件，兼容低电压TTL电路，遵守JEDEC标准。

595是具有8位移位寄存器和一个存储器，三态输出功能。

移位寄存器和存储器是分别的时钟。

数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。

如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。

移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

参考数据C PD决定动态的能耗，P D＝C PD×V CC×f1+∑(C L×V CC2×f0)F1＝输入频率，C L＝输出电容f0＝输出频率（MHz）Vcc=电源电压引脚说明功能表H＝高电平状态L＝低电平状态↑＝上升沿↓＝下降沿Z＝高阻NC＝无变化×＝无效当MR为高电平，OE为低电平时，数据在SH CP上升沿进入移位寄存器，在ST CP上升沿输出到并行端口。

X X 注：
X X
H L L L
L H H H
X H X X
L Q6S NC Q6S
Z NC QnS QnS
清空移位寄存器，并行输出高阻态 移位寄存器数据分别移动一位； 第 6 位数据 移入 Q7S 移位寄存器的内容传给存储寄存器并输出 移位寄存器的所有数据移动一位； 移位寄存 器中的所有数据转入存储寄存器并输出
7. 8. 9. 10. 11. 12. 13.
1 / 15
科技效法自然 中为电科
74HC595；74HCT595
8 位串行输入，串行或并行输出移位寄存器，输出具有锁存、三态功能
1. 简介
74HC595、 74HCT595 是一款高速硅栅 （Si‐gate） COMS 器件， 并且与低压肖特基 TTL （LSTTL） 兼容。它们符合 JEDEC 7A 号文件标准。 74HC595、74HCT595 是一个 8 位串行并且带有存储寄存器和三态输出的移位寄存器， 存储寄存器和移位寄存器同步于不同的时钟。 数据在移位寄存器时钟（SHCP）的正跳变下移动，在存储寄存器时钟（STCP）的正跳 变下数据由移位寄存器转存到存储寄存器。假如 SHCP 和 STCP 被连在一起，移位寄存器将 总是超前于存储寄存器一个时钟脉冲。 移位寄存器有一个串行输入端（DS） ，还有一个用于级联的串行输出端。8 位移位寄存 器可以异步复位 （低电平复位） 。 存储寄存器有一个 8 位三态并行输出端。 当输出使能端 （OE） 被使能（低有效）数据将从存储寄存器中输出至器件引脚。
4 / 15
科技效法自然 中为电科
6. 引脚定义
6.1 引脚图
图 4 引脚定义 6.2 引脚描述 符号 Q1 Q2 Q3 Q4 Q5 Q6 Q7 GND Q7S MR SHCP STCP OE DS Q0 Vcc 引脚号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 地（0V） 数据串行输出 复位（低有效） 移位寄存器时钟（输入） 存储寄存器时钟（输入） 输出使能（低有效） 数据串行输入 数据并行输出 0 电源 数据并行输出 1 ~ 7 描述