PWM发生器设计

浅谈利用单片机设计PWM脉冲信号发生器摘要脉冲宽度调制（PWM）在电子技术领域中应用十分广泛，但是利用模拟电路实现脉宽调制功能十分复杂、不经济。

随着微处理器的发展，运用数字输出方式去控制实现PWM的功能就变得简单快捷，本文就如何利用89S52单片机软件编程设计出周期一定而占空比可调的脉冲波，也就是实现PWM功能进行设计，它可以代替模拟电路的PWM脉冲信号发生器。

关键词单片机 PWM 数字控制PWM是脉冲宽度调制（Pulse Width Modulation）的英文缩写，它是开关型稳压电源中按稳压的控制方式分类中的一种，而脉宽宽度调制式（PWM）开关型稳压电路是在控制电路输出频率不变的情况下，通过电压反馈调整其占空比，从而达到稳定输出电压的目的。

简单的说，PWM是一种对模拟信号电平进行数字编码的方法。

理论上讲就是电压或电流源以一种通（ON）或断（OFF）的重复脉冲序列被加到模拟负载上去的，通的时候就是电源被加到负载上，断的时候就是供电被断开的时候，所以PWM信号仍然是数字的。

要想达到这样一种脉宽调制效果，模拟电压和电流时可以直接控制。

例如音响的音量控制，在简单的模拟电路中，它的控制是由连接了一个可变电阻的旋钮来实现的，其过程是拧动旋钮，电阻值变小或变大，流过该电阻的电流也随之增加来减小，从而改变驱动扬声器的电流值，那么声音也就相应变大或变小。

从这个例子来看，模拟控制是直观而简单的，但是并不是所有的模拟电路都是可行并且经济的，其中很重要的一点就是模拟电路容易随时间漂移，它的调节过程就很困难，为了解决问题就要增加很多的电路，使得电路变得复杂并且昂贵。

除此之外，模拟电路中许多的元器件会发热，也就相对提高了电路的功耗，并且对噪声也敏感，任何干扰或噪声都会改变电流值的大小。

综上所述，通过数字方式来控制模拟电路可以大幅度降低系统的成本和功耗，而单片机I/O口的数字输出可以很简单地发出一个脉冲波，在配以外部元器件就可以调节脉冲波的占空比，完成PWM的功能。

Yi bin University EDA技术及应用课程设计报告题目基于VHDL的PWM信号发生器系别物理与电子工程学院专业电子信息科学与技术学生姓名学号班级2013 年 12月 21日摘要本次课程设计是基于VHDL的PWM信号发生器,PWM信号发生器应用所学的数字电路和模拟电路的知识进行设计。

在设计过程中，所有电路仿真均基于Quartus II 9.1仿真软件。

本课程设计介绍了PWM 信号发生器的设计方案及其基本原理，并着重介绍了PWM信号发生器各单元电路的设计思路，原理及仿真，整体电路的的工作原理，控制器件的工作情况。

设计共有三大组成部分：一是原理电路的设计，本部分详细讲解了电路的理论实现，是关键部分；二是性能测试，这部分用于测试设计是否符合任务要求。

三是是对本次课程设计的总结。

关键词： PWM信号发生器仿真设计目录第1章绪论1.1 EDA 和QuartusⅡ的简介及起源 (1)1.2 EDA的优势及发展趋势 (1)第2章系统设计思路 (3)第3章可自加载加法计数器的设计 (4)第4章信号发生器设计过程 (6)第5章软件仿真5.1 Quartus Ⅱ软件简介 (8)5.2 用Quartus Ⅱ的仿真步骤和图像 (9)5.3 逻辑综合结果 (12)第6章设计总结 (13)第7章参考文献 (15)附录设计程序 (16)第1章绪论1.1 EDA和QuartusⅡ的简介及起源EDA是英文“electronic design automation”(电子自动化设计)的缩写，EDA技术是20世纪90年代迅速发展起来的，是现代电子设计的最新技术潮流，是综合现代电子技术和计算机技术的最新研究成果，是电子线路设计与分析的一门技术。

EDA包括电子线路的设计、计算机模拟仿真和电路分析及印制电路板的自动化设计三个方面的内容。

随着可编程逻辑器件迅速发展，出现了功能强大的全新的EDA工具。

具有较强描述能力的硬件描述语言(VHDL、Verilog、HDL)及高性能综合工具的使用，使过去单功能电子产品开发转向系统级电子产品开发。

综合性实验设计报告2013年6月课程名称： 单片机综合实验 实验名称： PWM 信号发生器设计 学生姓名： 蔡汉再班级： 通信10A 学号： 2010010101038 实验地点： A302实验室 实验学时： 48《单片机综合实验》设计报告评分表摘要本文设计了一种基于STC89C51单片机的PWM发生器，可通过I/O口输出波形，利用两个按键实现占空比调整，并能对占空比实时显示，经用示波器测试及观察LED亮灭情况可以证实，波形输出得到要求。

关键词：单片机；PWM；占空比I目录1 项目的主要任务 (1)2 总体设计方案 (2)3 硬件设计 (3)3.1STC89C51单片机简介 (3)3.2最小系统电路的设计 (4)3.3按键部分的电路设计 (5)3.4数码管显示电路的设计 (5)3.5扬声器、LED显示电路的设计 (6)4 软件设计 (7)4.1单片机软件设计的一般原则 (7)4.2PWM信号发生器软件设计及思路 (7)5 系统仿真与调试 (9)5.1实验调试 (9)5.2实验仿真 (9)6 设计总结 (11)参考文献 (12)附录A PWM信号发生器原理图 (13)附录B 元器件清单 (14)附录C 源程序清单 (15)II1 项目的主要任务脉宽调制（PWM）信号广泛应用于电机控制、开关电源设计等诸多场合。

PWM信号在自动控制系统中起到重要的作用，其控制作用受外界干扰小，使得系统工作准确可靠，研究PWM信号的产生和原理具有重要的意义。

PWM控制技术以其控制简单、灵活和动态响应好的优点而成为电力电子技术最广泛的控制方式，也是人们研究的热点。

由于当今科学技术的发展已经没有了学科之间的界限，结合现代控制理论思想将会成为PWM控制技术发展的主要方向之一。

本课题的主要任务就是以STC89C51单片机为控制模块、两个按键为外围输入模块、2位的七段数码管、LED为显示模块，采用软件的编程方法，设计出一套基于单片机的PWM 信号发生器。

EDA学院：电气学院班级：电科1班学号：***********姓名：***实验三PWM信号发生器的设计1.实验目的(1)进一步熟悉掌握Quartus II。

(2)进一步熟悉和掌握GW48-CK或其他EDA实验开发系统的应用。

(3)学习和掌握VHDL进程语句和元件例化语句的使用。

2.实验内容设计并调试好PWM信号发生器电路PWM.VHD，并用GW48-CK或其他EDA实验开发系统进行硬件验证。

3.实验条件(1)开发软件：Quartus II。

(2)实验设备：GW48-CKEDA实验开发系统。

(3)拟用芯片：EP2C8Q208C8N。

4.实验设计1)系统原理框图为了简化设计并便于显示，本信号发生器电路PWM的设计分为两个层次，其底层电路可，再由包括两个完全相同的加载加法计数器LCNT8而成。

PWM 电路学 !»|\ System (27) Processing (9) fy Extra Info \ Info (9) \ Warnrg \ Critical V /arnng 入 Error 入 Stppresied 入 Flag /C |M essag© 0<rf 16~—土土J[T =2) VHDL 程序PWM 信号发生器的底层和顶层电路均采用VHDL 文本输 入，有关VHDL 程序如下。

加载加法计数器LCNT8的VHDL 源程序：LIBRARY IEEE;USE IEEE.STD LOGIC 1164.ALL; ENTITY LCNT8 ISPORT(CLK,LD:IN STD_LOGIC; D:IN INTEGER RANGE 0 TO 255; CAO:OUT STD 一LOGIC); END ENTITY LCNT8;ARCHITECTURE ART OF LCNT8 ISSIGNAL COUNT:INTEGER RANGE 0 TO 255; BEGINIF CLKEVENT AND CLK= 1 THEN IF LD=1THEN COUNTED;Cyclon® II EP2C5Q20eC8 •淼 PWfl•说 ITFT8 VI以 LCFT8 U2cbIn:pr:Fil妝ZB OO hHl«o$ <fels-kc QE典K BpLCMT8.U2SPWLCMT8U1CCLRTypeInessageV. w w.wInCo: Coximand: quactus_slu --cead_3ettmgs_£iles=on --wcite_setting3_Ciie3=oC£ pum -c pwu Info: Using vector source rile ”C"Documents and Settirigs/Ovner/jftffi/maa/pwn/pim.vur. Into: Option to pcesecve fewer signal transitions co reduce mexxory requicenents is enabled Into: Simulation partitioned into 1 sub-3imulations Info: Simulation coverage is 77.33 %Info: Munbec of transitions m simulation is 50002Inco: Quactus II Smulacor was successful. 0 errors, 0 uatnmgs5ELSE COUNT<=COUNT+1;END IF;END IF;END PROCESS;PROCESS(COUNT) ISBEGINIF COUNT=255 THEN CAO<=1;ELSE CAO<=0END IF;END PROCESS;END ARCHITECTURE ART;PWM信号发生器的VHDL源程序：LIBRARY IEEE;USE IEEE.STD LOGIC 1164.ALL;ENTITY PWM ISPORT(CLK:IN STD_LOGIC;A，B:IN STD_LOGIC_VECTOR(7 DOWNTO 0);PWM:OUT STD_LOGIC);END ENTITY PWM;ARCHITECTURE ART OF PWM ISCOMPONENT LCNT8 ISPORT(CLK,LD:IN STD_LOGIC;D:IN STD_LOGIC_VECTOR(7 DOWNTO 0);CAO:OUT STD.LOGIC);END COMPONENT LCNT8;SIGNAL CAO 1 ,CAO2:STD_LOGIC;SIGNAL LD1，LD2:STD一LOGIC;SIGNAL SPWM:STD_LOGIC;BEGINU1:LCNT8 PORT MAP(CLK=〉CLK，LD=〉LD1，D=〉A,CAO=〉CAO1); U2:LCNT8 PORT MAP(CLK=〉CLK，LD=〉LD2，D=〉B，CAO=〉CAO2); PROCESS(CAO 1，CAO2)ISBEGINIF CAO 1=4'THEN SPWM<=,0,;ELSIF CAO2,EVENTAND CAO2=TTHEN SPWM<=,1,;END IF;END PROCESS;LD1<=NOTSPWM;LD2<=SPWM;PWM<=SPWM;END ARCHITECTURE ART;Type Message3）工程编译后:Info: Cox&xand: quactus^sim --read_secting3_Cile3=on --ucite_settlngs_Clles=oCC pun -c pum Info: Using vector source file M C:/Docu»encs andSetcings/Oroer/iftffi/nlua/pvuQ/pwu.vtrf M Into: Option to preserve Cewer signal transitions to reduce aeaoty tequiceaents is enabled Into: SiwUacion partitioned into 1 sub-simulationsInfo: Sluulacion coverage Is 77.33 kInfo: Munhec of transitions In simulation is 50002Info: Quactus II Sntulatoc va3 successful. 0 errotSy 0 warningso \ System (27)入 Processing (9)人 EWraInf 。

开题报告毕业设计题目： PWM信号发生器设计浙江理工大学本科毕业设计（论文）开题报告班级10电子1班姓名课题名称PWM信号发生器设计目录：一、选题意义二、国内外研究现状三、研究的基本内容与拟解决的主要问题四、总体研究思路(方法与技术路线)五、可行性分析六、预期研究成果七、研究工作计划参考文献成绩：答辩意见答辩组长签名：年月日系主任审核意见签名：年月日PWM信号发生器设计开题报告一、选题意义PWM是一种模拟控制方式，其根据相应载荷的变化来调制晶体管基极或MOS管栅极的偏置，来实现晶体管或MOS管导通时间的改变，从而实现开关稳压电源输出的改变。

这种方式能使电源的输出电压在工作条件变化时保持恒定，是利用微处理器的数字信号对模拟电路进行控制的一种非常有效的技术。

PWM控制技术以其控制简单，灵活和动态响应好的优点而成为电力电子技术最广泛应用的控制方式，也是人们研究的热点[1]。

PWM信号发生器是实验室常见的一种仪器，其控制方法也是包括模拟电路、数字电路和计算机控制等方法。

其中，计算机控制的数字信号发生器因为功能多、精度高成为现代信号发生器的主要控制方法。

本设计将采用单片机实现各种信号的频率、幅值的控制，硬件电路设计是以AT89C52单片机为核心控制器构成的，由信号发生电路，频率可调电路、幅值可调输出电路，键盘显示器电路、电源电路等模块组成[2]。

二、国内外研究现状信号发生器又称波形发生器，是一种常用的信号源，被广泛地应用于无线电通信、自动测量和自动控制等系统中。

传统的信号发生器绝大部分是由模拟电路构成，借助电阻电容，电感电容、谐振腔、同轴线作为振荡回路产生正弦或其它函数波形。

频率的变动由机械驱动可变元件完成，当这种模拟信号发生器用于低频信号输出往往需要的RC 值很大，这样不但参数准确度难以保证，而且体积和功耗都很大，而由数字电路构成的低频信号发生器，虽然其低频性能好但体积较大，价格较贵[3]。

在今天，随着大规模集成电路和信号发生器技术的发展，许多新型信号发生器应运而生。

基于AT89C51的PWM信号发生器设计摘要单片机集成度高，功能强，可靠性高，体积小，功耗低，使用方便，价格低廉等一系列优点，目前已经渗入到人们工作和生活的方方面面，几乎无处不在，无所不为。

单片机的应用领域已经从面向工业控制，通讯，交通，智能仪表等迅速发展到家用消费产品，办公自动化，汽车电子，PC机外围以及网络通讯等广大领域。

单片机有两种基本结构形式：一种是在通用微型计算机中广泛采用的，将程序存储器和数据存储器合用一个存储器空间的结构，成为普林斯机构。

另一种是将程序存储器和数据存储器截然分开，分别寻址的结构，一般需要较大的程序存储器，目前单片机以采用程序存储器截然分开的结构多。

本课题讨论的占空比与周期可调的信号发生器的核心是目前应用极为广泛的51系列单片机。

基于单片机的信号发生器的设计，该课题的设计目的是充分运用大学期间所学的专业知识，考察现在正在使用的信号发生器的基本功能，完成一个基本的实际系统的设计全过程。

关键是这个实际系统设计的过程，在整个过程中我可以充分发挥自动化的专业知识。

特别是这个信号发生器的设计中涉及到一个典型的控制过程。

通过单片机控制一个有特殊功能的信号发生芯片，可以产生一系列有规律的周期和占空比可调的波形。

这样一个信号发生器装置在控制领域有相当广泛的应用范围。

因为产生一系列的可调波形可以作为其他一些设备的数值输入，还可以应用与设备检测，仪器调试等场合。

高频稳定的波形信号也可以用于无线电波的调频，解调。

这些都是现代生活中必不可少的一些应用。

关键词：PWM 信号发生器目录1.简介............................................................... - 3 -1.1 proteus ...................................................... - 3 -1.2 Keil ......................................................... - 4 -1.3 PWM .......................................................... - 5 -1.4 AT89C51 ..................................................... - 6 -2.设计原理和方法..................................................... - 9 -2.1单片机的基本组成.............................................. - 9 -2.2方案的设计与选择.............................................. - 9 -2.3定时器、的工作原理........................................... - 10 -2.3.1工作方式寄存器TMOD..................................... - 11 -2.3.2定时/计数器控制寄存器TCON.............................. - 12 -2.4定时/计数器的工作方式........................................ - 12 -2.5设计方法..................................................... - 13 -3.系统硬件电路设计图................................................ - 14 -4.程序框图.......................................................... - 16 -4.1主程序框图：................................................. - 16 -4.2系统初始化：................................................. - 16 -4.3定时器中断程序框图：......................................... - 16 -4.4键盘扫描程序框图：........................................... - 17 -5.性能分析.......................................................... - 18 -5.1定时器中断分析............................................... - 18 -5.2系统性能分析................................................. - 18 -6.源程序............................................................ - 18 -7. 仿真效果图....................................................... - 22 - 总结.............................................................. - 24 - 致谢.............................................................. - 25 - 参考文献............................................................ - 25 -1.简介1.1 proteusProteus ISIS是英国Labcenter公司开发的电路分析与实物仿真软件。

PWM信号发生器的设计实验/上机报告一、实验目的1、掌握序列发生器和检测器的工作原理；2、初步学会用状态机进行数字系统设计。

二、实验环境Quartus II 7.0 开发系统三、实验内容用状态机设计实现串序列检测器设计，可以用原理图输入法设计序列信号发生器，要求产生序列：0111010011011010；再进行检测设计，若检测到序列：11010则输出为“1”，否则输出为“0”。

并对其进行仿真和硬件测试。

四、实验过程本实验可以分为两部分来设计。

第一步设计序列信号发生器，在这里可以采用模16的计数器74LS161来产生模16的计数，并由它的4位输出可以产生16种状态，由此可以用来设计序列产生器，也可以采用状态机产生序列，本实验用状态机产生序列。

第二步设计序列检测器，这里用状态机设计，如果为真输出1，为假输出为0；第三步设计串行转并行输出，将序列并行输出在LED管上显示。

第四步是设计一个计数脉冲，记录出现所需要的序列的次数。

第五步是将所有模块连接起来，构成一个完整的序列发生和检测设计器。

实验代码：1、序列发生器library ieee;use ieee.std_logic_1164.all;entity xulie_produce is—序列产生电路port(clk,reset:in std_logic;comb_outputs:out std_logic);--序列输出end xulie_produce;architecture behav of xulie_produce istype fsm_st is (s0,s1,s2,s3,s4,s5,s6,s7,s8,s9,s10,s11,s12,s13,s14,s15);--状态设计signal current_state,next_state:fsm_st;beginreg:process(reset,clk)—主控时序进程beginif reset ='1'then current_state<=s0;elsif clk='1'and clk'event thencurrent_state<=next_state;end if;end process;com:process(current_state)—主控组合进程begincase current_state iswhen s0 => comb_outputs<='0';next_state<=s1; when s1 => comb_outputs<='1';next_state<=s2; when s2 => comb_outputs<='1';next_state<=s3; when s3 => comb_outputs<='1';next_state<=s4; when s4 => comb_outputs<='0';next_state<=s5; when s5 => comb_outputs<='1';next_state<=s6; when s6 => comb_outputs<='0';next_state<=s7; when s7 => comb_outputs<='0';next_state<=s8; when s8 => comb_outputs<='1';next_state<=s9; when s9 => comb_outputs<='1';next_state<=s10; when s10 => comb_outputs<='0';next_state<=s11; when s11 => comb_outputs<='1';next_state<=s12; when s12 => comb_outputs<='1';next_state<=s13; when s13 => comb_outputs<='0';next_state<=s14; when s14 => comb_outputs<='1';next_state<=s15; when s15 => comb_outputs<='0';next_state<=s0; end case;end process;end behav;2、序列检测器library ieee;use ieee.std_logic_1164.all;entity s_machine is—序列检测电路port(clk,reset:in std_logic;state_inputs:in std_logic;--状态转移控制comb_outputs:out std_logic);检测结果输出end s_machine;architecture behav of s_machine istype fsm_st is (s0,s1,s2,s3,s4,s5);signal current_state,next_state:fsm_st;beginreg:process(reset,clk)主控时序进程beginif reset ='1'then current_state<=s0;elsif clk='1'and clk'event thencurrent_state<=next_state;end if;end process;com:process(current_state,state_inputs)—主控组合进程begincase current_state iswhen s0 => comb_outputs<='0';if state_inputs='1' then next_state<=s1;else next_state<=s0;end if;when s1 => comb_outputs<='0';if state_inputs='1' then next_state<=s2;else next_state<=s0;end if;when s2 => comb_outputs<='0';if state_inputs='0' then next_state<=s3;else next_state<=s2;end if;when s3 => comb_outputs<='0';if state_inputs='1' then next_state<=s4;else next_state<=s0;end if;when s4 => comb_outputs<='0';if state_inputs='0' then next_state<=s5;else next_state<=s2;end if;when s5 => comb_outputs<='1';--检测到11010输出1 if state_inputs='0' then next_state<=s0;else next_state<=s1;end if;end case;end process;end behav;3、串行输出变并行输出library ieee;use ieee.std_logic_1164.all;entity shift is –串行变并行电路port(clk,load,a:in std_logic;din :out std_logic_vector(7 downto 0));--并行输出end shift;architecture behav of shift isbeginprocess(clk,load,a)variable reg8 :std_logic_vector(7 downto 0);beginif clk'event and clk='1'thenif load='1'then reg8(7 downto 1):=reg8(6 downto 0);--load为1时开始装载reg8(0):=a;end if;end if;din<=reg8;end process;end behav;4、计数器设计LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY CNTM IS –计数电路PORT (CLK,RST,EN:IN STD_LOGIC;a,b,c:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END CNTM;ARCHITECTURE behav OF CNTM ISsignal a1,b1,c1:std_logic_vector(3 downto 0); BEGINPROCESS (CLK,RST,EN)VARIABLE N :INTEGER RANGE 0 TO 1000;BEGINIF RST ='1' THEN N:=0;ELSIF CLK 'EVENT AND CLK='1' THENIF EN = '1' THENIF N<100 THEN N:=N+1;--设计为100计数ELSE N:=0;END IF;END IF;END IF;a1<=conv_std_logic_vector((N/100),4);b1<=conv_std_logic_vector(((N/10)mod 10),4); c1<=conv_std_logic_vector((N mod 10),4);a<=a1;b<=b1;c<=c1;END PROCESS;实验步骤：1、建立工作库文件和编辑设计文件（1）在D盘新建一个文件夹用来保存工程文件（2）打开QuartusⅡ8.0软件，选择菜单File->New->VHDL File，点击OK后在打开的界面下输入已经设计好的程序。

实验2—占空比可调的PWM信号发生器第一篇：实验2—占空比可调的PWM信号发生器实验2占空比可调的PWM信号发生器一、实验任务基本部分：（1）用51单片机设计一个周期固定且占空比可调的PWM信号发生器。

（2）参数要求：a、信号周期为20ms，占空比范围1%-100%可调；b、用两个按键分别调整增量或减量；增量级别分为±1%和±5%两档可调，且要求可用按键选择；c、要求用两位LED数码管实时显示当前的占空比；d、51单片机晶振频率为12MHz。

扩展部分：（1）在基本部分设计的电路中，为输出的PWM信号增加光耦隔离输出电路；（2）为占空比调整过程增加超界声光报警电路；（3）可否改为脉宽固定而周期可改变的PWM信号发生器（简略说明，不要求设计编程）。

二、实验要求1、在PROTEUS中画出硬件设计图（AT89C51、12MHz晶振震荡电路、复位电路、按键调整电路、LED数码管显示电路、扩展部分电路）。

2、按任务要求用汇编或C编写程序并编译通过。

3、在PROTEUS下仿真通过。

三、报告要求1、任务分析、实现方案和程序流程图；2、硬件电路图；3、全部程序清单；4、打印出实验报告。

第二篇：信号发生器设计（推荐）模拟课程设计题信号发生器设计设计一个能够输出正弦波、三角波和矩形波的信号源电路，电路形式自行选择。

输出信号的频率可通过开关进行设定，具体要求如下：（１）输出信号的频率范围为100~800Hz，步进为100Hz。

（60分）（２）要求输出信号无明显失真，特别是正弦波信号。

（30分）评分标准：（１）范围满足设计要求得满分，否则酌情扣分。

（２）输出信号无明显失真可满分，有明显失真酌情扣分。

发挥部分（附加10分）：进一步扩大输出信号范围和减小步进频率。

第三篇：VHDL实验四函数信号发生器设计.VHDL实验四:函数信号发生器设计设计要求:设计一个函数信号发生器,能产生方波,三角波,正弦波,阶梯波。

pwm 信号发生器的设计
脉冲宽度调制（Pulse Width ModulaTIon.PWM）控制技术以其控制简
单、灵活和动态响应好的优点而成为电力电子技术和模拟信号数字传输通信领域最广泛应用的控制方式，因此研究基于PWM 技术的脉冲宽度及周期可
调的信号发生器具有十分重要的现实意义。

这篇文章主要就是说明计数器计算时钟脉冲的上升沿个数，再通过输出电平反复翻转得到计数个数（脉冲宽度）可控的PWM 信号。

为了使本次设计产生的PWM 信号能用于频率稳定度高的晶振，故在系统设计中添加了一个分频模块，因此PWM 信号发生器由分频器和信号发
生器两个部分组成。

其组成框图如图2.1 所示
PWM 信号发生器的总体设计流程图如图2.2 所示。

毕业设计（论文）开题报告题目通用PWM波发生器的研制专业电气工程及其自动化班级学生指导教师2014 年课题来源：自选题目。

类型:硬件制作。

二、选题的目的及意义脉宽调制PWM是开关型稳压电源中的术语。

这是按稳压的控制方式分类的，除了PWM型，还有PFM型和PWM、PFM混合型。

脉宽宽度调制式（PWM）开关型稳压电路是在控制电路输出频率不变的情况下，通过电压反馈调整其占空比，从而达到稳定输出电压的目的。

脉冲宽度调制是一种模拟控制方式，其根据相管导通时间的改变，从而实现开关稳压电源输出的改变。

这种方式能使电源的输出电压在工作条件变化时保持恒定，是利用微处理器的数字信号对模拟电路进行控制的一种非常有效的技术。

在模拟电路中，模拟信号的值可以连续进行变化，在时间和值的幅度上都几乎没有限制，基本上可以取任何实数值，输入与输出也呈线性变化。

所以在模拟电路中，电压和电流可直接用来进行控制对象，例如家用电器设备中的音量开关控制、采用卤素灯泡灯具的亮度控制等等。

但模拟电路有诸多的问题：例如控制信号容易随时间漂移，难以调节；功耗大；会产生一些不必要的热损耗；易受噪声和环境干扰等等。

能够解决这个问题的精密模拟电路可能非常庞大、笨重(如老式的家庭立体声设备)和昂贵。

与模拟电路不同，数字电路是在预先确定的范围内取值，在任何时刻，其输出只可能为ON和OFF两种状态，所以电压或电流会通/断方式的重复脉冲序列加载到模拟负载。

PWM技术是一种对模拟信号电平的数字编码方法，通过使用高分辨率计数器（调制频率）调制方波的占空比，从而实现对一个模拟信号的电平进行编码。

其最大的优点是从处理器到被控对象之间的所有信号都是数字形式的，无需再进行数模转换过程；而且对噪声的抗干扰能力也大大增强（噪声只有在强到足以将逻辑值改变时，也可能对数字信号产生实质的影响），避免了以上的缺陷，实现了用数字方式来控制模拟信号，可以大幅度降低成本和功耗。

这也是PWM在通讯等信号传输行业得到大量应用的主要原因。

pwm波发生器课程设计一、教学目标本课程旨在通过PWM波发生器的学习，让学生掌握PWM波的基本概念、产生原理及其应用。

在学习过程中，培养学生动手实验、观察分析、问题解决的能力。

同时，通过对PWM波的学习，使学生认识到其在现代电子技术中的重要性，培养学生的学习兴趣和责任感。

具体的教学目标如下：1.知识目标：（1）了解PWM波的定义、特点及其与模拟信号的关系。

（2）掌握PWM波的产生原理和基本电路。

（3）熟悉PWM波在各种领域的应用。

2.技能目标：（1）能够运用PWM波发生器进行实验，并观察分析实验现象。

（2）具备利用PWM波解决实际问题的能力。

（3）学会查阅相关资料，对PWM波技术进行深入研究。

3.情感态度价值观目标：（1）培养学生对电子技术的兴趣，激发学生探索未知的精神。

（2）培养学生团队合作、积极进取的学习态度。

（3）使学生认识到PWM波技术在现代社会的重要性，增强学生的社会责任感。

二、教学内容本课程的教学内容主要包括PWM波的基本概念、产生原理、应用及其相关实验。

具体安排如下：1.PWM波的基本概念：介绍PWM波的定义、特点及其与模拟信号的区别。

2.PWM波的产生原理：讲解PWM波的产生原理，包括基本电路、调制方式等。

3.PWM波的应用：介绍PWM波在电机控制、信号传输、能量转换等方面的应用。

4.相关实验：安排多个与PWM波相关的实验，让学生动手实践，加深对PWM波的理解。

三、教学方法为了提高教学效果，本课程将采用多种教学方法相结合的方式，包括讲授法、实验法、讨论法等。

1.讲授法：通过讲解PWM波的基本概念、产生原理和应用，使学生掌握相关知识。

2.实验法：安排多个与PWM波相关的实验，让学生在动手实践中学会观察、分析和解决问题。

3.讨论法：学生进行小组讨论，分享学习心得，提高学生的合作能力和沟通能力。

四、教学资源为了支持教学内容的实施，我们将准备以下教学资源：1.教材：选用权威、实用的教材，为学生提供系统的学习资料。

单片机PWM信号发生器的原理与设计引言在现代电子技术中，脉冲宽度调制(PWM)信号发生器被广泛应用于各种电路和系统中。

单片机作为常见的嵌入式系统解决方案，具备了成本低、功耗低、可编程性强等优势，因此被广泛用于PWM信号发生器设计中。

本文将介绍单片机PWM 信号发生器的原理与设计。

一、PWM信号发生器的原理1.1 脉冲宽度调制(PWM)概述脉冲宽度调制(PWM)是一种将模拟信号转换为数字信号的技术。

PWM信号由连续的短脉冲组成，其脉冲的宽度可以根据需要进行调整。

通过改变脉冲信号的宽度与周期之比，可以模拟出不同的模拟信号输出。

1.2 PWM信号发生器的基本原理PWM信号发生器的基本原理是通过控制脉冲的宽度和周期，实现对输出波形的精确控制。

单片机通常具有定时器模块，通过定时器模块的特定设置，可以生成精确的脉冲信号。

单片机还需要连接输出引脚，将生成的PWM信号输出给外部电路。

二、单片机PWM信号发生器的设计2.1 硬件设计单片机PWM信号发生器的硬件设计包括选择合适的单片机、外部电路连接和输出端口设计。

首先，选择适合的单片机。

考虑到PWM信号发生器需要高精度、可编程性强的特点，可以选择带有定时器模块的单片机。

常见的单片机型号有ATmega系列、PIC系列等。

根据实际需求选择合适的型号。

其次，进行外部电路连接。

通常需要连接电源、晶体振荡器以及输出端口。

电源提供电压稳定源，晶体振荡器提供时钟信号。

输出端口需要连接到PWM信号的目标设备上。

最后，进行输出端口设计。

根据实际需求确定输出端口的数量和类型。

常用的输出接口有GPIO、PWM输出等。

根据单片机型号和外部电路要求进行设计。

2.2 软件设计单片机PWM信号发生器的软件设计包括定时器设置和PWM生成代码编写。

首先，进行定时器设置。

根据单片机型号和需求，设置定时器的时钟源、分频系数、计数模式等参数。

通过合理的定时器设置，可以实现精确的脉冲宽度和周期控制。

其次，编写PWM生成代码。

目录第1章设计内容 (2)1．1设计内容 (2)第2章系统整体方案论证 (3)2.1系统整体方案论证 (3)第3章硬件电路设计 (4)3.1 最小系统设计 (4)3.2 H桥驱动电路 (4)3.3按键部分 (7)第4章系统调试 (9)4.1系统调试 (9)附录一系统硬件原理图 (10)附录二源程序代码 (11)第1章设计内容1．1设计内容设计的转速控制系统完成以下功能：基本功能:○1按键控制电机起停。

○2PWM转速开环环控制。

扩展功能:实现与PC机的通讯：将转速的设定值和实测值发送到PC机显示，PC机可以设定速度，发送到单片机第2章系统整体方案论证2.1系统整体方案论证方案一：采用专用PWM集成芯片、IR2110 功率驱动芯片构成整个系统的核心，现在市场上已经有很多种型号，如Tl公司的TL494芯片，东芝公司的ZSK313I芯片等。

这些芯片除了有PWM信号发生功能外，还有“死区”调节功能、过流过压保护功能等。

这种专用PWM集成芯片可以减轻单片机的负担，工作更可靠，但其价格相对较高，难于控制工业成本不宜采用。

方案二：采用MC51单片机、功率集成电路芯片L298构成直流调速装置。

L298是双H高电压大电流功率集成电路，直接采用TTL逻辑电平控制，可用来驱动继电器、线圈、直流电动机、步进电动机等电感性负载。

其驱动电压为46V，直流电流总和为4A。

该方案总体上是具有可行性，但是L298的驱动电压和电流较小，不利于工业生产应用，无法满足工业生产实践中大电压、大电流的直流电机调速。

方案三：采用MC51单片机、H桥驱动电路构成整个系统的核心实现对直流电机的调速。

MC51具有两个定时器T0和T1。

通过控制定时器初值T0和T1，从而可以实现从任意端口输出不同占空比的脉冲波形。

MC51控制简单，价格廉价，且利用MC51构成单片机最小应用系统，可缩小系统体积，提高系统可靠性，降低系统成本。

综合上述三种方案，本设计采用方案三作为整个系统的设计思路。

PWM波发生器
一、任务
在硬件电路PWM.DSN中实现P1.7输出PWM波。

周期T=100ms，初始占空比（T1/T）为50%，按键KEY1每次增加占空比10%（直到90%），KEY2每次减小占空比10%（直到10%）。

二、设计参考：
①PWM产生方法：
思路：
在一个载波周期内，时间小于T1时P1.7输出为1，其余P1.7均为0。

因此，通过
比较当前时间值与设定值的位置关系来决定P1.7置0或置1，即可生成PWM波形。

算法：
定义变量
1、占空比设定值（记为Duty，数值为1~9，时间单位为定时时间常数）。

2、当前时间值（记为设置Counts，数值为0~10，时间单位为定时时间常数）
设置定时时间为固定常数（10ms），在定时中断服务时做以下处理：
1、重置定时器；
2、Counts ++；
3、Counts %= C；（C为固定载波周期，数值为10，时间单位为定时时间常数）
4、IF Counts < Duty THEN P1.7 = 1 ELSE P1.7 = 0；
5、继续其他服务。

②按键应考虑去除键抖动，在改变PWM占空比后应等待键释放，释放时同样要考虑
去除键抖动。

PWM信号发生器的设计程序module pwmgen(clk,rst,ce,addr,write,wrdata,read,bytesel,rddata,pwm); input clk,rst,ce;input [1:0]addr;input write,read;input[31:0]wrdata;output[31:0]rddata;input[31:0]bytesel;output pwm;reg[31:0]clk_div_reg,duty_cycle_reg;reg control_reg;reg clk_div_reg_sel,duty_cycle_reg_sel,control_reg_sel;reg[31:0]pwm_cnt,rddata;reg pwm;wire pwm_ena;always@(addr)beginclk_div_reg_sel<=0;duty_cycle_reg_sel<=0;control_reg_sel<=0; case(addr)2'b00:clk_div_reg_sel<=1;2'b01:duty_cycle_reg_sel<=1;2'b10:control_reg_sel<=1;default:beginclk_div_reg_sel<=0;duty_cycle_reg_sel<=0;control_reg_sel<=0;endendcaseendalways@(posedge clk or negedge rst)beginif(rst==1'b0)clk_div_reg=0;elsebeginif(write & ce & clk_div_reg_sel)beginif(bytesel[0])clk_div_reg[7:0]=wrdata[7:0];if(bytesel[1])clk_div_reg[15:8]=wrdata[15:8];if(bytesel[2])clk_div_reg[23:16]=wrdata[23:16];if(bytesel[3])clk_div_reg[31:24]=wrdata[31:24];endendendalways@(posedge clk or negedge rst)beginif(rst==1'b0)duty_cycle_reg=0;elsebeginif(write&ce&duty_cycle_reg_sel)beginif(bytesel[0])duty_cycle_reg[7:0]=wrdata[7:0];if(bytesel[1])duty_cycle_reg[15:8]=wrdata[15:8];if(bytesel[2])duty_cycle_reg[23:16]=wrdata[23:16];if(bytesel[3])duty_cycle_reg[31:24]=wrdata[31:24];endendendalways@(posedge clk or negedge rst)beginif(rst==1'b0)control_reg=0;elsebeginif(write & ce & control_reg_sel)beginif(bytesel[0])control_reg=wrdata[0];endendendalways@(addr or read or clk_div_reg or duty_cycle_reg or control_reg or ce) beginif(read & ce)case(addr)2'b00:rddata<=clk_div_reg;2'b01:rddata<=duty_cycle_reg;2'b10:rddata<=control_reg; default:rddata=32'h8888;endcaseendassign pwm_en=control_reg; always@(posedge clk or negedge rst) beginif(rst==1'b0)pwm_cnt=0;elsebeginif(pwm_en)beginif(pwm_cnt>=clk_div_reg)pwm_cnt<=0;elsepwm_cnt<=pwm_cnt+1;endelsepwm_cnt<=0;endendalways@(posedge clk or negedge rst) beginif(rst==1'b0);elsebeginif(pwm_en)beginif(pwm_cnt<=duty_cycle_reg)pwm<=1'b1;elsepwm<=1'b0;endelsepwm<=1'b0;endendendmodule。