计算机组成原理实验讲义(2014版)
- 格式:docx
- 大小:87.87 KB
- 文档页数:11
福建农林大学计算机与信息学院计算机类实验报告课程名称:计算机组成原理姓名:周孙彬系:计算机专业:计算机科学与技术年级:2012级学号:3126010050指导教师:张旭玲职称:讲师2014年06 月22日实验项目列表序号实验项目名称成绩指导教师1 算术逻辑运算单元实验张旭玲2 存储器和总线实验张旭玲3 微程序控制单元实验张旭玲4 指令部件模块实验张旭玲福建农林大学计算机与信息学院信息工程类实验报告系:计算机专业:计算机科学与技术年级: 2012级姓名:周孙彬学号: 3126010050 实验课程:实验室号:_______ 实验设备号:实验时间:指导教师签字:成绩:实验一算术逻辑运算单元实验实验目的1、掌握简单运算器的数据传输方式2、掌握74LS181的功能和应用实验要求完成不带进位位算术、逻辑运算实验。
按照实验步骤完成实验项目,了解算术逻辑运算单元的运行过程。
实验说明1、ALU单元实验构成(如图2-1-1)1、运算器由2片74LS181构成8位字长的ALU单元。
2、2片74LS374作为2个数据锁存器(DR1、DR2),8芯插座ALU-IN作为数据输入端,可通过短8芯扁平电缆,把数据输入端连接到数据总线上。
运算器的数据输出由一片74LS244(输出缓冲器)来控制,8芯插座ALU-OUT 作为数据输出端,可通过短8芯扁平电缆把数据输出端连接到数据总线上。
图2-1-1图2-1-22、ALU单元的工作原理(如图2-1-2)数据输入锁存器DR1的EDR1为低电平,并且D1CK有上升沿时,把来自数据总线的数据打入锁存器DR1。
同样使EDR2为低电平、D2CK有上升沿时把数据总线上的数据打入数据锁存器DR2。
算术逻辑运算单元的核心是由2片74LS181组成,它可以进行2个8位二进制数的算术逻辑运算,74LS181的各种工作方式可通过设置其控制信号来实现(S0、S1、S2、S3、M、CN)。
当实验者正确设置了74LS181的各个控制信号,74LS181会运算数据锁存器DR1、DR2内的数据。
计算机组成原理实验指导四川大学计算机学院西安唐都科教仪器公司实验一运算器组成实验(一)算术逻辑运算实验一.实验目的1.掌握简单运算器的数据传送通路。
2.验证运算功能发生器(74LS181)的组合功能。
二.实验设备TDN-CM++计算机组成原理教学实验系统一台,排线若干。
三.实验内容1.实验原理实验中所用的运算器数据通路如图1-1所示。
其中运算器由两片74LS181以并/串形式构成8位字长的ALU。
运算器的输出经过一个三态门(74LS245)和数据总线相连,运算器的两个数据输入端分别由二个锁存器(74LS373)锁存,锁存器的输入连至数据总线,数据开关(“INPUT DEVICE”)用来给出参与运算的数据,并经过一三态门(74LS245)和数据总线相连,数据显示灯(“BUS UNIT”)已和数据总线相连,用来显示数据总线内容。
图中已将用户需要连接的控制信号用圆圈标明(其他实验相同,不再说明),其中除T4为脉冲信号,其它均为电平信号。
由于实验电路中的时序信号均已连至“W/R UNIT”的相应时序信号引出端,因此,在进行实验时,只需将“W/R UNIT”的T4接至“STATE UNIT”的微动开关KK2的输出端,按动微动开关,即可获得实验所需的单脉冲,而S3、S2、 S1、S0、Cn、M、LDDR1、LDDR2、ALU-B、SW-B各电平控制信号用“SWITCH UNIT”中的二进制数据开关来模拟,其中Cn、ALU-B、SW-B为低电平有效,LDDR1、LDDR2为高电平有效。
图1-1运算器数据通路2.实验步骤(1)连接实验线路,仔细查线无误后,接通电源。
(2)用二进制数码开关向DR1和DR2寄存器置数。
具体操作步骤图示如下:检验DR1和DR2中存的数是否正确,具体操作为:关闭数据输入三态门(SW-B=1),打开ALU输出三态门(ALU-B=0),当置S3、S2、 S1、S0、M为11111时,总线指示灯显示DR1中的数,而置成10101时总线指示灯显示DR2中的数。
《计算机组成原理》实验指导书目录第一部分EL-JY-II计算机组成原理实验系统简介 (1)第二部分使用说明及要求 (5)实验一运算器实验 (12)实验二移位运算实验 (24)实验三存储器实验和数据通路实验 (29)实验四微程序控制器的组成与实现实验 (36)实验五微程序设计实验 (45)实验六、简单实验计算机组成与程序运行实验 (53)实验七、带移位运算实验计算机组成与程序运行实验 (65)实验八、复杂实验计算机组成与程序运行实验 (77)实验九、实验计算机的I/O实验 (93)实验十、总线控制实验(选做) (103)实验十一、可重构原理计算机组成实验(选做) (105)实验十二、简单中断处理实验(选做) (110)实验十三、基于重叠和流水线技术的CPU结构实验(选做) (116)实验十四、RISC模型机实验(选做) (122)第一部分EL-JY-Ⅱ计算机组成原理实验系统简介EL-JY-Ⅱ型计算机组成原理实验系统是为计算机组成原理课的教学实验而研制的,涵盖了目前流行教材的主要内容,能完成主要的基本部件实验和整机实验,可供大学本科、专科、成人高校以及各类中等专业学校学习《计算机组成原理》、《微机原理》和《计算机组成和结构》等课程提供基本的实验条件,同时也可供计算机其它课程的教学和培训使用。
一、基本特点:1、本系统采用了新颖开放的电路结构:(1)、在系统的总体构造形式上,采用“基板+ CPU板”的形式,将系统的公共部分,如数据的输入、输出、显示单片机控制及与PC机通讯等电路放置在基板上,它兼容8位机和16位机,将微程序控制器、运算器、各种寄存器、译码器等电路放在CPU板上,而CPU板分为两种:8位和16位,它们都与基板兼容,同一套系统通过更换不同的CPU板即可完成8位机或16位机的实验,用户可根据需要分别选用8位的CPU 板来构成8位计算机实验系统或选用16位的CPU板来构成16位计算机实验系统;也可同时选用8位和16位的CPU板,这样就可用比一套略多的费用而拥有两套计算机实验系统,且使用时仅需更换CPU板,而不需做任何其它的变动或连接,使用十分方便。
计算机组成原理实验指导书适用于计算机科学与技术专业广东药学院医药信息工程学院控制与仿真教研室前言计算机体系结构是计算机专业的核心课程之一,属必修的主干专业基础课。
本课程主要讲述单机系统各大部件的组成及工作原理;讲述各大部件级成整机的工作机制,建立计算机工作的整机概念。
本课程还设置实验和课程设计的环节,通过实践教学,达到以下目标:1.进一步融会贯通教材内容,更好掌握计算机各功能模块的组成及工作原理,掌握各模块的相互联系,完整地从时间上和空间上建立计算机的整机概念。
2.在实践中培养学生的独立工作能力,严谨的工作态度和科研作风,掌握计算机硬件系统的分析、设计、组装和调试的基本技能。
为今后开展科研工作打下基础。
2010年3月目录实验一、TEC-4计算机组成原理实验系统认识实验实验二、运算器组成实验(1)实验三、运算器组成实验(2)实验四、双端口存储器原理实验(1)实验五、双端口存储器原理实验(2)实验六、数据通路组成实验(1)实验七、数据通路组成实验(2)实验八、常规型微程序控制器组成实验实验九、CPU组成与机器指令执行实验实验十、中断原理实验实验一 TEC-4计算机组成原理实验系统认识实验TEC-4计算机组成原理实验系统由清华大学教学仪器厂研制。
它是一个典型的计算机模型实验仪器,可用于大专、本科、硕士研究生计算机组成原理课程、计算机系统结构课程的教学实验。
该仪器将提高学生的动手能力,提高学生对计算机整体和各组成部分的理解,提高学生对计算机系统的综合设计能力。
1.1 TEC-4计算机组成原理实验系统的特点(1)计算机模型简单、实用,运算器数据通路、控制器、控制台各部分划分清晰。
(2)计算机模型采用了数据总线和指令总线双总线体制,能够实现流水控制。
(3)控制器有微程序控制器、硬联线控制器两种类型,每种类型又有流水和顺序两种方案。
(4)寄存器堆由1片ispLSI1016组成,运算器由1片ispLSI1024组成,设计新颖。
计算机科学学院计算机组成原理实验指导书(适用于计算机科学学院所有专业)计算机系统结构教研室2015年6月修订目录第1章TEC-8计算机硬件综合实验系统 (1)1.1TEC-8实验系统的用途 (1)1.2TEC-8实验系统技术特点 (1)1.3TEC-8实验系统组成 (1)1.4逻辑测试笔 (2)1.5TEC-8实验系统结构和操作 (2)1.6模型计算机指令系统 (5)1.7开关、按钮、指示灯 (6)1.8实验准备 (7)第2章计算机组成原理基本实验 (10)2.1运算器组成实验 (10)2.2双端口存储器实验 (14)2.3数据通路实验 (18)2.4微程序控制器实验 (22)第1章TEC-8计算机硬件综合实验系统1.1TEC-8实验系统的用途TEC-8计算机硬件综合实验系统,以下简称TEC-8实验系统,是清华大学科教仪器厂生产的一个专利产品,专利号ZL200720149391.9。
它用于数字逻辑与数字系统、计算机组成原理、计算机体系结构三门课程的实验教学,也可用于数字系统的研究开发,为提高学生的动手能力、培养学生的创新精神提供了一个良好的舞台1.2TEC-8实验系统技术特点⑴模型计算机采用8位字长、简单而实用,有利于学生掌握模型计算机整机的工作原理。
通过8位数据开关用手动方式输入二进制测试程序,有利于学生从最底层开始了解计算机工作原理。
⑵指令系统采用4位操作码,可容纳16条指令。
已实现加、减、与、加1、存数、取数、条件转移、无条件转移、输出、中断返回、开中断、关中断和停机等14条指令,指令功能非常典型。
⑶采用双端口存储器作为主存,实现数据总线和指令总线双总线体制,实现指令流水功能,体现出现代CPU设计思想。
⑷控制器采用微程序控制器和硬连线控制器2种类型,体现了当代计算机控制器技术的完备性。
⑸微程序控制器和硬连线控制器之间的转换采用独创的一次全切换方式,切换不用关掉电源,切换简单、安全可靠。
⑹控制存储器中的微代码可用PC计算机下载,省去了E2PROM器件的专用编辑器和对器件的插、拔。
第一部分实验基本要求一. 概述《计算机组成原理》是一门理论性、实践性很强的课程。
为了帮助学生掌握其基本理论和基本概念,学生必须通过一定数量的实验环节来验证、巩固并加深自己对所学理论知识内容的理解。
本实验指导书共设置了六个基本实验和两个选修实验,学生根据教学大纲要求完成规定的必修实验,并尽可能地通过选修实验以及课程设计等加深对计算机组成结构的逻辑特性的理解,加深对运算器、控制器工作原理的理解,加深对计算机指令、寻址方式的设计原理、执行过程的理解。
从而提高学生对计算机组成原理、工作原理的认识程度,同时,在硬件开发环境的使用方面也将得到进一步的训练。
本实验指导书适用于本科计算机科学与技术专业或相关专业。
二. 实验环境《计算机组成原理》实验所需的硬件环境是微型计算机和专用的TEC-XP+实验系统平台。
同时,学生应具备数字逻辑电路、汇编语言程序设计等课程的相关知识。
.三. 实验要求1. 实验注意事项⑴禁止插拔总线。
⑵禁止带电插拔,电源接通时,严禁进行任何联机操作。
⑶机器发生故障时应及时报告,不要擅做处理。
⑷不要随意修改计算机设置及参数。
2. 实验一般步骤⑴编辑汇编语言源程序、汇编生成可执行文件。
⑵关闭实验台电源。
⑶连接线路。
⑷打开实验箱电源,运行程序,观察实验结果。
⑸需要调整联机时,需在断电情况下进行。
3. 实验预习⑴学生在实验前必须仔细阅读实验指导书,查阅有关数据,复习相关基础理论,在此基础上写出实验预习报告。
实验预习报告作为正式实验报告的一部分。
⑵实验预习报告的内容包括:①实验内容的熟悉。
②实验目的的明确。
③画出实验相关的线路图或时序图或流程图。
④初步计算实验数据。
⑤编制实验应用程序。
4. 进行实验⑴学生在进行实验前,教师需检查预习报告,学生应能回答实验指导教师有关实验内容的提问。
若发现学生预习不充分或没有预习时,教师应提出批评,或令学生完成实验预习后再进行实验。
⑵学生在进行实验时,必须遵守实验室规定和操作规则,服从指导教师或实验室工作人员的指导。
《计算机组成原理》讲稿贾茂盈计算机学院计算机技术系第一章计算机系统概论1.1 计算机的分类和应用1.1.1 计算机的分类计算机分类:模拟:处理在时间和数值上连续的量数字:处理离散的量数字计算机分类:专用计算机:如工控机、DSP、IOP等通用计算机:GPP通用机分类:巨型机(Super-Computer)、大型机(Mainframe)、中型机(Medium-size Computer)、小型机(minicomputer)、微型机(microcomputer)、单片机(Single-Chip Computer)1.1.2 计算机的应用科学计算传统方式:工作量大、人工处理慢自动控制:数控机床、流水线控制测量和测试:提高精度、在恶劣条件下的测量信息处理:教育、卫生:计算机辅助教学(CAI)、多媒体教室、CT(Computerizedtomography)家电人工智能1.2 计算机的硬件1.2.1 数字计算机的硬件组成五大组成部分:运算器、控制器、存储器、输入/输出设备。
概念:存储单元、地址、存储容量、外存储器、内存储器、指令、程序、指令的组成、存储程序、程序控制、指令系统、指令周期、执行周期、CPU、主机、数据字、指令字、数据流、指令流、适配器。
冯·诺依曼体系结构:(1) 采用二进制形式表示数据和指令数据和指令在代码的外形上并无区别.都是由0和1组成的代码序列,只是各自约定的含义不同而已。
采用二进制、使信息数字化容易实现,可以用二值逻辑工具进行处理。
程序信息本身也可以作为被处理的对象,进行加工处理,例如对照程序进行编译,就是将源程序当作被加工处理的对象。
(2) 采用存储程序方式这是诺依曼思想的核心内容。
如前所述,它意味着事先编制程序,事先将程序(包含指令和数据)存入主存储器中,计算机在运行程序时就能自动地、连续地从存储器中依次取出指令且执行。
这是计算机能高速自动运行的基础。
计算机的工作体现为执行程序,计算机功能的扩展在很大程度上体现为所存储程序的扩展。
长沙学院计算机组成原理实验指导书计算机系硬件教研室编(内部使用)2014年2月目录实验一静态随机存储器实验 (4)1.1 实验目的 (4)1.2 实验设备 (4)1.3 实验原理 (4)1.4 实验步骤 (5)1.5 数据记录表格 (8)1.6 问题与思考 (8)实验二系统总线和具有基本输入输出功能的总线接口实验 (9)2.1 实验目的 (9)2.2 实验设备 (9)2.3 实验原理 (9)2.4 实验步骤 (10)2.5 问题与思考 (12)实验三基本运算器实验 (13)3.1 实验目的 (13)3.2 实验设备 (13)3.3 实验原理 (13)3.4 实验步骤 (14)3.5 问题与思考: (17)实验四超前进位加法器设计实验 (18)4.1 实验目的 (18)4.2 实验设备 (18)4.3 实验原理 (18)4.4 实验步骤 (22)4.5 问题与思考 (23)实验五微程序控制器实验 (24)5.1 实验目的 (24)5.2 实验设备 (24)5.3 实验原理 (24)5.4 实验步骤 (30)5.5 问题与思考 (32)实验六基本模型机设计与实现 (33)6.1 实验目的 (33)6.2 实验设备 (33)6.3 实验原理 (33)6.4 实验步骤 (36)6.5 问题与思考 (39)课程设计内容 (40)复杂模型机设计 (40)一目的 (40)二设备 (40)三原理 (40)四总体设计 (42)五、步骤 (48)附件1 软件使用说明 (54)附录2 时序单元介绍 (63)实验一 静态随机存储器实验1.1 实验目的掌握静态随机存储器RAM 工作特性及数据的读写方法。
1.2 实验设备PC 机一台,TD-CMA 实验系统一套。
1.3 实验原理实验所用的静态存储器由一片6116(2K ×8bit )构成(位于MEM 单元),如图1-1所示。
6116有三个控制线:CS (片选线)、OE (读线)、WE (写线),其功能如表1-1所示,当片选有效(CS=0)时,OE=0时进行读操作,WE=0时进行写操作,本实验将CS 常接地。
《计算机组成原理》实验指导书课程名称:计算机组成原理(Principle of Computer Organization)课程类别:必修编号:091204 学时:8H编者姓名:薛纪文单位:计算机科学学院职称:副教授授课对象:本科生专业:计算机科学与技术年级:三年级先修课程:《数字逻辑与数字系统》、《程序设计》课程目的《计算机组成原理》是计算机科学与技术专业本科教学中的一门技术基础课。
通过本课程的学习,使学生掌握计算机硬件各子系统的组成原理及实现技术,建立计算机系统的整体概念,对设计开发计算机系统有重要作用。
为今后学习计算机网络、计算机体系结构、分布与并行处理等课程打下基础。
实验一运算器组成的实验一、实验目的1、掌握算术逻辑运算加、减、乘、与的工作原理。
2、熟悉简单运算的数据传送通路。
3、验证实验台运算的8位加、减、与、直通功能。
4、验证实验台的4位乘4位功能。
5、按给定数据,完成几种指定的算术和逻辑运算。
二、实验电路图6示出了本实验所用的运算器数据通路图。
ALU由1片ispLSI1024构成。
四片4位的二选一输入寄存器74HC298构成两个操作数寄存器DR1和DR2,保存参与运算的数据。
DR1接ALU的B数据输入端口,DR2接ALU的A数据输入端口,ALU的输出在ispLSI1024内通过三态门发送到数据总线DBUS7-DBUS0上,进位信号C保存在ispLSI1024内的一个D寄存器中。
当实验台下部的IR/DBUS开关拔到DBUS位置时,8个红色发光二极管指示灯接在数据总线DBUS上,可显示运算结果或输入数据。
另有一个指示灯C显示运算进位信号状态。
由ispLSI1024构成的8位运算器的运算类型由选择端S2,S1,S0选择,功能如表3所示。
表3 运算器运算类型选择表进位C只在加法运算和减法运算时产生,与、乘、直通操作不影响进位C 的状态,即进位C保持不变。
减法运算采用加减数的反码再加以1实现。
计算机组成原理专周报告
成都电子机械高等专科学校计算机工程系
`
目录
一、项目名称11
二、实验目的11
三、不恢复余数的阵列除法器介绍11
四、逻辑流程图及原理33
算法流程33
粗框图 33
CSA逻辑结构图33
原理分析33
五、实例结果及求解过程77
实例结果图77
实例求解过程88
六、心得体会:99
计算机组成原理专周报告
一、项目名称
原码阵列除法器
二、实验目的
1)理解原码阵列除法运算的规则。
2)掌握原码阵列除法器设计思想,设计一个原码阵列除法器。
3)熟悉proteus 7 professional软件的使用。
4)复习巩固课堂知识,将所学知识运用于实际,做到学以致用。
三、不恢复余数的阵列除法器介绍
阵列式除法器是一种并行运算部件,采用大规模集成电路制造,与早期的串行除法器相比,阵列除法器不仅所需的控制线路少,而且能提供令人满意的高速运算速度。
阵列除法器有多种多样形式,如不恢复余数阵列除法器,补码阵列除法器等等。
我们所用到的就是不恢复余数的阵列除法器。
设:所有被处理的数都是正的小数(仍以定点小数为例)。
不恢复余数的除法也就是加减交替法。
在不恢复余数的除法阵列中,每一行所执行的操作究竟是加法还是减法, 取决于前一行输出的符
号与被除数的符号是否一致。
当出现不够减时,部分余数相对于被除数来说要改变符号。
这时应该产生一个商位“0”,除数首先沿对角线右移,然后加到下一行的部分余数上。
当部分余数不改变它的符号时, 即产生商位“1”,下一行的操作应该是减法。
图(四)示出了 (4位÷4位)的不恢复余数阵列除法器的逻辑原理图。
由图看出,该阵列除法器是用一个可控加法/减法(CAS)单元所组成的流水阵列来实现的。
推广到一般情况,一个(n+1)位除(n+1)位的加减交替除法阵列由(n+1)2个CAS单元组成,其中两个操作数(被除数与除数)都是正的。
单元之间的互连是用n=3的阵列来表示的。
这里被除数X是一个6位的小数(双倍长度值):X=0.A1A2A3A4A5A6它是由顶部一行和最右边的对角线上的垂直输入线来提供的。
除数Y是一个3位的小数:Y=0.B1B2B3 它沿对角线方向进入这个阵列。
这是因为,在除法中所需要的部分余数的左移,可以用下列等效的操作来代替:即让余数保持固定,而将除数沿对角线右移。
商Q是一个3位的小数:Q=0.Q1Q2Q3 它在阵列的左边产生。
余数r是一个6位的小数:r=0.00r0r1r2r3 它在阵列的最下一行产生。
四、逻辑流程图及原理
算法流程
粗框图
CSA逻辑结构图
可控加法/减法(CAS)单元,包含一个全加器和一个控制加减的异或门,也就是电路图上的一个74ls86和一个7482的组合,它用于并行除法流水逻辑阵列中,它有四个输出端和四个输入端。
本位输
入Ai及Bi,低位来进位(或借位)信号Ci,加减控制命令P;输出本位和(差)Si及进位信号Ci+1,除数Bi要供给各级加减使用,所以又输往下一级。
当输入线P=0时,CAS作加法运算;当P=1时,CAS作减法运算。
CAS单元的输入与输出的关系可用如下一组逻辑方程来表示:
Si=Ai⊕(Bi⊕P)⊕Ci
Ci+1=(Ai+Ci)•(Bi⊕P)+AiCi (1)
当P=0时,方程式(2.32)就等于式(2.23),即得我们熟悉的一位全加器(FA)的公式:
Si=Ai⊕Bi⊕Ci
Ci+1=AiBi+BiCi+AiCi
当P=1时,则得求差公式:
Si=Ai⊕Bi⊕Ci
Ci+1=AiBi+BiCi+AiCi
其中Bi=Bi⊕1
在减法情况下,输入Ci称为借位输入,而Ci+1称为借位输出。
为说明CAS单元的实际内部电路实现,将方程式(1)加以变换,可得如下形式:
Si=Ai⊕(Bi⊕P)⊕Ci
=AiBiCiP+AiBiCiP+AiBiCiP+AiBiCiP
+AiBiCiP +AiBiCiP+AiBiCiP+AiBiCiP
Ci+1=(Ai+Ci)(Bi⊕P)+AiCi
=AiBiP+AiBiP+BiCiP+BiCiP+AiCi
在这两个表达式中,每一个都能用一个三级组合逻辑电路(包括反向器)来实现。
因此每一个基本的CAS单元的延迟时间为3T单元。
原码除法先取绝对值相除,A0与B0同号,均为0,第一行应执行0.A1A2A3-0.B1B2B3,所以该行的控制电位P1=1,并将这个1作为第一行末位的初始进位输入。
因为|X|<|Y|,所以相减后符号位的进位输出为0,即商符为0(如果是异号相除,以后再加负号)。
第二行的P2=0,作加法操作,并补充一位被除数A2,以后的各行操作与此相似。
假设第i行够减,在高位将有进位输出,相应的Qi=1;这个1又作为下一行的P。
若第i行不够减,则高位无进位输出,相应的Qi=0,下一行做减法。
说明:
1.最上面一行所执行的初始操作通常是减法(P=1),因此最上面一行的控制线P固定置成“1”。
2.减法是+[-y]补的运算来实现。
这时右端各CAS单元上的反馈线用作初始的进位输入。
3.每一行最左边的单元的进位输出决定着商的数值。
将当前的商反馈到下一行,我们就能确定下一行的操作。
(由于最高进位输出信号
指示出当前的部分余数的符号,因此,它可决定下一行的操作将进行加法还是减法)
4.在进行运算时,沿着每一行都有进位(或借位)传播,同时所有行在它们的进位链上都是串行连接。
而每个CAS单元的延迟时间为3T单元.因此, 考虑最大情况下的信号延迟,其除法执行时间为:
td=(n+1)2×3T 其中n为尾数位数。
五、实例结果及求解过程实例结果图
此例便是使用原码阵列除法器进行除法运算的例子。
我们看到,当被除数21H和除数05H送到阵列除法器输入端后,经过3(n+1)2T 时间延迟,便在除法器输出端得到稳定的商数6和余数E(调整后为5)的信号电平。
实例求解过程
X=21H=00100001,Y=05H=0101,求X/Y=?
A=|X|=00010101,B=|Y|=00101,-B=11011
被除数A 00100001
-B 11011
余数为负11111<0 Q3=0
移位 11110
+B 00101
余数为正 00011>0 Q2=1
移位 00110
-B 11011
余数为正 00001>0 Q1=1
移位00011
-B 11011
余数为负11110<0 Q0=0
图(四)实例结果图
+B 00101
恢复余数00011
故得商=1Q3Q2Q1Q0=00110(第一位是符号位)=6(16进制)余数=00011=3(16进制)
六、心得体会:
在这个专周刚刚开始的时候,为了从四个项目中选出最适合自己的项目,刚开始那两天就在对四个项目进行分析,本来决定做补码乘法器的,但因为中途项目被分配到各个同学手中,所以最终以原码阵列除法器为设计项目,进行分析处理。
虽然在项目分析处理的过程中遇到了各种各样的问题,但是有其他同学的帮助,所有的问题也都迎刃而解了,最终,在同学的帮助下,完成了原码阵列除法器的分析处理。
在这个专周里面不仅仅是深刻了解原码阵列除法器,对补码阵列乘法器、补码乘法器、原码阵列乘法器也有了很深刻的认识;对他们的设计思想、工作原理、算法都熟练掌握了;对四则运算过程的了解也深入了很多;也了解了自己目前的水平,为期末的检测打了一针预防针;总的来说,此次专周,收获颇丰,不仅因为收获了成功,也因为收获了不足。
最后,我对曾经帮助过我的同学表示深深的感谢!我以后一定会继续努力,完善自己。