第13章_组合逻辑电路和时序逻辑电路习题答案

3.4当输入变量取何值时，图3.49中各逻辑电路图等效。
解：∵
∴当 和 的取值相同（即都取0或1）时，这三个逻辑电路图等效。
3.5假定 代表一个两位二进制正整数，用“与非”门设计满足如下要求的逻辑电路：
⑴ ；（Y也用二进制数表示）
因为一个两位二进制正整数的平方的二进制数最多有四位，故输入端用A、B两个变量，输出端用Y3、Y2、Y1、Y0四个变量。
⑴ =∑m(0,4,5,6,7)=∏M(1,2,3)（如下卡诺图1）
⑵ =∑m(4,5,6,7,12,13,14,15)
=∏M(0,1,2,3,8,9,10,11)（如下卡诺图2）
⑶ =∑m(0,1,2,3,4)
=∏M(5,6,7,8,9,10,11,12,13,14,15)（如下卡诺图3）
2.8用卡诺图化简下列函数,并写出最简“与-或”表达式和最简“或-与”表达式：
1两个输出zx若所有的位的数都相等最后输出zx时输出zx1zy0比较结果时输出zx0zy1比较结果因题意要求要求用尽可能少的状态数作出状态图和状态表并作尽可能的逻辑门和触发器来实现故采用moore型电路用两个表示zyy表示zx
毛法尧第二版
习题一
1.1把下列不同进制数写成按权展开式:
⑴(4517.239)10= 4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3
Y= Y + XY=Y+XZ=(X+Y)(Y+Z)=(X+Y)(Y+Z)
Z= Z + XZ=Z+XY=(X+Z)(Y+Z) =(X+Y)(Y+Z)
故Y=Z。

时序逻辑电路课后习题答案时序逻辑电路课后习题答案时序逻辑电路是数字电路中的一种重要类型，它在数字系统中起到了关键的作用。

通过时序逻辑电路，我们可以实现各种复杂的功能，例如计数器、寄存器、状态机等。

然而，在学习过程中，我们常常会遇到一些难题，下面我将为大家提供一些常见时序逻辑电路习题的答案，希望能够对大家的学习有所帮助。

1. 设计一个4位二进制计数器，要求计数范围为0-9，采用时序逻辑电路实现。

答案：这是一个常见的计数器设计问题。

我们可以使用四个触发器构成一个4位二进制计数器。

每个触发器的输出作为下一个触发器的时钟输入，形成级联结构。

每当计数器的值达到9时，我们需要将其清零，即将四个触发器的输入端都置为0。

这样，当计数器的值达到9时，下一个时钟脉冲到来时，触发器的输出将变为0，实现了计数器的循环。

2. 设计一个状态机，实现一个简单的交通信号灯系统。

红灯亮20秒，绿灯亮30秒，黄灯亮5秒，然后再次循环。

答案：这是一个典型的状态机设计问题。

我们可以使用两个触发器来实现该状态机。

首先，我们需要定义三个状态：红灯状态、绿灯状态和黄灯状态。

然后，我们可以使用一个计数器来计时。

当计时达到20秒时，状态机切换到绿灯状态；当计时达到50秒时，状态机切换到黄灯状态；当计时达到55秒时，状态机切换到红灯状态。

然后，状态机重新开始计时，循环执行上述过程。

3. 设计一个电梯控制系统，实现电梯的上升和下降功能，并能够响应乘客的楼层请求。

答案：电梯控制系统是一个较为复杂的时序逻辑电路设计问题。

我们可以使用一个状态机来实现该系统。

首先，我们需要定义电梯的各个状态，例如静止状态、上升状态和下降状态。

然后，我们可以使用一个计时器来计时，以确定电梯的运行时间。

当电梯处于静止状态时，它可以响应乘客的楼层请求，并根据请求的楼层决定是上升还是下降。

当电梯到达目标楼层时，它会停止运行并等待下一个请求。

当电梯处于上升或下降状态时，它会根据当前楼层和目标楼层的差值来确定运行方向，并在到达目标楼层后停止运行。

《组合逻辑电路》练习题及答案[3.1]分析图P3.1电路的逻辑功能，写出Y1、、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。

[解]、Z=0A、1时A3.3所示。

P3.4所示。

M S单独工点时M L和要求电路真值表中的C A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A3.4(a)化简后得到：C B A M S +=， B M L =（M S 、M L的1状态表示工作，0状态表示停止）。

逻辑图如图A3.4(b)。

[3.5] 设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。

可以采用各种逻辑功能的门电路来实现。

[解] 题3.5的真值表如表A3.5所示。

D 4、D 3与足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。

74LS148的逻辑图如图P3.7所示，其功能表如表P3.7所示。

表 P3.7 74LS148的功能表A 、B 、C 、L 1、0为0000～2）工作，P3.10输 入21O 123用外加与非门实现之，如图A3.10所示。

[3.11] 画出用4线-16线译码器74LS154（参见题3.9）和门电路产生如下多输出逻辑函数的逻辑图。

[解]电路图如图A3.11所示。

[3.12] 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。

输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。

[解] 设a i 为被减数，b i 为减数，c i-1为来自低位的借位，首先列出全减器真值表，然后将Di ，Ci 表达式写成非-与非形式。

最后外加与非门[3.13] 74LS153[解] [3.14]如表P3.14 [解][3.15][解] [3.16] [解] 与4选1[3.17][解] 则 D =41507632 如图A3.17所示。

[3.18] 用8选1数据选择器CC4512（参见题3.14）产生逻辑函数[解] 将Y 变换成最小项之和形式。

第4章[题]．分析图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。

图P4.1B YAP 56P P =图解：（1）逻辑表达式()()()5623442344232323232323Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+()()()2323Y P P C P P CAB AB C AB ABC AB AB C AB AB CABC ABC ABC ABC=+=+++=+++=+++（2）真值表（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。

[题] 分析图电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。

图P4.3B1Y 2[解]解： 2Y AB BC AC =++12Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（））由真值表可知：、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。

[题] 图是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。

图P4.4[解]（1）COMP=1、Z=0时，TG1、TG3、TG5导通，TG2、TG4、TG6关断。

，（2）COMP=0、Z=0时，Y1=A1，Y2=A2，Y3=A3，Y4=A4。

、COMP=1、Z=0时的真值表、Z=0的真值表从略。

[题] 用与非门设计四变量的多数表决电路。

当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。

[解] 题的真值表如表所示，逻辑图如图(b)所示。

时序逻辑电路试题及答案一、单选题1.CP有效时，若JK触发器状态由1翻转为0，则此时JK输入端必定有A、J=0B、J=1C、K=0D、K=1【正确答案】：D2.主从RS触发器是在时钟脉冲CP的( )，根据输入信号改变状态。

A、低电平期间B、高电平期间C、上升沿时刻D、下降沿时刻【正确答案】：D3.仅具有置0和置1功能的触发器是A、RS触发器B、JK触发器C、D触发器D、T触发器【正确答案】：C4.关于JK触发器的错误表述是A、对于输入信号没有制约条件B、不允许JK同时为1C、允许JK同时为1D、允许JK同时为0【正确答案】：B5.D触发器当D=Q时，实现的逻辑功能是A、置0B、置1C、保持D、翻转【正确答案】：C6.JK触发器有( )触发信号输入端。

A、一个B、二个C、三个D、四个【正确答案】：B7.下列哪项表示基本RS触发器的符号A、B、C、D、【正确答案】：A8.D触发器在CP脉冲有效的情况下能实现的功能是A、置0和置1B、置1和保持C、置0和保持D、保持和翻转【正确答案】：A9.基本RS触发器是( )。

A、组合逻辑电路B、单稳态触发器C、双稳态触发器D、无稳态触发器10.双D集成触发器CD4013的时钟脉冲CP的引脚是A、14脚B、7脚C、3脚与11脚D、5脚与11脚【正确答案】：C11.与非型同步RS触发器，CP=1期间，( )，触发器维持原态。

A、R=0，S=0B、R=0，S=1C、R=1，S=0D、R=1，S=1【正确答案】：A12.主从JK触发器的初态为0，JK=01时，经过2021个触发脉冲后，其状态变化及输出状态为A、一直为0B、由0变为1，然后一直为1C、在01间翻转，最后为1D、在01间翻转，最后为013.对双JK集成触发器74LS112引脚功能叙述错误的是A、16脚是VccB、8脚是GNDC、1脚是CP1D、16脚是GND【正确答案】：D14.D触发器用作计数型触发器时，输入端D的正确接法是A、D=0B、D=1C、D=D=Q【正确答案】：C15.JK触发器中，当JK取值相同时，则Q等于A、J⊕QB、QC、1D、016.在RS触发器的逻辑符号中表示A、低电平时置1B、高电平时置1C、低电平时置0D、高电平时置0【正确答案】：C17.JK触发器，若J=，K= Q，则可实现的逻辑功能是A、置0B、置1C、保持D、翻转【正确答案】：D18.D触发器有( )触发信号输入端。

第4章[题]．分析图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。

图P4.1B YAP 56P P =图解：（1）逻辑表达式()()()5623442344232323232323Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+()()()2323Y P P C P P CAB AB C AB ABC AB AB C AB AB CABC ABC ABC ABC=+=+++=+++=+++（2）真值表（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。

[题] 分析图电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。

图P4.3B1Y 2[解]解： 2Y AB BC AC =++12Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（））由真值表可知：、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。

[题] 图是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。

图P4.4[解]（1）COMP=1、Z=0时，TG1、TG3、TG5导通，TG2、TG4、TG6关断。

，（2）COMP=0、Z=0时，Y1=A1，Y2=A2，Y3=A3，Y4=A4。

、COMP=1、Z=0时的真值表、Z=0的真值表从略。

[题] 用与非门设计四变量的多数表决电路。

当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。

[解] 题的真值表如表所示，逻辑图如图(b)所示。

数电习题及答案(总32页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--一、时序逻辑电路与组合逻辑电路不同，其电路由组合逻辑电路和存储电路（触发器）两部分组成。

二、描述同步时序电路有三组方程，分别是驱动方程、状态方程和输出方程。

三、时序逻辑电路根据触发器的动作特点不同可分为同步时序逻辑电路和异步时序逻辑电路两大类。

四、试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。

解：驱动方程：001101J KJ K Q====状态方程：100111010nnQ QQ Q Q Q Q++==+输出方程：10Y Q Q=状态图：功能：同步三进制计数器五、试用触发器和门电路设计一个同步五进制计数器。

解：采用3个D触发器，用状态000到100构成五进制计数器。

（1）状态转换图（2）状态真值表（3）求状态方程（4）驱动方程（5）逻辑图（略）[题] 分析图所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。

解：触发器的驱动方程2001021010211J Q K J Q J QQ K Q K ====⎧⎧⎧⎨⎨⎨==⎩⎩⎩ 触发器的状态方程120011010112210n n n Q Q Q Q Q Q Q Q Q Q Q Q +++==+=⎧⎪⎪⎨⎪⎪⎩输出方程 2Y Q = 状态转换图如图所示所以该电路的功能是：能自启动的五进制加法计数器。

[题] 试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。

解：驱动方程输出方程 状态方程状态转换图如图 所示功能：所以该电路是一个可控的3进制计数器。

[题] 分析图时序电路的功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。

自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。

2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。

3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。

输入输出均为低电平有效。

当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。

4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。

5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。

6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。

7．一位数值比拟器，输入信号为两个要比拟的一位二进制数，用A 、B 表示，输出信号为比拟结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，那么Y (A ＞B )的逻辑表达式为B A 。

8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。

9．多位加法器采用超前进位的目的是简化电路结构 × 。

〔√，× 〕 10．组合逻辑电路中的冒险是由于 引起的。

A ．电路未到达最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。

A ．01→10B ．00→10C ．10→11D ．11→0113．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。

A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的根本电路结构形式。

数字电路基础-组合逻辑电路和时序逻辑电路考试试卷（答案见尾页）一、选择题1. 数字电路中的基本逻辑门有哪些？A. 或门B. 与门C. 非门D. 异或门E. 同或门2. 下列哪种逻辑电路可以实现时序控制？A. 组合逻辑电路B. 时序逻辑电路C. 计数器D. 编码器3. 在组合逻辑电路中，输出与输入的关系是怎样的？A. 输出总是与输入保持相同的逻辑状态B. 输出仅在输入发生变化时改变C. 输出与输入没有直接关系D. 输出在输入未知时保持不变4. 时序逻辑电路中的时钟信号有何作用？A. 提供时间信息B. 控制电路的工作顺序C. 改变电路的工作频率D. 用于解码5. 下列哪种器件是时序逻辑电路中常见的时序元件？A. 计数器B. 编码器C. 解码器D. 触发器6. 组合逻辑电路和时序逻辑电路的主要区别是什么？A. 组合逻辑电路的输出与输入存在一对一的逻辑关系；时序逻辑电路的输出与输入之间存在时间上的依赖关系。

B. 组合逻辑电路只能处理数字信号；时序逻辑电路可以处理模拟信号。

C. 组合逻辑电路中没有存储单元；时序逻辑电路中存在存储单元（如触发器）。

D. 组合逻辑电路的响应速度较快；时序逻辑电路的响应速度较慢。

7. 在组合逻辑电路中，如果输入信号A和B都为，则输出F将是：A. 0B. 1C. 取决于其他输入信号D. 无法确定8. 在时序逻辑电路中，触发器的时钟信号来自哪里？A. 外部时钟源B. 内部时钟源C. 控制器D. 数据输入端9. 时序逻辑电路的设计通常涉及哪些步骤？A. 确定逻辑功能需求B. 选择合适的触发器C. 设计状态转移方程D. 将设计转换为实际电路E. 对电路进行仿真和验证二、问答题1. 什么是组合逻辑电路？请列举几种常见的组合逻辑电路，并简述其工作原理。

2. 时序逻辑电路与组合逻辑电路有何不同？请举例说明。

3. 组合逻辑电路中的基本逻辑门有哪些？它们各自的功能是什么？4. 什么是触发器？它在时序逻辑电路中的作用是什么？5. 组合逻辑电路设计的基本步骤是什么？请简要说明。

课题一组合逻辑电路任务 1 逻辑门电路的识别和应用一、填空题1.与逻辑； Y=A ·B2.或逻辑； Y=A+B3.非逻辑； Y=4.与运算；或运算；非运算5.低电平6.输入电压 Vi ；输出电压 Vo7. 3.6V；0.3V8.输出端并；外接电阻 R；线与；线与；电平9.高电平；低电平；高阻态10.CMOS11.非门；非门二、选择题1. A2. C3. C4. D5. C6. A7. B8. B9. B10.A11.B12.B13.A三、简答题1. Y1：Y2：2.真值表逻辑函数式Y=ABC 3.真值表逻辑表达式Y1=ABY2=Y3= A+B逻辑符号4.5.任务 2 组合逻辑电路的分析和设计一、填空题1.高电平；低电平2.输入逻辑变量的各种可能取值；相应的函数值排列在一起3.逻辑变量；与；或；非4.两输入信号；异或门电路5.代数；卡诺图6.A+B+C ；A；A7.（ 1） n； n；（2）原变量；反变量；一；一8.与或式； 1； 09.组合逻辑电路；组合电路；时序逻辑电路；时序电路10.该时刻的输入信号；先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1.×2.√3.√4.√5.×6.√7.×四、简答题1.略2.（ 1） Y=A+ B（2）Y=AB + A B(3)Y=ABC+A + B +C+D=A + B +C+D3. (1)Y=A B C+ABC+ABC+ABC= A C+AC(2) Y= A CD+A B D + D+ACDAB(3)Y=C+ AB+AB4.状态表逻辑功能：相同出1，不同出 0逻辑图5.（ a）逻辑函数式Y=AB+ A B真值表逻辑功能：相同出1，不同出 0（b）逻辑函数式 Y=AB+BC+AC真值表逻辑功能：少数服从多数电路，即三人表决器。

6.Y=A ABC +B ABC +C ABC判不一致电路，输入不同，输出为1,；输入相同，输出为0。

1.组合电路如图所示，分析该电路的逻辑功能。

解：(1)由逻辑图逐级写出逻辑表达式ABC P =CP BP AP L ++=ABC C ABC B ABC A ++= (2)化简与变换CB A ABC C B A ABC C B A ABC L +=+++=++=)((3)由表达式列出真值表(4)分析逻辑功能由真值表可知，当A 、B 、C 三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。

2.由3线-8线译码74LS138（输出低电平有效）和4选1数据选择器（74LS153）组成如图所示的电路，B 1、B 2和C 1、C 2为二组二进制数，试列出真值表，并说明功能。

真值表A B CL解： 输出表达式： 212101122321F D C C D C C D C C D C C =+++021*********Y C C Y C C Y C C Y C C =⋅+⋅+⋅+⋅21021210212102121021A A A C C A A A C C A A A C C A A A C C =⋅+⋅+⋅+⋅2121212121212121B BC C B B C C B B C C B B C C =⋅+⋅+⋅+⋅功能说明：由地址码C 2C 1选择B 2B 1的最小项的反变量输出3.设计一个监视交通信号灯工作状态的逻辑电路。

正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。

要求：（1）用门电路实现（2）用3-8线译码器实现（3）用4选1数据选择器实现。

解：(1)用门电路实现真值表B 2C 1C 0 00 11 01 1F21B B 21B B 21B 21B B①逻辑抽象输入变量：R 、A 、G ，红、黄、绿灯；灯亮为1，不亮为0。

输出变量：Z--故障信号，正常工作Z 为0，发生故障Z 为1。

列出真值表②写出函数式并化简 Z R A G RAG RA G RAG RAG =++++ 经卡诺图化简得： Z R A G RA RG AG =+++ ③画出电路图(2)用3-8线译码器实现①标准与或式 03567 Z R A G RAG RA G RAG RAG m m m m m =++++=++++ ②化成与非-与非式 0356703567Z m m m m m m m m m m =++++=⋅⋅⋅⋅ ③设R =A 2、A =A 1、G =A 0 则03567Z Y Y Y Y Y =⋅⋅⋅⋅ ④画连线图(3)用4选1数据选择器实现①标准与或式 Z R A G RAG RA G RAG RAG =++++S =1时 4选1 010*********Y D A A D A A D A A D A A =+++ ②确定输入变量和地址码的对应关系令A =A 1，G = A 0 ( )()()1Z R A G R AG R AG AG =+++⋅ 则：0D R = 12D D R == 31D =4.分别用74LS153(4选1数据选择器)和74LS152(8选1)实现函数F=AB+BC+AC 。

思考题与习题题解5-1 填空题（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与电路原来所处的状态无关；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与信号作用前电路原来所处的状态有关。

（2）构成一异步n2进制加法计数器需要n 个触发器，一般将每个触发器接成计数或T’型触发器。

计数脉冲输入端相连，高位触发器的CP 端与邻低位Q端相连。

（3）一个4位移位寄存器，经过 4 个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过 4 个时钟脉冲CP后可串行输出4位数码。

（4）要组成模15计数器，至少需要采用 4 个触发器。

5-2 判断题（1）异步时序电路的各级触发器类型不同。

（×）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。

（×）（3）具有N 个独立的状态，计满N 个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。

（√）（4）计数器的模是指构成计数器的触发器的个数。

（×）5-3 单项选择题（1）下列电路中，不属于组合逻辑电路的是（D）。

A.编码器B.译码器C. 数据选择器D. 计数器（2）同步时序电路和异步时序电路比较，其差异在于后者( B )。

A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关（3）在下列逻辑电路中，不是组合逻辑电路的有( D)。

A.译码器B.编码器C.全加器D.寄存器（4）某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移8位，完成该操作需要（B）时间。

μS μS μS（5）用二进制异步计数器从0做加法，计到十进制数178，则最少需要（ C ）个触发器。

（6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分频器至少需要（B）个触发器。

（7）一位8421BCD码计数器至少需要（B）个触发器。

5-4 已知图5-62所示单向移位寄存器的CP 及输入波形如图所示，试画出0Q 、1Q 、2Q 、3Q 波形（设各触发初态均为0）。

组合逻辑电路练习题及答案一.填空题(10)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式不是唯一的，而其标准表达式是唯一的。

2．任意两个最小项之积为0，任意两个最大项之和为1。

3．对于逻辑函数BC+=，为了化简，利用逻辑代数的基本定理，可表示为CF+CAAB=，但这F+AAB 可能引起0型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为AA+。

4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为39。

5．在3.3V供电的数字系统里，所谓的高电平并不是一定是3.3V，而是有一个电压范围，我们把这个电压范围称为高电平容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平容限。

二.选择题(10)1．在下列程序存储器的种类中，可在线改写的有 b d。

a. PROM；b. E2PROM；c. EPROM；d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是d。

a. 机械式；b.电磁式；c. 分立元件式；d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。

下列各项中，为组合逻辑电路的是befgi ，为时序逻辑电路的是acdh。

a. 触发器；b. 译码器；c. 移位寄存器；d. 计数器；e. 加法器；f. 编码器；ｇ. 数值比较器；h. 寄存器；i. 多路选择器4．卡诺图上变量的取值顺序是采用b的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。

a. 二进制码；b. 循环码；c. ASCII码；d. 十进制码5．在可编程逻辑芯片中，有PROM、PAL、GAL、CPLD等多种结构方式，其中PROM是b，PAL 是c，GAL是a，CPLD是a。

自我测验题1．图T4.1所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是。

A．SR=0B．SR=1C．S+R=0D．S+R=1QG22QRS图T4.1 图T4.22．图T4.2所示为由与非门组成的基本SR锁存器，为使锁存器处于“置1”状态，其RS⋅应为。

A．RS⋅=00C．RS⋅=10D．RS⋅=113．SR锁存器电路如图T4.3所示，已知X、Y波形，判断Q的波形应为A、B、C、D 中的。

假定锁存器的初始状态为0。

XYXYABCD不定不定（a）(b)图T4.34．有一T触发器，在T=1时，加上时钟脉冲，则触发器。

A．保持原态B．置0C．置1D．翻转5．假设JK触发器的现态Q n=0，要求Q n+1=0，则应使。

A．J=×，K=0B．J=0，K=×C．J=1，K=×D．J=K=16．电路如图T4.6所示。

实现AQQ nn+=+1的电路是。

A AA AA ．B ．C ．D ．图T4.67．电路如图T4.7所示。

实现n n Q Q =+1的电路是 。

CPCPCPA ．B ．C ．D ．图T4.78．电路如图T4.8所示。

输出端Q 所得波形的频率为CP 信号二分频的电路为 。

1A ． B ． C ．D ．图T4.89．将D 触发器改造成T 所示电路中的虚线框内应是 。

TQ图T4.9A ．或非门B ．与非门C ．异或门D ．同或门 10．触发器异步输入端的作用是 。

A ．清0 B ．置1 C ．接收时钟脉冲 D ．清0或置1 11．米里型时序逻辑电路的输出是 。

A ．只与输入有关B ．只与电路当前状态有关C ．与输入和电路当前状态均有关D ．与输入和电路当前状态均无关12．摩尔型时序逻辑电路的输出是 。

A ．只与输入有关 B ．只与电路当前状态有关C ．与输入和电路当前状态均有关D ．与输入和电路当前状态均无关13．用n 只触发器组成计数器，其最大计数模为 。

A ．nB ．2nC ．n 2D ．2 n14．一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数B ．01100C ．01010D ．00111图T4.1516．电路如图T4.16所示，假设电路中各触发器的当前状态Q 2 Q 1 Q 0为100，请问在时钟作用下，触发器下一状态Q 2 Q 1 Q 0为 。

第十三章时序逻辑电路习题及答案一、填空题1、数字逻辑电路常分为组合逻辑电路和两种类型。

2、时序逻辑电路是指任何时刻电路的稳定输出信号不仅与当时的输入信号有关，而且与有关。

3、时序逻辑电路由两大部分组成。

4、时序逻辑电路按状态转换来分，可分为两大类。

5、时序逻辑电路按输出的依从关系来分，可分为两种类型。

6、同步时序电路有两种分析方法，一种是另一种是。

7、同步时序电路的设计过程，实为同步时序电路分析过程的过程。

8、计数器种类繁多，若按计数脉冲的输入方式不同，可分两大类。

9、按计数器进制不同，可将计数器分为。

10、按计数器增减情况不同，可将计数器分。

11、二进制计数器是逢二进一的，如果把n个触发器按一定的方式链接起来，可枸成。

12、一个十进制加法计数器需要由 J-K触发器组成。

13、三个二进制计数器累计脉冲个数为；四个二进制计数器累计脉冲个数为。

14、寄存器可暂存各种数据和信息，从功能分类，通常将寄存器分为。

15、数码输入寄存器的方式有；从寄存器输出数码的方式有。

16、异步时序逻辑电路可分为和。

17、移位寄存器中，数码逐位输入的方式称为。

18、计数器可以从三个方面进行分类：按__ _ _方式，按_________________方式，按______________方式。

19、三位二进制加法计数器最多能累计__个脉冲。

若要记录12个脉冲需要___个触发器。

20、一个四位二进制异步加法计数器，若输入的频率为6400H Z，在3200个计数脉冲到来后，并行输出的频率分别为______H Z，_____ H Z，____ H Z，_____ H Z。

一个四位二进制加法计数器起始状态为1001，当最低位接收到4个脉冲时，各触发器的输出状态是：Q0为__；Q1为__；Q2为__；Q3为__。

21、时序逻辑电路的特点是：任意时刻的输出不仅取决于______________，而且与电路的______有关。

22、寄存器一般都是借助有________功能的触发器组合起来构成的，一个触发器存储____二进制信号，寄存N位二进制数码，就需要__个触发器。

《时序逻辑电路》练习题及答案CP图P6J6・1Q；Q；Q；■y000Qr Y0 0 0 0 0 1 0 1 0 0 0 0 0 10 0 1 0 1 0 0 1 0 1 0 1 1 10 1 0 0 1 1 0 1 1 0 0 1 0 10 1 1 1 0 0 0 1 1 1 0 0 1 1电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。

[6.2]试分析图P6-2时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图。

A为输入逻辑变量。

[6J]分析图P6・l时序电路的逻辑功能•写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图，说明电路能否自启动。

Q11J >C1IK尸Y>C1L 1K>C1Q3驱动方程:人=匕=@丿2 = K? =Qi, 丿3=Q I Q，K3 = 03 ,Y=2状态方程:e笄=00"+迓㊉0：Q T= .输出方程：由状态方程可得状态转换表，如表6・1所示:所示。

电路可以自启动。

由状态转换表可得状态转换图，如图A&1A Y图P6-2CP图P6・3【解]___人=223, K] =1 ；丿2 =01,心=0仪3； Q 置=瓯・a ： er* =aa+aaQ ； y= Q2Q3电路的状态转换图如图A6・3所示，电路能够自启动。

Q3Q2Q1 /¥/0/O 图 A6-3[64] 分析图P6・4给出的时序电路，画出电路的状态转换图.检査电路能否自启动, 说明电路实现的功能。

A 为输入变量。

【解1 驱动方程：A =.状态方程：QT = A© , 输出方程：丫 =辺2餌=A^©=A(@+0)由状态方程可得状态转换表，如表6-2所示：由状态转换表 可得状态转换图，如图A&2所示0电路的逻辑功能是:判断A 是否连续输入四个和四个以上“T' 信号，是则YH,否则Y=0,Q2Q1 A/YA00 Q70 0 0 0 1 0 0 0 1 1 0 0 0 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 1 1 00 1 0 1 0 10 0[6.3] 试分析图P6・3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检査电路能否自启动0r°>ci一 IKr°t>ci丿3 = 2121* K3 = Q](2r' = aaa+aa1/1表6・YrHhCl L IK101/oZo□0Dll/O□IZo/I LIO100D007 r4>cirvci °2f >C1 -IKf=>Cl L-I IKCP图P64【解]__丿广K| = 1,代入到特性方程刖=W+K Q :.得：er' =:A=K2=A + a,代入到特性方程2賈=厶02" +斤20；,得： y== A ae,+AQQ由状态办程可得H 状态转换表，如髮6・4所示，状态转换图如图A6・4所示。

《计算机组成与结构》复习题及答案第1章一、一、选择题1、1、计算机系统应包括（ c ）。

A）运算器、存储器、控制器 B)主机与外部设备C）硬件系统与软件系统 D）系统软件与应用软件2、2、下列描述不正确的是（ c ）。

A）一种计算机的机器语言就是计算机的指令系统。

B) 汇编语言是一种符号语言，是与机器有关的语言。

C）高级语言是与机器无关的，高级语言源程序编译成目标程序之后，可在各种机器上运行。

D）只有机器语言程序在计算机中才能直接运行。

3、3、关于冯诺依曼计算机，下列叙述不正确的是（c ）A）计算机硬件由控制器、运算器、存储器、输入设备、输出设备五部分组成。

B) 数据和程序在计算机中都用二进制数表示，且存放于计算机的存储器这中。

C）冯诺依曼计算机是一种虚拟计算机系统。

D）目前的大多计算机还是基于冯诺依曼计算机的。

4、4、硬件在功能实现上比软件强的是（a ）。

A）速度快 B)成本低 C）灵活性强 D）实现容易5、5、在计算机系统的层次结构中，不属虚拟机的层次是（d ）。

A）高级语言计算机 B)OS语言计算机 C）汇编语言计算机D）机器语言6、6、把计算机的发展史划分为四代的依据是（ d ）。

A）计算机规模 B) 计算机速度 C）OS D）物理器件（逻辑元件）7、7、微型计算机出现在那一代（ d）A）第一代 B) 第二代 C）第三代 D）第四代8、8、下列叙述正确的是（ d ）。

A）大型计算机是指大型通用计算机，它属C/S模式的。

B) 巨型计算机更适合于高速度、大容量的计算机任务。

C）VAX、PDP都属于小型计算机，二者是相兼容的。

D）工作站可以认为是一种高性能的微型计算机。

9、9、下列计算任务与应用领域相匹配的是（ abcd）A）卫星与运载火箭轨道的计算/计算科学 B)企业信息系统/数据处理C）程控机床加工/计算机控制 D)智能机器人/人工智能10、10、对英文缩写解释正确的是（abcd ）A）CPU：中央处理单元 B)ALU：算术逻辑部件C）DBMS：数据库管理系统 D) CMD / CAD：计算机辅助制造/计算机辅助设计11、11、对计算机软件硬件资源进行管理的是（ b）A）高级语言处理程序B)操作系统C）数据库管理系统 D)应用程序12、12、计算机硬件系统直接运行的程序是（ b ）A）源程序B)目标程序C）汇编语言程序 D)高级语言程序13、13、将高级语言源程序转化目标程序的过程是（ b ）A）汇编B)编译 C）解释 D)译码13.反映计算机基本功能的是( c )。