组合逻辑电路练习题及答案

组合逻辑电路练习题及答案一.填空题(10)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式不是唯一的，而其标准表达式是唯一的。

2．任意两个最小项之积为0，任意两个最大项之和为1。

3．对于逻辑函数BC+=，为了化简，利用逻辑代数的基本定理，可表示为CF+CAAB=，但这F+AAB 可能引起0型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为AA+。

4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为39。

5．在3.3V供电的数字系统里，所谓的高电平并不是一定是3.3V，而是有一个电压范围，我们把这个电压范围称为高电平容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平容限。

二.选择题(10)1．在下列程序存储器的种类中，可在线改写的有 b d。

a. PROM；b. E2PROM；c. EPROM；d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是d。

a. 机械式；b.电磁式；c. 分立元件式；d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。

下列各项中，为组合逻辑电路的是befgi ，为时序逻辑电路的是acdh。

a. 触发器；b. 译码器；c. 移位寄存器；d. 计数器；e. 加法器；f. 编码器；ｇ. 数值比较器；h. 寄存器；i. 多路选择器4．卡诺图上变量的取值顺序是采用b的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。

a. 二进制码；b. 循环码；c. ASCII码；d. 十进制码5．在可编程逻辑芯片中，有PROM、PAL、GAL、CPLD等多种结构方式，其中PROM是b，PAL 是c，GAL是a，CPLD是a。

《组合逻辑电路》练习题及答案[3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。

[解]A 、B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。

[3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。

[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。

3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++= （2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。

COMP=1、Z=0时的真值表 COMP=0、Z=0的真值表从略。

[题 3.3] 用与非门设计四变量的多数表决电路。

当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。

[解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。

表A3.3[3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。

水箱中设置了3个水位检测元件A 、B 、C 。

水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。

现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。

试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。

[解] 题3.4的真值表如表A3.4所示。

真值表中的C B A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A3.4(a)化简后得到： C B A M S +=， B M L =（M S、M L的1状态表示工作，0状态表示停止）。

《组合逻辑电路》练习题及答案[3.1]分析图P3.1电路的逻辑功能，写出Y1、、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。

[解]、Z=0A、1时A3.3所示。

P3.4所示。

M S单独工点时M L和要求电路真值表中的C A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A3.4(a)化简后得到：C B A M S +=， B M L =（M S 、M L的1状态表示工作，0状态表示停止）。

逻辑图如图A3.4(b)。

[3.5] 设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。

可以采用各种逻辑功能的门电路来实现。

[解] 题3.5的真值表如表A3.5所示。

D 4、D 3与足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。

74LS148的逻辑图如图P3.7所示，其功能表如表P3.7所示。

表 P3.7 74LS148的功能表A 、B 、C 、L 1、0为0000～2）工作，P3.10输 入21O 123用外加与非门实现之，如图A3.10所示。

[3.11] 画出用4线-16线译码器74LS154（参见题3.9）和门电路产生如下多输出逻辑函数的逻辑图。

[解]电路图如图A3.11所示。

[3.12] 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。

输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。

[解] 设a i 为被减数，b i 为减数，c i-1为来自低位的借位，首先列出全减器真值表，然后将Di ，Ci 表达式写成非-与非形式。

最后外加与非门[3.13] 74LS153[解] [3.14]如表P3.14 [解][3.15][解] [3.16] [解] 与4选1[3.17][解] 则 D =41507632 如图A3.17所示。

[3.18] 用8选1数据选择器CC4512（参见题3.14）产生逻辑函数[解] 将Y 变换成最小项之和形式。

第十一章组合逻辑电路习题及答案一、填空题1、数字电路中的逻辑电路按功能可分为电路和电路两种类型。

2、组合电路的特点：输出状态仅仅取决于输入值的组合，而与无关。

3、电路结构看，组合电路具有两个特点：（1）电路由电路组成，不包含任何元件，（2）电路中不存在任何回路。

4、电路的分析，是根据给定的电路，写出表达式，并以此来描述它的，确定对于的关系。

5、不考虑进位输入，只将本位两数相加，称为。

6、组合逻辑电路的分析，一般按以下步骤进行：第一步：根据给定的逻辑电路，写出。

第二步：化简逻辑电路的。

第三步：根据化简后的逻辑函数表达式列。

第四步：描述。

7、当两个本位数相加，再考虑进位数时，叫。

8、全加器有个输入，个输出。

9、全加器一个输出为，另一个输出为。

10、全加器的本位和输出表达式S n= ,进位输出表达式C n= 。

11、一个输出N位代码的二进制编码器，可以表示种输入信号。

12、二进制编码器是将输入信号编成的电路。

13、二进制译码器是将翻译成相对应的的电路。

14、二一十进制编码器是将，分别编成对应的的电路。

15、二一十进制译码器是将翻译成相对应的。

二、选择题1、组合电路的输出取决于（）A、输入信号的现态B、输出信号的现态C、输入信号的现态和输出信号变化前的状态2、3线—8线译码器电路是（）A、3位二进制B、三进制C、三--八进制3、七段数码显示译码电路应有（）个输出端。

A、8个B、7个C、16个4、译码电路的输出量是（）A、二进制代码B、十进制数C、某个特定的控制信息5、译码器可以将（）的状态翻译成相应的输出信号。

A、输入代码B、输入数字C、输入信号D、输入脉冲6、七段字符显示器电路中a、b、c、d、g段发光是显示数字（）。

A、6B、5C、4D、37、如图所示，BA为（）。

A、00B、01C、10D、118、一个四输入端的与非门，它的输出有（）种状态。

A、1B、2C、4D、169、能实现对两个一位二进制数及低位的进位数进行加法运算的电路称为（）。

例1 指出下图1所示电路的输出逻辑电平是高电平、低电平还是高阻态。

已知图(a)中的门电路都是74系列的TTL门电路，图(b)中的门电路为CC4000系列的CMOS门电路。

图1解： TTL门电路的输入端悬空时，相当于高电平输入，输入端接有电阻时，其电阻阻值大于1.4K时，该端也相当于高电平，电阻值小于0.8K时，该端才是低电平。

而CMOS逻辑门电路，输入端不管是接大电阻还是接小电阻，该端都相当于低电平（即地电位）。

所以有如下结论：(a) 1L为低电平状态；2L是低电平状态；3L是高电平状态；4L 输出为高阻状态；(b) 1L输出为高电平；2L输出是低电平状态；3L输出是低电平状态；例2 图例2所示为用三态门传输数据的示意图，图中n 个三态门连到总线BUS ，其中D 1、D 2、…、D n 为数据输入端，EN 1、EN 2、…、ENn 为三态门使能控制端，试说明电路能传输数据的原理。

图例2 解：由三态门电路符号可知，当使能端低电平时，三态门输出为高阻阻态，所以，只要给各三态门的使能端n EN EN EN ,,,21 依次为高电平时，则,1n D D 的数据就依次被传输到总线上去。

例3 某功能的逻辑函数表达式为L=∑m(1,3,4,7,12,14,15);(1)试用最少量的“与-非”门实现该函数；(2)试用最少量的“或-非”门实现该函数；解： (1)设变量为A 、B 、C 、D ，用卡诺图化简，结合“1”方格得：DBACDAABCDCBDBACDAABCDCBDCBAfL=+++==),,,((2)卡诺图中结合“0”方格，求最简的“或—与”表达式，得：DCADCBDBBADCADCBDBBAL+++++++++=++++++=))()()((例4 试用一片八选一数据选择器74LS151实现逻辑函数。

(1) ACD D ABC CD B A D C B A Z ++=),,,( (2) C B A C B A C B A C B A Z ++=),,(解：解例基本思路：选定多路选择器的地址输入变量，列出卡诺图，求出数据输入端的函数关系式；(1) 选定四变量函数中的ABC(A 2A 1A 0)为地址输入，卡诺图为画出的电路图为：（2） 选定多路选择器的地址变量为)(012A A A ABC ,由于地址数正好是变量数，所以数据输入端的逻辑关系一定是常量“0”和“1”。

电子电工类--组合逻辑电路试题及答案一、单选题1.逻辑表达式Y二AB+BC+AC,可以实现的功能是A、三人表决器B、二人表决器C、抢答器D、抢答器E、奇偶数校验【正确答案】：A2.在二进制译码器中若输入有4个代码,则输出有A、2个B、4个C、8个D、16个【正确答案】：D3.从若干输入数据中选择一路作为输出的电路叫A、数据分配器B、编码器C、数据选择器D、译码器【正确答案】：C4.二进制译码器是指A、将二进制代码转换成2的N次方个控制信息中特定的一个B、将某个特定的控制信息转换成二进制数C、将二进制代码转换成0〜9个数字D、具有以上三种功能【正确答案】：A5.在登录你的电子信箱的过程中，要有两个条件，一个是用户名，一个是与用户名对应的密码，要完成这个事件()，它们体现的逻辑关系为A、与”关系B、“或”关系C、“非”关系D、不存在逻辑关系【正确答案】：A6.电路中不包含记忆单元也不含有反馈支路是()的特点。

A、组合逻辑电路B、时序逻辑电路C、触发器D、施密特触发器【正确答案】：A7.n位二进制编码器有2n个输入，有()个输出。

A、2nB、TC、nD、n-1【正确答案】：C8.用文字、符号或者数码表示特定对象的过程，叫做A、译码B、输入C、输出D、编码【正确答案】：D9.中等职业学校规定机电专业的学生，至少取得钳工()、车工()、电工()中级技能证书的任意两种，才允许毕业()。

下列ABC取值中不能毕业的是A、110B、001C、101D、011【正确答案】：B10.下列电路中属于组合逻辑电路的有A、全加器B、JK触发器C、寄存器D、计数器【正确答案】：A11.2—4线译码器有A、2条输入线，4条输出线B、4条输入线，2条输出线C、4条输入线，8条输出线D、8条输入线，2条输出线【正确答案】：A12.一组交通信号灯有红灯()、黄灯()和绿灯()三盏，在任意一个时刻有且只能有一盏灯被点亮，否则就是出现了故障，现设计一个故障监测电路，下面各选项是某时刻所亮的灯，则不需要故障报警的是A、RB、YGC、RGD、RYG【正确答案】：A13.二-十进制编码器是指A、将二进制代码转换成0〜9个数字B、将0〜9个数字转换成二进制代码的电路C、二进制和十进制电路D、十进制电路【正确答案】：B。

题：由下面逻辑电路图写出逻辑式【答案】ABC C B A F )(++=题：约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去炸鸡店。

每次出去吃饭前，全家要表决以决定去哪家餐厅。

表决的规则是如果约翰和简妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。

试设计一组合逻辑电路实现上述表决电路。

解：（1）设变量A 、B 、C 、D 分别代表约翰、简妮、乔和苏；逻辑“1”表示同意吃炸鸡，逻辑“0”表示同意吃汉堡。

变量F 代表结果；逻辑“1”表示去炸鸡店；逻辑“0”表示去汉堡店。

（2）真值表（3）用卡诺图化简AB 00CD01111000011110F00000010111101＆＆≥1＆F AB ACD BCD =++F AB ACD BCD AB ACD BCD AB ACD BCD =++=++=⋅⋅（4）逻辑图B CA ＆＆≥1FD＆题：用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。

列出控制电路真值表。

解：设变量A 、B 、C 分别表示三台设备的工作情况，逻辑“1”表示正常，逻辑“0”表示不正常。

变量R、Y、G分别表示红、黄、绿三个批示灯的状态，逻辑“1”表示亮，逻辑“0”表示灭。

（1）根据题意，列出真值表如下（2）由真值表列出逻辑函数表达式为：R ABC ABC ABC ABC=+++=+++Y ABC ABC ABC ABC=G ABC题：如图所示为一工业用水容器示意图，图中虚线表示水位，A、B、C电极被水浸没时会有高电平信号输出，试用与非门构成的电路来实现下述控制作用：水面在A、B间，为正常状态，亮绿灯G；水面在B、C间或在A以上为异常状态，点亮黄灯Y；水面在C以下为危险状态，点亮红灯R。

要求写出设计过程。

BC解：（1）真值表（2）卡诺图化简A0BC100011110Y 010××××A0BC100011110G 001××××BA B A G ==1AC B A C B Y ⋅=+=A 0BC100011110R 100×××0×GCR =YR（3）逻辑图。

1.组合电路如图所示，分析该电路的逻辑功能。

解：(1)由逻辑图逐级写出逻辑表达式ABC P =CP BP AP L ++=ABC C ABC B ABC A ++= (2)化简与变换CB A ABC C B A ABC C B A ABC L +=+++=++=)((3)由表达式列出真值表(4)分析逻辑功能由真值表可知，当A 、B 、C 三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。

2.由3线-8线译码74LS138（输出低电平有效）和4选1数据选择器（74LS153）组成如图所示的电路，B 1、B 2和C 1、C 2为二组二进制数，试列出真值表，并说明功能。

真值表A B CL解： 输出表达式： 212101122321F D C C D C C D C C D C C =+++021*********Y C C Y C C Y C C Y C C =⋅+⋅+⋅+⋅21021210212102121021A A A C C A A A C C A A A C C A A A C C =⋅+⋅+⋅+⋅2121212121212121B BC C B B C C B B C C B B C C =⋅+⋅+⋅+⋅功能说明：由地址码C 2C 1选择B 2B 1的最小项的反变量输出3.设计一个监视交通信号灯工作状态的逻辑电路。

正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。

要求：（1）用门电路实现（2）用3-8线译码器实现（3）用4选1数据选择器实现。

解：(1)用门电路实现真值表B 2C 1C 0 00 11 01 1F21B B 21B B 21B 21B B①逻辑抽象输入变量：R 、A 、G ，红、黄、绿灯；灯亮为1，不亮为0。

输出变量：Z--故障信号，正常工作Z 为0，发生故障Z 为1。

列出真值表②写出函数式并化简 Z R A G RAG RA G RAG RAG =++++ 经卡诺图化简得： Z R A G RA RG AG =+++ ③画出电路图(2)用3-8线译码器实现①标准与或式 03567 Z R A G RAG RA G RAG RAG m m m m m =++++=++++ ②化成与非-与非式 0356703567Z m m m m m m m m m m =++++=⋅⋅⋅⋅ ③设R =A 2、A =A 1、G =A 0 则03567Z Y Y Y Y Y =⋅⋅⋅⋅ ④画连线图(3)用4选1数据选择器实现①标准与或式 Z R A G RAG RA G RAG RAG =++++S =1时 4选1 010*********Y D A A D A A D A A D A A =+++ ②确定输入变量和地址码的对应关系令A =A 1，G = A 0 ( )()()1Z R A G R AG R AG AG =+++⋅ 则：0D R = 12D D R == 31D =4.分别用74LS153(4选1数据选择器)和74LS152(8选1)实现函数F=AB+BC+AC 。

第六章几种常用的组合逻辑电路一、填空题1、（8-1易）组合逻辑电路的特点是：电路在任一时刻输出信号稳态值由决定（a、该时刻电路输入信号；b、信号输入前电路原状态），与无关（a、该时刻电路输入信号；b、信号输入前电路原状态），属于（a、有；b、非）记忆逻辑电路。

2、（8-2易）在数字系统中，将具有某些信息的符号变换成若干位进制代码表示，并赋予每一组代码特定的含义，这个过程叫做，能实现这种功能的电路称为编码器。

一般编码器有n个输入端，m个输出端，若输入低电平有效，则在任意时刻，只有个输入端为0，个输入端为1。

对于优先编码器，当输入有多个低电平时，则。

3、（8-3易，中）译码是的逆过程，它将转换成。

译码器有多个输入和多个输出端，每输入一组二进制代码，只有个输出端有效。

n 个输入端最多可有个输出端。

4、（8-2易） 74LS148是一个典型的优先编码器，该电路有个输入端和个输出端，因此，又称为优先编码器。

5、（8-4中）使用共阴接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器；使用共阳接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器，这样才能显示0~9十个数字。

6、（8-4中）译码显示电路由显示译码器、和组成。

7.（8-4易）译码器分成___________和___________两大类。

8.（8-4中）常用数字显示器有_________,_________________,____________等。

9.（8-4中）荧光数码管工作电压_______，驱动电流______，体积_____，字形清晰美观，稳定可靠，但电源功率消耗______，且机械强度_____。

10．（8-4中）辉光数码管管内充满了_________，当它们被______时，管子就发出辉光。

11.（8-4易）半导体发光二极管数码管（LED）可分成_______，_______两种接法。

12.（8-4中）发光二极管正向工作电压一般为__________。

《组合逻辑电路》练习题及答案[3.1］ 分析图P3。

1电路的逻辑功能,写出Y 1、、Y 2的逻辑函数式，列出真值表,指出电路完成什么逻辑功能。

[解］BCAC AB Y BC AC AB C B A ABC Y ++=+++++=21)(真值表： A B C Y 1 Y 2 000 0 0 00 1 1 0 010 1 0 01 1 0 1 100 1 0 10 1 0 1 110 0 111 1 1 1由真值表可知:B 、C 为加数、被加数和低位的进位，Y 1为“和”,Y 2为“进位"。

［3。

2］ 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1~Y 4的逻辑式，列出真值表。

[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。

3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=(2）COMP=0、Z=0时,Y 1=A 1, Y 2=A 2， Y 3=A 3, Y 4=A 4.COMP =0、Z=0的真值表从略。

［题3.3］ 用与非门设计四变量的多数表决电路。

当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。

［解］ 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。

ABCD D ABC D C AB CD B A BCD A Y ++++=BCD ACD ABC ABC +++=BCD ACD ABD ABC ⋅⋅⋅=十进制数A 4A 3A 2A 1 Y 4Y 3Y 2 Y 1 十进制数 A 4 A 3 A 2 A 1Y 4 Y 3 Y 2 Y 1 0 0 0 0 0 100 1 8 1000 000 1 1 000 1 1000 9 100 10000 2 0010 011 1 伪码 1010 011 1 3 001 1 0110 101 1 0110 4 0100 010 1 1100 010 1 5 010 1 0100 110 1 0100 6 0110 001 1 1110001 1 7011 10010111 10010A B C D Y A B C D Y 0 0 0 0 0 1000 0 000 1 0 100 1 0 0010 0 1010 0 001 1 0 101 1 1 0100 0 1100 0 010 1 0 110 1 1 0110 0 1110 1011 1 1 111 1 1[3.4］ 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。

（有些题答案错了）自我检测题1．组合逻辑电路任何时刻(de)输出信号,与该时刻(de)输入信号 有关 ,与以前(de)输入信号 无关 .2．在组合逻辑电路中,当输入信号改变状态时,输出端可能出现瞬间干扰窄脉冲(de)现象称为 竞争冒险 .3．8线—3线优先编码器74LS148(de)优先编码顺序是7I 、6I 、5I 、…、0I ,输出为2Y 1Y 0Y .输入输出均为低电平有效.当输入7I 6I 5I …0I 为时,输出2Y 1Y 0Y 为 010 .4．3线—8线译码器74HC 处于译码状态时,当输入A 2A 1A 0=001时,输出07Y ~Y = .5．实现将公共数据上(de)数字信号按要求分配到不同电路中去(de)电路叫 数据分配器 .6．根据需要选择一路信号送到公共数据线上(de)电路叫 数据选择器 .7．一位数值比较器,输入信号为两个要比较(de)一位二进制数,用A 、B 表示,输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B ),则Y (A ＞B )(de)逻辑表达式为B A .8．能完成两个一位二进制数相加,并考虑到低位进位(de)器件称为 全加器 .9．多位加法器采用超前进位(de)目(de)是简化电路结构 . （√, ）10．组合逻辑电路中(de)冒险是由于 引起(de). A ．电路未达到最简 B ．电路有多个输出 C ．电路中(de)时延 D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现(de)冒险,以下说法哪一种是正确并优先考虑(de)A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时,输出可能有竞争冒险. A ．01→10 B ．00→10 C ．10→11 D ．11→0113．译码器74HC(de)使能端321E E E 取值为 时,处于允许译码状态.A ．011B ．100C ．101D ．01014．数据分配器和 有着相同(de)基本电路结构形式.A ．加法器B ．编码器C ．数据选择器D ．译码器15．在二进制译码器中,若输入有4位代码,则输出有 个信号. A ．2 B ．4 C ．8 D ．1616．比较两位二进制数A=A 1A 0和B=B 1B 0,当A ＞B 时输出F =1,则F 表达式是.A ．B A F =．0101B B A A F ++= ．0011B A B A F ++=17．集成4位数值比较器74LS85级联输入I A ＜B 、I A=B 、I A ＞B 分别接001,当输入二个相等(de)4位数据时,输出F A ＜B 、F A=B 、F A ＞B 分别为 . A ．010 B ．001 C ．100 D ．01118．实现两个四位二进制数相乘(de)组合电路,应有 个输出函数.A ． 8B ．9C ．10D ．11 19．设计一个四位二进制码(de)奇偶位发生器（假定采用偶检验码）,需要 个异或门.A ．2B ．3C ．4D ．520．在图中,能实现函数C B B A F +=(de)电路为 .A B FCB AC F（a ） （b ） （c ）图A ．电路 （a ）B ．电路（b ）C ．电路（c ）D ．都不是习 题1．分析图所示组合逻辑电路(de)功能,要求写出与-或逻辑表达式,列出其真值表,并说明电路(de)逻辑功能.A B CS图解： CO =AB +BC +ACAC BC AB C B A ABC CO C B A ABC S +++++=+++=）（）（AC BC AB C B A ABC ）（+++=AC BC AB C AC BC AB B AC BC AB A ABC +++= A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=真值表电路功能：一位全加器,A 、B 为两个加数,C 为来自低位(de)进位（似乎错了）,S 是相加(de)和,CO 是进位.2．已知逻辑电路如图所示,试分析其逻辑功能.A B C图解：（1）逻辑表达式 ABC P =1,ABC B BP P ==12,ABC A AP P ==13,ABC C CP P ==14432P P P F =ABC C ABC A ABC B =ABC C ABC A ABC B ++=)(C B A ABC ++= ))((C B A C B A ++++=C AB C B A C B A BC A C B A C B A +++++=（2（3）功能从真值表看出,ABC=000或ABC=111时,F=0,而A、B、C取值不完全相同时,F=1.故这种电路称为“不一致”电路.3．试用与非门设计一组合逻辑电路,其输入为3位二进制数,当输入中有奇数个1时输出为1,否则输出为0.解：（1）真值表（2）ABCAF⋅⋅BAC+B=（无法用卡诺图化简）++=⋅ABCCBABCACBACCAB（3）逻辑图F4．4位无符号二进制数A（ A3A2A1A0）,请设计一个组合逻辑电路实现：当0≤A＜8或12≤A＜15时,F输出1,否则,F输出0.解：（1）真值表：（2）表达式（3）电路图1111111111100001101110110100A 3A 2A 1A0F 0A 3A 1A 2A 0F02123A A A A A F ++=（4）如果要求用与非门实现,则：01230123012302123A A A A A A A AA A A A A A A A A F =+=+=++=逻辑图：A A A A5．约翰和简妮夫妇有两个孩子乔和苏,全家外出吃饭一般要么去汉堡店,要么去炸鸡店.每次出去吃饭前,全家要表决以决定去哪家餐厅.表决(de)规则是如果约翰和简妮都同意,或多数同意吃炸鸡,则他们去炸鸡店,否则就去汉堡店.试设计一组合逻辑电路实现上述表决电路.解：（1）逻辑定义：A 、B 、C 、D 分别代表约翰、简妮、乔和苏.F =1表示去炸鸡店,F =0表示去汉堡店.（2）真值表（3）用卡诺图化简 （4）逻辑图AB 00CD01111000011110F0000001011111B CA FDF =AB +ACD +BCD6．试设计一个全减器组合逻辑电路.全减器是可以计算三个数、Y 、BI (de)差,即D =-Y -CI .当＜Y +BI 时,借位输出BO 置位.解：设被减数为,减数为Y ,从低位来(de)借位为BI ,则1位全减器(de)真值表如图 (a)所示,其中D 为全减差,BO 为向高位发出(de)借位输出.（1）真值表0101110100011110X Y BID 0111010100011110XY BIBO由卡诺图得I B Y X D ⊕⊕=Y X B X YB B I I O ++=电路图Y XDBOBI7．设计组合逻辑电路,将4位无符号二进制数转换成格雷码.解：（1）列出4位二进制码→4位格雷码(de)转换真值表,如表所示.（2）根据真值表分别画出输出变量G 3,G 2,G 1,G 0(de)卡诺图,如图所示.化简后,得33B G =,232B B G ⊕=,121B B G ⊕=,010B B G ⊕=00001111000011110001101100011011B 3B 2B 1B 0G 20011110011000110001101100011011B 3B 2B 1B 0G 10101010101010110001101100011011B 3B 2B 1B 0G 0（3）由逻辑表达式得电路实现,如图所示.B 3B 2B 0B 0G 3G 2G 0G 08．请用最少器件设计一个健身房照明灯(de)控制电路,该健身房有东门、南门、西门,在各个门旁装有一个开关,每个开关都能独立控制灯(de)亮暗,控制电路具有以下功能：（1）某一门开关接通,灯即亮,开关断,灯暗；（2）当某一门开关接通,灯亮,接着接通另一门开关,则灯暗； （3）当三个门开关都接通时,灯亮.解：设东门开关为A ,南门开关为B ,西门开关为C .开关闭合为1,开关断开为0.灯为Z ,等暗为0,灯亮为1.根据题意列真值表如下：（2）画出卡诺图如图所示.010111100011110ABC Z=1=1A ZB C（3）根据卡诺图,可得到该逻辑电路(de)函数表达式：C B A ABC C B A C B A C B A Z ⊕⊕=+++=（3）根据逻辑函数表达式,可画出逻辑电路图如图所示.9．设计一个能被2或3整除(de)逻辑电路,其中被除数A 、B 、C 、D 是8421BCD 编码.规定能整除时,输出L 为高电平,否则,输出L 为低电平.要求用最少(de)与非门实现.（设0能被任何数整除）解：（1）真值表（2）用卡诺图化简101111××××11××0001111000011110AB CDL B DC A LD C B A D C B A D C B A L =++=++=（3）逻辑图10．如图所示为一工业用水容器示意图,图中虚线表示水位,A 、B 、C 电极被水浸没时会有高电平信号输出,试用与非门构成(de)电路来实现下述控制作用：水面在A 、B 间,为正常状态,亮绿灯G ；水面在B 、C 间或在A 以上为异常状态,点亮黄灯Y ；面在C 以下为危险状态,点亮红灯R .要求写出设计过程.A B C图解：（1）真值表（2）卡诺图化简A0BC100011110Y 010××××A0BC100011110G 001××××BA B A G ==1A CB AC B Y ⋅=+=A 0BC100011110R 100×××0×GCR =YR（3）逻辑图11．试用卡诺图法判断逻辑函数式Y （A ,B ,C ,D ）=∑m （0,1,4,5,12,13,14,15）是否存在逻辑险象,若有,则采用增加冗余项(de)方法消除,并用与非门构成相应(de)电路.解：卡诺图如图（a ）所示. 最简逻辑函数式为：AB C A Y +=此函数存在逻辑险象.只要如图所示增加冗余项C B 即可,逻辑式变为：C B AB C A C B AB C A Y ⋅⋅=++=用与非门构成(de)相应电路如图 (b)所示.AL 2C100011110AB CD00011110100110011110Y B（a ） （b ）12．已知∑∑+=)14,2,1()13,12,11,10,9,8,7,3,0(),,,(d m D C B A Y ,求Y (de)无竞争冒险(de)最简与-或式.解：卡诺图如图所示：1×1000101110001111000011110AB CDY×11×0C B A CD A D B C A Y +++=上式中C B A 为冗余项,以消除竞争冒险.13．某一组合电路如图所示,输入变量（A ,B ,D ）(de)取值不可能发生（0,1,0）(de)输入组合.分析它(de)竞争冒险现象,如存在,则用最简单(de)电路改动来消除之.F图解：解法1：从逻辑图得到以下表达式：AC D C B C B A F ++=根据表达式得到卡诺图：1100100010110110001111000011110AB CD F但由于从卡诺图可见,包围圈有两处相切,因此存在竞争冒险现象.可以通过相切点位置增加一个乘积项,得D AB D C A AC D C B C B A F ++++=进一步分析,当ACD =000时, B B F +=,由于输入变量（A ,B ,D ）(de)取值不可能发生（0,1,0）(de)输入组合,因此,当ACD =000时,B 必然为0,不会产生竞争冒险.因此,D C A 这一项不需要增加,只需要增加D AB .电路图为：F解法二：如果逻辑表达式在某种取值下,出现A A F +=、B B F +=、C C F +=、D D F +=,就有可能出现竞争冒险.根据逻辑表达式AC D C B C B A F ++=,A A F +=和D D F +=不会出现. 当A =C =D =0,出现B B F +=,但由于输入变量（A ,B ,D ）(de)取值不可能发生（0,1,0）(de)输入组合,因此,当ACD =000时,B 必然为0,因此也不会产生竞争冒险.只有当A =B =1,D =0,出现C C F +=,存在竞争冒险问题,加冗余项D AB 可消除竞争冒险.14．电路如图所示,图中①~⑤均为2线—4线译码器.（1）欲分别使译码器①~④处于工作状态,对应(de)C 、D 应输入何种状态（填表）；（2）试分析当译码器①工作时,请对应A 、B (de)状态写出1310Y ~Y (de)状态（填表）；（3）说明图(de)逻辑功能. 表 表13Y 12Y 11Y 10Y 23Y 22Y 21Y 20Y 33Y 32Y 31Y 30Y 43Y 42Y 41Y 40Y图解：逻辑功能：由74LS 构成(de)4线—16线译码器15．图所示电路是由3线-8线译码器74HC 及门电路构成(de)地址译码电路.试列出此译码电路每个输出对应(de)地址,要求输入地址A 7A 6A 5A 4A 3A 2A 1A 0用十六进制表示.A 3A 4A 5A 6A 7图解：由图可见,74HC(de)功能扩展输入端必须满足E 1＝1、032==E E 才能正常译码,因此E 1＝A 3＝1；542A A E =,即A 4＝1,A 5＝1； 0763=+=A A E ,即A 6＝0,A 7＝0.所以,该地址译码器(de)译码地址范围为A 7A 6A 5A 4A 3A 2A 1A 0＝00111A 2A 1A 0＝00111000～00111111,用十六进制表示即为38H ～3FH.输入、输出真值表如表1所示.表1 地址译码器(de)真值表16．写出图所示电路(de)逻辑函数,并化简为最简与-或表达式.10B AC L图解：由图（a ）写出逻辑函数并化简,得CC AB C B A C B A C B A Y Y Y Y Y Y Y Y L =+++=+++==6420642017．试用一片3线-8线译码器74HC 和最少(de)门电路设计一个奇偶校验器,要求当输入变量ABCD 中有偶数个1时输出为1,否则为0.（ABCD 为0000时视作偶数个1）.解：ABCD D C AB D C B A D C B A D BC A D C B A CD B A D C B A F +++++++=ABCD D C B A D C B A CD B A D C AB D C B A D BC A D C B A ++++++++=D ABC C B A C B A C B A D C AB C B A BC A C B A ）（）（+++++++=D C AB C B A BC A C B A D C AB C B A BC A C B A ）（）（+++++++=D C AB C B A BC A C B A ⊕+++=）（D C AB C B A BC A C B A ⊕⋅⋅⋅=）（连接图AB C 100F18．用一个8线-3线优先编码器74HC148和一个3线-8线译码器74HC 实现3位格雷码→3位二进制(de)转换.解：根据下表可得到连线图：B 1B 0B 2G G G19．根据图所示4选1数据选择器,写出输出Z(de)最简与-或表达式.解：C A C A B CAB B A BC A B A Z ++=+++=20．由4选1数据选择器和门电路构成(de)组合逻辑电路如图所示,试写出输出E (de)最简逻辑函数表达式.解：D C C A D ABC D C B A CD B A CD B A E +=+++=图 图21．由4选1数据选择器构成(de)组合逻辑电路如图所示,请画出在图所示输入信号作用下,L (de)输出波形.A B C L图解：4选1数据选择器(de)逻辑表达式为：301201101001D A A D A A D A A D A A Y +++=将A 1=A ,A 0=B ,D 0=1,D 1=C ,C D =2,D 3=C 代入得ABC C B A BC A C B A C B A ABC C B A BC A B A Y ++++=+++=根据表达式可画出波形图：CA B L22．已知用8选1数据选择器74LS151构成(de)逻辑电路如图所示,请写出输出L (de)逻辑函数表达式,并将它化成最简与-或表达式.图解：（1）写出逻辑函数表达式：C AB C B A BC A C B A C B A L ++++=（2）用卡诺图化简1111010010110101L BCAB AC L +=23．用一个8选1数据选择器74LS151和非门实现：))()()((F B C A D A C B BF C A C B A E Y +++++++++=解：)(F B C A D A BC BF C A C B A E Y +++=)(F m F m m D m D m m F m F m m m E 2027376441+++++++++=)(7643210m F m m D m m m F m E ++++++=CBAE124．图所示是用二个4选1数据选择器组成(de)逻辑电路,试写出输出Z与输入M、N、P、Q之间(de)逻辑函数式.PN图解；P）（Z）（+=NMQ++NQNMQMNMQPPNNMQ+=M++MQPQPQMNNPNQ+=NQPP25．用二个4选1数据选择器实现函数L,允许使用反相器.BACDEEL+A+++=+AEBDEFBCEDCCDEABB解：BCEAEBCDL++=+++EBEDAADEFCBBCDEA+B+B+E+（=）++ECBDADFBECDACAAECDB++BEE（=）A++++AADFBEBECCDCADDC电路图26．一个组合逻辑电路有两个控制信号C1和C2,要求：（1）C2C1=00时,B=AF⊕（2）C2C1=01时,ABF=（3）C2C1=10时,B=F+A（4）C2C1=11时,ABF=试设计符合上述要求(de)逻辑电路（器件不限）解：方法一：真值表→卡诺图化简→逻辑图真值表卡诺图化简000011110C 2C 1AB00011110101110100101FAB C C B A C C B A C B A C A C C F 12122212++++=逻辑图F方法二：利用数据选择器和少量门电路实现27．试用4选1数据选择器74LS153（1/2）和最少量(de)与非门实现逻辑函数DCBDCCAF++=.解：DCBDCDDCADCBDCCAF+++=++=)(0⋅+++=+++=CDDCDCADCABDCBDCDCADCA令A1=C,A0=D,ABD=0,AD=1,D2=1,D3=0连线图：BA A28．P（P2P1P0）和Q（Q2Q1Q0）为两个三位无符号二进制数,试用一个74LS和一个74LS151和尽可能少(de)门电路设计如下组合电路：当P=Q 时输出F=1,否则F=0.解：P P P29．试用8选1数据选择器74LS151实现逻辑函数L =AB +AC .解：567m m m ABC C B A ABC C AB AC AB L ++=+++=+=130．用8选1数据选择器74LS151设计一个组合电路.该电路有3个输入A 、B 、C 和一个工作模式控制变量M ,当M =0时,电路实现“意见一致”功能（A ,B ,C 状态一致时输出为1,否则输出为0）,而M =1时,电路实现“多数表决”功能,即输出与A ,B ,C 中多数(de)状态一致.解：CMAB C B MA BC A M ABC C B A M MABC C MAB C B MA BC A M ABC M C B A M F ++++=+++++=电路图M31．已知8选1数据选择器74LS151芯片(de)选择输入端A 2(de)引脚折断,无法输入信号,但芯片内部功能完好.试问如何利用它来实现函数F (A ,B ,C )＝∑m (1,2,4,7).要求写出实现过程,画出逻辑图.解：对于LSTTL 集成芯片,某个输入引脚折断后该脚悬空,相当于输入高电平1.74LS151(de)高位地址端A 2折断后,输出不再响应D 0,D 1,D 2,D 3输入,8选1数据选择器只相当于一个4选1,此时地址输入为A 1A 0,数据输入为D 4,D 5,D 6,D 7,输出Y 等于7016015014017012601250124012D A A D A A D A A D A A D A A A D A A A D A A A D A A A Y +++=+++=与函数F 相比较ABCC B A C B A C B A m C B A F +++==∑)7,4,2,1(),,(不难看出,只要令AB 为地址,则D 4＝C ,D 5＝C ,D 6＝C ,D 7＝C .逻辑图如图所示.图 题(de)电路实现32．用三片四位数值比较器74LS85实现两个12位二进制数比较.解：74LS85（片0）A 3A 1A 2A 0B 3B 1B 2B 0I （A ＞B ）I （A =B ）I （A ＜B ）Y (A ＞B )Y (A =B )Y (A ＜B )100w 2 v 2w 0w 1 v 1 v 074LS85（片1）A 3A 1A 2A 0B 3B 1B 2B 0I （A ＞B ）I （A =B ）I （A ＜B ）Y (A ＞B )Y (A =B ）Y (A ＜B )w 6W ＜VW ＞V W =V v 6w 4w 5 v 5 v 4w 7 v 7w 3 v 374LS85（片2）A 3A 1A 2A 0B 3B 1B 2B 0I （A ＞B ）I （A =B ）I （A ＜B ）Y (A ＞B )Y (A =B ）Y (A ＜B )w 10 v 10w 8w 9 v 9 v 8w 11 v 1133．用一片4位数值比较器74HC85和适量(de)门电路实现两个5位数值(de)比较.解：高4位加到比较器数值输入端,最低位产生级联输入.0V W I =）（B ＞A ,00V W I =）（B ＜A ,I （A=B ）=W 0⊙V 0W ＜VW ＞V W =V W V34．用两个四位加法器74283和适量门电路设计三个4位二进制数相加电路.解：三个4位二进制数相加,其和应为6位.基本电路如图所示.两个加法器产生(de)进位通过一定(de)逻辑生成和(de)高两位.214CO CO S ⊕=, 215CO CO S ⋅=C O1C O2S 5S 4C O1∑A 3A 1A 2A 0B 3B 1B 2B 0S 3S 1S 2S 0CI 0C OX 0X 1X 2X 3Y 0Y 1Y 2Y 3C O2∑A 3A 1A 2A 0B 3B 1B 2B 0S 3S 1S 2S 0CI 0C OS 0S 1S 2S 3Z 0Z 1Z 2Z 335．A 、B 为4位无符号二进制数（B ≠0）,用一个74LS283、非门和一个其它类型门电路实现：当A =（B -1）模16时,输出Y =1,否则为0. 解：∵ （B -1）模16即为B -1∴ A =B -1时Y =1,否则Y =0,即B -1-A =B +A +1-1=B +A 为0时,Y =1.A 0A 1A 2A 3Y36．A 、B 为四位二进制数,试用一片74283实现Y =4A +B . 解：Y =4A +B =A 3A 2A 1A 000+B 3B 2B 1B 0∑A 3A 1A 2A 0B 3B 1B 2B 0S 3S 1S 2S 0CI 0C OA 0A 1A 2A 3B 0B 1B 2B 3X 50X 4X 3X 2X 1X 037．用一片74283和尽量少(de)门电路设计余3码到2421码(de)转换.解：余3码到2421码(de)转换(de)真值表为：从真值表中可以看到,当A 3=0时,B =A -3,当A 3=1时,B =A +3B 0B 1B 2B 3A 313A38．设计一个一位8421BCD 码乘以5(de)电路,要求输出也为8421BCD码.要求：（1）用4线/16线译码器及门电路实现；（2）只用四位全加器74LS283实现；（3）不用任何器件实现.解：根据题意列出真值表（1）从真值表可写出逻辑表达式：B7=0,B3=0,B 1=0,B 6=∑m （8,9）, B 5=∑m （4,5,6,7）, B 4=∑m （2,3,6,7）, B 0=B 2=∑m （1,3,5,7,9）.0A 1A 2A 02(B 0)A 3456B 7B 3B 1（2）用全加器实现A 3A 2A 1A 00 1 0 10 0 A 3A 2A 1A 0A 3A 2A 1A 0×+A 1A 0用74283实现逻辑图与36题同. （3）不用任何器件实现B 7=0,B 6=A 3,B 5=A 2,B 4=A 1,B 3=0,B 2=A 0,B 1=0,B 0=A 039．利用两片并行进位加法器和必要(de)门电路设计一个8421BCD 码加法器.8421BCD 码(de)运算规则是：当两数之和小于等于9（1001）时,所得结果即为输出；当所得结果大于9时,则应加上6（0110）.解：连线图如图所示.加法器1完成两个加数得初始加法,加法器2对加法器1输出进行修正.A 3A 1A 2A 0B B B B S 4S 0S 1S 2S 3。

《组合逻辑电路分析》练习题及答案[4.1] 分析图P4.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。

图P4.1[解]BCAC AB Y BC AC AB C B A ABC Y ++=+++++=21)(真值表： A B C Y 1 Y 2 000 0 0 00 1 1 0 010 1 0 01 1 0 1 100 1 0 10 1 0 1 110 0 111 1 1 1B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。

[4.2] 图P4.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。

图P4.2[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。

3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=（2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。

COMP=0、Z=0的真值表从略。

[题4.3] 用与非门设计四变量的多数表决电路。

当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。

[解] 题4.3的真值表如表A4.3所示，逻辑图如图A4.3所示。

ABCD D ABC D C AB CD B A BCD A Y ++++= BCD ACD ABC ABC +++=十进制数 A 4A 3A 2A 1 Y 4Y 3Y 2 Y 1 十进制数 A 4 A 3 A 2 A 1 Y 4 Y 3 Y 2 Y 1 0 0 0 0 0 100 1 8 1000 000 1 1 000 1 1000 9 100 1 0000 2 0010 011 1 伪 码 1010 011 1 3 001 1 0110 101 1 0110 4 0100 010 1 1100 010 1 5 010 1 0100 110 1 0100 6 0110 001 1 1110 001 1 7 011 1 0010 111 1 0010 A B C D Y A B C D Y 0 0 0 0 0 1000 0 000 1 0 100 1 0 0010 0 1010 0 001 1 0 101 1 1 0100 0 1100 0 010 1 0 110 1 1 0110 0 1110 1011 1 1 111 1 1BCD ACD ABD ABC ⋅⋅⋅=图A4.3[4.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P4.4所示。

第四章组合逻辑电路3.1 基本要求1、熟练掌握组合逻辑电路的分析方法和设计方法。

2、熟练掌握编码器、译码器、数据选择器、加法器、减法器、数值比较器的原理及逻辑功能。

3、掌握译码器、编码器、数据选择器、加法器、数值比较器的扩展方法。

4、掌握用译码器、数据选择器进行组合逻辑电路设计的方法。

3.2自测题一、填空题1．数字电路分逻辑电路和逻辑电路两大逻辑电路。

2．组合逻辑电路当前的输出取决于当前时刻的，与无关。

3．半导体数码显示器的内部接法有两种形式：共接法和共接法。

4．对于共阳接法的发光二极管数码显示器，应采用电平驱动的七段显示译码器。

5．消除竟争冒险的方法有、、等。

二、选择题1．在下列逻辑电路中，不是组合逻辑电路的有。

A.译码器B.编码器C.全加器D.寄存器2．若在编码器中有50个编码对象，则要求输出二进制代码位数至少为位。

A.5B.6C.10D.503.一个8选1的数据选择器，其地址输入（选择控制输入）端有个。

A.1B.3C.4D.84.一个8选一数据选择器的数据输入端有个。

A.1B.2C.3D.4E.85．八路数据分配器，其地址输入端有个。

A.1B.2C.3D.4E.86. 四选一数据选择器如图1所示，该电路实现的逻辑函数F= 。

A．A+B B. A C. AB+A B D. A+AB7．以下电路中，加以适当辅助门电路，适于实现单输出组合逻辑电路。

A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器三、判断题（正确打√，错误的打×）1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。

（）2.编码与译码是互逆的过程。

（）3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。

（）4.液晶显示器的优点是功耗极小、工作电压低。

（）5.液晶显示器可以在完全黑暗的工作环境中使用。

（）四、思考题1、数据选择器输入数据的位数和输入地址的位数之间应满足怎样的定量关系？2、串行进位加法器和超前进位加法器有何区别？它们各有何优缺点？3、竞争-冒险现象产生的原因？如何消除竞争-冒险现象？2.3自测题答案一、填空题1．组合时序；2.输入历史状态；3.阴阳；4. 低5. 接入滤波电容引入选通脉冲.修改逻辑设计二、选择题1.D2. B3.B4.E5.E6.A7.AB三、判断题1．×2。

组合逻辑电路练习题及答案一.填空题(10)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式不是唯一的，而其标准表达式是唯一的。

2．任意两个最小项之积为0，任意两个最大项之和为1。

3．对于逻辑函数BC+=，为了化简，利用逻辑代数的基本定理，可表示为CF+CAAB=，但这F+AAB 可能引起0型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为AA+。

4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为39。

5．在3.3V供电的数字系统里，所谓的高电平并不是一定是3.3V，而是有一个电压范围，我们把这个电压范围称为高电平容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平容限。

二.选择题(10)1．在下列程序存储器的种类中，可在线改写的有 b d。

a. PROM；b. E2PROM；c. EPROM；d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是d。

a. 机械式；b.电磁式；c. 分立元件式；d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。

下列各项中，为组合逻辑电路的是befgi ，为时序逻辑电路的是acdh。

a. 触发器；b. 译码器；c. 移位寄存器；d. 计数器；e. 加法器；f. 编码器；ｇ. 数值比较器；h. 寄存器；i. 多路选择器4．卡诺图上变量的取值顺序是采用b的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。

a. 二进制码；b. 循环码；c. ASCII码；d. 十进制码5．在可编程逻辑芯片中，有PROM、PAL、GAL、CPLD等多种结构方式，其中PROM是b，PAL 是c，GAL是a，CPLD是a。

第2章习题一、单选题1.若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ B ）位。

A）5 B）6 C）10 D）502.一个16选1的数据选择器，其选择控制（地址）输入端有（ C ）个，数据输入端有（ D ）个，输出端有（ A ）个。

A）1 B）2 C）4 D）163.一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（ D ）的值。

A）1 B）0 C）D4D）D54.一个译码器若有100个译码输出端，则译码输入端至少有（ C ）个。

A）5 B）6 C）7 D）85.能实现并-串转换的是（ C ）。

A）数值比较器B）译码器C）数据选择器D）数据分配器6.能实现1位二进制带进位加法运算的是（ B ）。

A）半加器B）全加器C）加法器D）运算器7.欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（ D ）位输出信号。

A）3，6 B）6，3 C）3，3 D）6，68.欲设计一个8位数值比较器，需要（）位数据输入及（ B ）位输出信号。

A）8，3 B）16，3 C）8，8 D）16，169. 4位输入的二进制译码器，其输出应有（ A ）位。

A）16 B）8 C）4 D）1二、判断题1. 在二——十进制译码器中，未使用的输入编码应做约束项处理。

（）2. 编码器在任何时刻只能对一个输入信号进行编码。

（）3. 优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。

（）4. 编码和译码是互逆的过程。

（）5. 共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。

（）6. 3位二进制编码器是3位输入、8位输出。

（）7. 组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。

（）8. 半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。

（）9. 串行进位加法器的优点是电路简单、连接方便，而且运算速度快。

组合逻辑电路习题及参考答案一、填空题：1．组合逻辑电路的输出仅与输入的状态 有关。

2．共阳极的数码管输入信号的有效电平是 低 电平。

二、选择题：1.组合电路的输出取决于（ a ）。

a.输入信号的现态b.输出信号的现态c.输入信号的现态和输出信号变化前的状态2.组合电路的分析是指 （ c ）a.已知逻辑图，求解逻辑表达式的过程b.已知真值表，求解逻辑功能的过程c.已知逻辑图，求解逻辑功能的过程3.电路如图所示，其逻辑功能为 （ b ）a.“与”门，其表达式F=ABCDb.”与或非“门，其表达式c.”与非“门，其表达式4.组合逻辑电路的设计是指 （ a ） a.已知逻辑要求，求解逻辑表达式并画逻辑图的过程b.已知逻辑要求，列真值表的过程c.已知逻辑图，求解逻辑功能的过程5. 组合电路是由 （ a ）a.门电路构成b.触发器构成c. a 和b三、判断正误题：1．组合逻辑电路的输出只取决于输入信号的现态。

（对） 2. 组合逻辑电路中的每一个门实际上都是一个存储单元。

（错）四、分析、化简：1．写出图示逻辑电路的逻辑表达式及真值表。

F AB CD =+F AB CD =*解： (a)（b (a)真值表(b)真值表2．化简下列逻辑函数① ② ③12312312Y A B C Y A B Y Y Y Y B A B C A B B ABC AB BY Y Y B AB B AB B A A B AB ⎫=++⎪⎪=+==++=+++++=++⎬⎪=++⎪⎭=+=+=+（1+）或ABC C B A C AB BC A C B A ++++D C B AB BC A +++()C B AB C A C B A ++++。