第2章 ARM嵌入式处理器体系结构
- 格式：ppt
- 大小：918.00 KB
- 文档页数：52
下载文档原格式
合集下载
第二章 ARM9体系结构ppt课件
ARM7TDMI,ARM710T,ARM720T ARM740T Strong ARM，ARM8，ARM810 ARM9TDMI，ARM920T，ARM940T
ARM9E-S ARM10TDMI，ARM1020E ARM11，ARM1156T2-S，ARM1156T2F-S， ARM1176JZ-S，ARM11JZF-S
.
2.1.1 ARM公司简介
ARM公司是知识产权IP （ Intellectual Property ） 公司，本身不生产芯片，只转让设计许可，由合 作伙伴公司来生产各具特色的芯片。
目前，全世界有几十家著名的半导体公司都使用 ARM公司的授权，其中包括Intel、IBM、 MOTOROLA、SONY、NEC、LG 、 ATMEL 等， 从而保证了大量的开发工具和丰富的第三方资源， 它们共同保证了基于ARM处理器核的设计可以很 快投入市场。
灵活方便的协处理器接口
ARM体系结构具有协处理器接口，允许接16 个协处理器。既可以使基本的ARM处理器内核尽 可能小，方便地扩充ARM指令集，也可以通过未 定义指令来支持协处理器的软件仿真。
低电压功耗的设计
考虑到ARM处理器主要用于手持式嵌入式系 统中，在设计中. 就十分注意功耗的设计。
2.1.3 ARM指令系统版本
难以优化编译成高效目标 代码
能优化编译成高效目标代码
.
2.1.2 ARM体系结构的特点
多种处理器模式 ARM体系结构定义了7种处理器模式：用户、 快 中断、中断、管理、终止、未定义和系统模式， 大大提高了ARM处理器的效率。
两种处理器工作状态 ARM状态(32位指令)和Thumb状态(16位指
令) 。 虽然ARM处理器本身是32位设计，但考虑到
ARM9E-S ARM10TDMI，ARM1020E ARM11，ARM1156T2-S，ARM1156T2F-S， ARM1176JZ-S，ARM11JZF-S
.
2.1.1 ARM公司简介
ARM公司是知识产权IP （ Intellectual Property ） 公司，本身不生产芯片，只转让设计许可，由合 作伙伴公司来生产各具特色的芯片。
目前，全世界有几十家著名的半导体公司都使用 ARM公司的授权，其中包括Intel、IBM、 MOTOROLA、SONY、NEC、LG 、 ATMEL 等， 从而保证了大量的开发工具和丰富的第三方资源， 它们共同保证了基于ARM处理器核的设计可以很 快投入市场。
灵活方便的协处理器接口
ARM体系结构具有协处理器接口，允许接16 个协处理器。既可以使基本的ARM处理器内核尽 可能小，方便地扩充ARM指令集，也可以通过未 定义指令来支持协处理器的软件仿真。
低电压功耗的设计
考虑到ARM处理器主要用于手持式嵌入式系 统中，在设计中. 就十分注意功耗的设计。
2.1.3 ARM指令系统版本
难以优化编译成高效目标 代码
能优化编译成高效目标代码
.
2.1.2 ARM体系结构的特点
多种处理器模式 ARM体系结构定义了7种处理器模式：用户、 快 中断、中断、管理、终止、未定义和系统模式， 大大提高了ARM处理器的效率。
两种处理器工作状态 ARM状态(32位指令)和Thumb状态(16位指
令) 。 虽然ARM处理器本身是32位设计，但考虑到
arm嵌入式技术原理与应用答案
arm嵌入式技术原理与应用答案【篇一：嵌入式系统原理与开发课后答案】章嵌入式系统概述：1、什么是嵌入式系统？是简单列举一些生活中常见的嵌入式系统的实例。
p3嵌入式系统是用于检测、控制、辅助、操作机械设备的装置。
以应用为中心，一计算机技术为基础，软硬件可裁剪，适应应用系统对功能、可靠性、成本、体积和功耗等严格要求的专用计算机系统。
3、是比较嵌入式系统与通用pc的区别。
p3（1）嵌入式系统是专用的计算机系统，而pc是通用的计算机系统。
（2）技术要求不同，通用pc追求高速、海量的数据运算；嵌入式要求对象体系的智能化控制。
（3）发展方向不同，pc追求总线速度的不断提升，存储容量不断扩大；嵌入式追求特定对象系统的智能性，嵌入式，专用性。
4、嵌入式体统有哪些部分组成？简单说明各部分的功能与作用。
p6（1）硬件层是整个核心控制模块（由嵌入式微处理器、存储系统、通信模块、人机接口、其他i/o接口以及电源组成），嵌入式系统的硬件层以嵌入式微处理器为核心，在嵌入式微处理器基础上增加电源电路、时钟电路、和存储器电路（ram和rom等），这就构成了一个嵌入式核心控制模块，操作系统和应用程序都可以固化在rom 中。
（2）中间层把系统软件与底层硬件部分隔离，使得系统的底层设备驱动程序与硬件无关。
一般包括硬件抽象层（hardware abstract layer，hal）和板级支持包（board support package，bsp）。
（3）软件层由实时操作系统（real time operating system，rtos）、文件系统、图形用户接口（graphical user interfaces，gui）、网络组件组成。
（4）功能层是面向被控对象和用户的，当需要用户操作是往往需要提供一个友好的人际界面。
5、嵌入式系统是怎么分类的？p7按照嵌入式微处理器的位数分类（4位、8位、16位、32位、64位）；按照是实时性分类（硬实时系统式之系统对响应时间有严格的要求；软实时系统是对响应时间有一定要求）；按照嵌入式软件结构分类（循环轮询系统、前后台系统、多任务系统）；按照应用领域分类。
ARM嵌入式系统基础教程第二版课后习题答案
第1章嵌入式系统概述(1)举出3个本书中未提到的嵌入式系统的例子。
答：键盘、鼠标、扫描仪。
(2)什么叫嵌入式系统？答：嵌入到对象体系中的专用计算机应用系统。
(3)什么叫嵌入式处理器？嵌入式处理器分为哪几类？答：嵌入式处理器是为完成特殊的应用而设计的特殊目的的处理器。
分为3类：1.注重尺寸、能耗和价格；2.关注性能；3.关注全部4个需求——性能、尺寸、能耗和价格。
(4)什么是嵌入式操作系统？为何要使用嵌入式操作系统？答：嵌入式操作系统是操作系统的一种类型，是在传统操作系统的基础上加入符合嵌入式系统要求的元素发展而来的。
原因：1.提高了系统的可靠性；2.提高了开发效率，缩短了开发周期。
3.充分发挥了32位CPU的多任务潜力。
第2章 ARM7体系结构1.基础知识(1)ARM7TDMI中的T、D、M、I的含义是什么？答：T：高密度16位Thumb指令集扩展；D：支持片上调试；M：64位乘法指令；I：Embedded ICE硬件仿真功能模块。
(2)ARM7TDMI采用几级流水线？使用何种存储器编址方式？答：3级；冯·诺依曼结构。
(3)ARM处理器模式和ARM处理器状态有何区别？答：ARM处理器模式体现在不同寄存器的使用上；ARM处理器状态体现在不同指令的使用上。
(4)分别列举ARM的处理器模式和状态？答：ARM的处理器模式：用户模式、系统模式、管理模式、中止模式、未定义模式、中断模式、快速模式；ARM的处理器状态:ARM状态、Thumb状态。
(5)PC和LR分别使用哪个寄存器？答：PC:R15；LR:R14。
(6)R13寄存器的通用功能是什么？答：堆栈指针SP。
(7)CPSR寄存器中哪些位用来定义处理器状态？答：位31~28：N、Z、C、V，条件代码标志位；27~8：保留位；7~0：I、F、T、M4~0，控制标志位。
(8)描述一下如何禁止IRQ和FIQ的中断。
答：当控制位I置位时，IRQ中断被禁止，否则允许IRQ中断使能；当控制位F置位时，FIQ 中断被禁止，否则允许FIQ中断使能。
第2章 ARM体系结构
• 控制位
–
程序状态寄存器PSR（Program Status Register）的最低8位I、F、T和 M[4：0]用作控制位。当异常出现时改变控制位。处理器在特权模式 下时也可由软件改变。
• 中断禁止位 I：置1，则禁止IRQ中断； F：置1，则禁止FIQ中断。 • T位 T=0 指示ARM执行； T=1 指示Thumb执行。 • 模式控制位 M4、M3、M2、Ml和M0（M[4:0]）是模式位，决定处理器 的工作模式，如表2.3.1所列。
6 （最低）
6 5
数据中止
IRQ （外部中断请求） FIQ （快速中断请求）
中止（数据）
IRQ FIQ
中止模式
IRQ FIQ
0x0000,0010
0x0000,0018 0x0000,001C
2
4 3
2.4.2 异常类型的含义
（1）复位
• • 处理器的复位电平有效时，产生复位异常 当ARM处理器或协处理器遇到不能处理的指令时，产生未定义指令异常
2.4 ARM微处理器的异常处理
• 异常：在一个正常的程序流程执行过程中，由内 部或外部源产生的一个事件使正常的程序产生暂 时的停止，称之为异常。
2.4.1 ARM体系结构的异常类型
• ARM体系结构支持7种类型的异常
• 异常出现后，强制从异常类型对应的固定存储器地址开始 执行程序。这些固定的地址称为异常向量（Exception Vectors）。
M[4:0]模式控制位
M[4： 0] 10000 10001 10010 10011 10111
处理器工作 模式 用户模式 FIQ模式 IRQ模式 管理模式 中止模式
可访问的寄存器 PC，CPSR，R14～R0 PC，R7～R0，CPSR, SPSR_fiq，R14_fiq～ R8_fiq PC，R12～R0，CPSR, SPSR_irq，R14_irq， R13_irq PC，R12～R0, CPSR, SPSR_svc，R14_svc， R13_svc PC，R12～R0, CPSR, SPSR_abt，R14_abt， R13_abt
ARM体系结构
2015/9/288源自ARM920T系统结构分析
ARM9TDMI处理器一个显著的特点是采用 指令和数据分离访问的方式，即采用了指令 缓存（I-Cache）和数据缓存（D-Cache）。 这样可以把指令访问和数据访问单独安排1级 流水线。
2015/9/28
9
ARM9处理能力的提高是通过增加时钟频率和减少指令执行周期实 现的。 （1）时钟频率的提高 ARM9采用了五级流水线，而ARM7采用的是三级流水线，ARM9增 加的流水线设计提高了时钟频率和并行处理能力。五级流水线能够将各 条指令处理分配到5个时钟周期内，在每个时钟周期内同时有5条指令在 执行。在同样的加工工艺下，ARM9 TDMI处理器的时钟频率是ARM7 TDMI的2倍左右。 （2）指令周期的改进 指令周期的改进有助于处理器性能的提高。性能提高的幅度依赖于 代码执行时指令的重叠。 ① load指令和store指令 指令周期数改进最明显的是load指令和store指令。 ② 互锁(interlock)技术 当指令需要的数据因为以前的指令没有执行完，将产生管道互锁。管
操作系统的保护模式 指令或数据预取操作中止时的模 式，该模式下实现虚拟存储器或 存储器保护 当执行未定义的指令时进入该模 式 响应普通中断时的处理模式
未定义模式 IRQ模式
Und Irq
FIQ模式
Fiq
响应快速中断时的处理模式
2015/9/28
21
处理器工作模式
ARM微处理器的运行模式可以通过软件改变，也可以通 过外部中断或异常处理改变。 大多数的应用程序运行在用户模式下，当处理器运行在 用户模式下时，某些被保护的系统资源是不能被访问的。 除用户模式以外，其余的6种模式称为非用户模式或特 权模式； 除去用户模式和系统模式以外的5种又称为异常模式， 常用于处理中断或异常，以及访问受保护的系统资源等情 况。
ARM9TDMI处理器一个显著的特点是采用 指令和数据分离访问的方式，即采用了指令 缓存（I-Cache）和数据缓存（D-Cache）。 这样可以把指令访问和数据访问单独安排1级 流水线。
2015/9/28
9
ARM9处理能力的提高是通过增加时钟频率和减少指令执行周期实 现的。 （1）时钟频率的提高 ARM9采用了五级流水线，而ARM7采用的是三级流水线，ARM9增 加的流水线设计提高了时钟频率和并行处理能力。五级流水线能够将各 条指令处理分配到5个时钟周期内，在每个时钟周期内同时有5条指令在 执行。在同样的加工工艺下，ARM9 TDMI处理器的时钟频率是ARM7 TDMI的2倍左右。 （2）指令周期的改进 指令周期的改进有助于处理器性能的提高。性能提高的幅度依赖于 代码执行时指令的重叠。 ① load指令和store指令 指令周期数改进最明显的是load指令和store指令。 ② 互锁(interlock)技术 当指令需要的数据因为以前的指令没有执行完，将产生管道互锁。管
操作系统的保护模式 指令或数据预取操作中止时的模 式，该模式下实现虚拟存储器或 存储器保护 当执行未定义的指令时进入该模 式 响应普通中断时的处理模式
未定义模式 IRQ模式
Und Irq
FIQ模式
Fiq
响应快速中断时的处理模式
2015/9/28
21
处理器工作模式
ARM微处理器的运行模式可以通过软件改变，也可以通 过外部中断或异常处理改变。 大多数的应用程序运行在用户模式下，当处理器运行在 用户模式下时，某些被保护的系统资源是不能被访问的。 除用户模式以外，其余的6种模式称为非用户模式或特 权模式； 除去用户模式和系统模式以外的5种又称为异常模式， 常用于处理中断或异常，以及访问受保护的系统资源等情 况。
ARM体系架构
Fetch Decode Execute Fetch Decode Execute Fetch Decode Execute Fetch Decode Execute Fetch Decode Fetch
该例中用6个时钟周期执行了6条指令 所有的操作都在寄存器中（单周期执行） 指令周期数 (CPI) = 1
高速缓存（CACHE）
1、为什么采用高速缓存 微处理器的时钟频率比内存速度提高快得多，高速缓存可以提 高内存的平均性能。
2、高速缓存的工作原理 高速缓存是一种小型、快速的存储器，它保存部分主存内容的
拷贝。
高 数据
速
CACHE
CPU
缓 存
主存
控
制
地址
器
数据
总线和总线桥
CPU
高速总线
低速设备
低速总线
软硬功能分配 复杂指令增加硬件的复杂度，使指令执行周期大大加长 ，直接访存次数增多，数据重复利用率低。
不利于先进指令级并行技术的采用 流水线技术
RISC基本设计思想
精简指令集：保留最基本的,去掉复杂、使用频度不高的指令 （选取运算指令、加载、存储指令和转移指令作主指令集） ，以减小CPI: CPUtime=Instr_Count * CPI * Clock_cycle
CISC的主要缺点
指令使用频度不均衡。 高频度使用的指令占据了绝大部分的执行时间，扩充的 复杂指令往往是低频度指令。
大量复杂指令的控制逻辑不规整，不适于VLSI工艺 VLSI的出现，使单芯片处理机希望采用规整的硬联逻辑 实现，而不希望用微程序，因为微程序的使用反而制约 了速度提高。(微码的存控速度比CPU慢5-10倍)。
IC—程序中指令数，CPI—每条指令执行所有周期数
该例中用6个时钟周期执行了6条指令 所有的操作都在寄存器中（单周期执行） 指令周期数 (CPI) = 1
高速缓存（CACHE）
1、为什么采用高速缓存 微处理器的时钟频率比内存速度提高快得多，高速缓存可以提 高内存的平均性能。
2、高速缓存的工作原理 高速缓存是一种小型、快速的存储器，它保存部分主存内容的
拷贝。
高 数据
速
CACHE
CPU
缓 存
主存
控
制
地址
器
数据
总线和总线桥
CPU
高速总线
低速设备
低速总线
软硬功能分配 复杂指令增加硬件的复杂度，使指令执行周期大大加长 ，直接访存次数增多，数据重复利用率低。
不利于先进指令级并行技术的采用 流水线技术
RISC基本设计思想
精简指令集：保留最基本的,去掉复杂、使用频度不高的指令 （选取运算指令、加载、存储指令和转移指令作主指令集） ，以减小CPI: CPUtime=Instr_Count * CPI * Clock_cycle
CISC的主要缺点
指令使用频度不均衡。 高频度使用的指令占据了绝大部分的执行时间，扩充的 复杂指令往往是低频度指令。
大量复杂指令的控制逻辑不规整，不适于VLSI工艺 VLSI的出现，使单芯片处理机希望采用规整的硬联逻辑 实现，而不希望用微程序，因为微程序的使用反而制约 了速度提高。(微码的存控速度比CPU慢5-10倍)。
IC—程序中指令数，CPI—每条指令执行所有周期数
中北大学嵌入式习题答案第2章
第二章 ARM体系结构一、填空1、 ARM微处理器支持7种运行模式为、、、、、、。
用户模式（usr）： ARM处理器正常的程序执行状态快速中断模式（fiq）：用于高速数据传输或通道处理外部中断模式（irq）：用于通用的中断处理管理模式（svc）：操作系统使用的保护模式数据访问终止模式(abt)：当数据或指令预取终止时进入该模式，可用于虚拟存储与存储保护。
系统模式（sys）：运行具有特权的操作系统任务。
未定义指令中止模式（und：当未定义的指令执行时进入该模式，可用于支持硬件协处理器的软件仿真。
2、嵌入式微处理器的体系结构可以采用或结构，指令系统可以选和。
冯·诺依曼体系结构:程序和数据共用一个存储空间，程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，采用单一的地址与数据总线，程序和数据的宽度相同。
例如：8086、ARM7、MIPS…哈佛体系结构:程序和数据是两个相互独立的存储器，每个存储器独立编址、独立访问，是一种将程序存储和数据存储分开的存储器结构。
例如：AVR、ARM9、ARM10…精简指令系统 RISC复杂指令集系统 CISC3、AMBA定义了3组总线、和。
AHB(AMBA高性能总线)：用于高性能。
高数据吞吐部件，如CPU、DMA、DSP之间的连接。
ASB(AMBA系统总线)：用来作处理器与外设之间的互连，将被AHB取代。
APB（AMBA外设总线）：为系统的低速外部设备提供低功耗的简易互连。
系统总线和外设总线之间的桥接器提供AHB/ASB部件与APB部件之间的访问代理与缓冲。
4、ARM系列微处理器支持的边界对齐格式有：、和字对齐。
字节对齐半字对齐5、RS-232C的帧格式由四部分组成，包括：起始位、、奇偶校验位和。
数据位停止位6、ARM微处理器有种工作模式，它们分为两类、。
其中用户模式属于。
七非特权模式特权模式非特权模式7、ARM7TDMI采用级流水线结构，ARM920TDMI采用级流水线。
第2 章 ARM体系结构及编程模型(OBE)汇总
ARM9TDMI的五级流水线
2020/6/24
ARM7TDMI与ARM9TDMI流水线比较
3.ARM9TDMI的五级流水线
ARM7TDMI与ARM9TDMI流水线比较
2020/6/24
ARM7和ARM9流水线比较
• 5级流水线的ARM9内核是哈佛架构，拥有独立的 指令和数据总线；指令和数据的读取可以在同一周 期进行；
ARM1020E XScale ARM9E-S ARM966E-S
SIMD Instructions
6
Multi-processing
V6 Memory architecture (VMSA)
Unaligned data
support
ARM1136EJ-S
ARM系列产品命名规则
ARM 926EJ-S
ARM体系结构的特点
• 1) RISC型处理器结构
– （LOAD/STORD， I-cache， D-cache）
• 2)Thumb指令集 （32/16） • 3)多处理器状态模式 （7） • 4)两种处理器工作状态（2） • 5)嵌入式在线仿真调试（ICE-RT ，JTAG） • 6)灵活方便的协处理器接口 （16个） • 7)低电压功耗的设计
ARM体系结构的发展
Halfword
4
1
and signed halfword /
byte support
System
2
mode
SA-110 SA-1110
3
Early ARM architectures
Thumb instruction set
ARM7TDMI
4T
ARM9TDMI
ARM720T
ARM嵌入式体系结构与接口技术
LH75400, LH75401, LH75410, LH75411
23
精品课件
ARM芯片厂商
2、PCB设计仿真阶段
需要在EDA仿真设计平台下，设计系统原理图及
PCB，并对PCB板上的信号完整性、EMI等进行
仿真，根据仿真结果来对PCB进行合理的布局布
线调整，完成PCB的设计
PCB图
ML67Q4051, ML67Q4060, ML67Q4061, ML696201, ML69Q6203
Samsung (ARM7/ARM9/Cortex-M3 Family)
S3C2410A, S3C2440A, S3C44B0X, S3C4510B,S5PC210
Sharp (ARM7/ARM9/Cortex-M3 Family)
LPC2294, LPC2364, LPC2366,, LPC2880, LPC2888, LPC3180
OKI (ARM7/ARM9/Cortex-M3 Family)
ML674000, ML674001, ML674002, ML674003, ML675001, ML675002, ML675003, ML67Q4050,
到终端用户手中
云计算的核心思想，是将大
量用网络连接的计算资源统
一管理和调度，构成一个计
算资源池向用户按需服务。
精品课件
12
1.2 嵌入式系统的组成
应用 软 件
嵌 入 式操 作 系 统
硬件 设 备
嵌入式处理器
外围 设 备
图1-1 嵌入式系统结构简图
精品课件
13
1.2 嵌入式系统的组成
23
精品课件
ARM芯片厂商
2、PCB设计仿真阶段
需要在EDA仿真设计平台下，设计系统原理图及
PCB，并对PCB板上的信号完整性、EMI等进行
仿真，根据仿真结果来对PCB进行合理的布局布
线调整，完成PCB的设计
PCB图
ML67Q4051, ML67Q4060, ML67Q4061, ML696201, ML69Q6203
Samsung (ARM7/ARM9/Cortex-M3 Family)
S3C2410A, S3C2440A, S3C44B0X, S3C4510B,S5PC210
Sharp (ARM7/ARM9/Cortex-M3 Family)
LPC2294, LPC2364, LPC2366,, LPC2880, LPC2888, LPC3180
OKI (ARM7/ARM9/Cortex-M3 Family)
ML674000, ML674001, ML674002, ML674003, ML675001, ML675002, ML675003, ML67Q4050,
到终端用户手中
云计算的核心思想，是将大
量用网络连接的计算资源统
一管理和调度，构成一个计
算资源池向用户按需服务。
精品课件
12
1.2 嵌入式系统的组成
应用 软 件
嵌 入 式操 作 系 统
硬件 设 备
嵌入式处理器
外围 设 备
图1-1 嵌入式系统结构简图
精品课件
13
1.2 嵌入式系统的组成
嵌入式部分复习题、练习题-含答案
第1章：ARM和嵌入式系统介绍嵌入式系统的概念ARM嵌入式处理器的版本Cortex系列处理器的组成和特点嵌入式操作系统第2章：ARM体系结构ARM、CM3处理器状态：Thumb状态和调试状态CM3处理器工作模式：Handler模式和Thread模式代码特权分级：特权级和非特权（用户）级CM3内部寄存器：r0-r12，r13，r14，r15，状态寄存器xPSR存储器映射机制：大端格式和小端格式数据对齐方式：字对齐、半字对齐、非字对齐、非半字对齐异常概念、CM3异常机制特点第3章：Cortex-M3控制器及外围硬件简介嵌入式最小系统组成第4章：指令系统和时钟ARM、Thumb、Thumb-2和CM3指令集的特点和关系STM32时钟系统结构原理和初始化编程启动代码第5章：GPIO实验、第6章：UART实验、第9章：中断实验第10章：RTC实验原理和编程第7章：模/数转换、第8章：定时器实验原理即可，不考程序1. 什么是嵌入式系统？嵌入式系统有哪些应用？2. 什么是嵌入式处理器？嵌入式处理器分为哪几类？3. 说明使用实时操作系统的必要性。
4. 简要说明ARM Cortex内核处理器分为哪几个系列？各有什么特点？5. ARM Cortex-M3处理器有哪些优势符合嵌入式操作系统的要求？6. 简述NVIC的初始化步骤。
7. 什么是嵌入式处理器？嵌入式处理器分为哪几类？二、填空1. STM32F103ZET6有个引脚， KB片内FLAM ROM， KB 片内SRAM。
2. Cortex-M3处理器支持两种特权分级：特权级和。
Cortex-M3处理器支持两种工作模式，：模式和模式。
3. PSR中，标志位C是，Z是 N是，V是。
4. CM3内部寄存器中，R13的作用是，R14的作用是，R15的作用是。
5. 经典ARM7处理器有和两种状态，CM3处理器只有状态。
6. Cortex-M3的流水线分3级，分别为、、。
7. STM32F10x的管理着包括Cortex-M3核异常等中断，其和ARM 处理器核的接口紧密相连，可以实现的中断处理，并有效地处理迟来中断。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
嵌入式处理器内核是一个设计技术，并不是一个芯片， 内核的设计一般追求高速度、低功耗、易于集成。
1
第2章 ARM嵌入式处理器体系结构
ARM内核具有低功耗的特点，ARM内核的设计技术被授权 给数百家的半导体厂商，做成不同的SOC芯片。ARM内核在 当今最活跃的无线局域网、3G、手机终端、手持设备、有线 网络通信设备中得以广泛应用，其应用形式是集成到专用芯片 之中作为控制器。采用ARM内核的主要半导体处理器厂商韩 国三星公司在其面向手持设备和网络设备的处理器上都全面采 用了ARM内核，如S3C4510B用于Gateway等。 Intel公司从StrongARM到Xscale处理器家族，都是立足于 ARM内核并增加了多媒体指令特性，并进一步降低功耗，提 高速度。 Motorola公司在其手持设备处理器方面从68K内核改成了 ARM内核，从此，手持设备领域成了ARM内核的天下。 Cirrus Logic公司的EP7312等手持设备处理器增加了MP3 以及音频处理的功能。
M4 M3 M2 M1
图2．1 程序状态寄存器格式
10
第2章 ARM嵌入式处理器体系结构 2．Thumb状态下的寄存器组 Thumb状态下的寄存器组是ARM状态下寄存器组的子集。
11
第2章 ARM嵌入式处理器体系结构
2．1．5 ARM处理器的异常中断 在正常程序执行过程中，每执行一条ARM指令，PC值加4， 每执行一条Thumb指令， PC值加2，程序按顺序正常执行。 异常（ Exceptions）是指内部或外部事件引起的请求使处 理器做出相应处理的事件。当发生异常时，系统执行完当前指 令后，跳转到相应的异常处理程序人口执行异常处理，异常处 理完，程序返回。 1．ARM异常种类及异常中断向量 在ARM体系结构中，异常中断用来处理软中断、未定义 指令陷阱、系统复位及外部中断，共有7种不同类型的异常中 断及其对应的向量地址，见表2．50 实现异常向量的定位由32位地址空间低端的正常地址范围 0x00000000～0x0000001C决定，但有些ARM允许高端地址 0xFFFF0000 ～ 0xFFFF001C来定位异常向量的地址。
9
第2章 ARM嵌入式处理器体系结构
2）状态寄存器 状态寄存器共6个，除了共用的CPSR外还有分组的SPSR （5组共5个）。程序状态寄存器的格式如图2．1所示，其中条 件码标志4个（N，Z，C，V），还有Q标志以及8个控制位（I， F，T，M4～M0）。
31 N 30 Z 29 C 28 V 27 Q 26 ... 保留 8 7 I 6 F 5 T 4 3 2 1 0 M0
4）向量中断的处理
图2 ．5
向量中断解析流程示例
17
第2章 ARM嵌入式处理器体系结构
4．从异常处理程序中返回 复位异常发生后，由于系统自动从0x00000000开始重 新执行程序，因此复位异常处理 程序执行完后无须返回。 其他所有异常处理完后必须返回到原来程序处向下执行， 为达到 这一目的，需要执行以下操作: （1）恢复原来被保护的用户寄存器。 （2）将SPSR_mode寄存器值复制到CPSR中，使得 CPSR从相应的SPSR中恢复，以恢复被中断的程序工作状 态。 （3）根据异常类型将PC值恢复成断点地址，以执行用 户原来运行着的程序。 （4）清除CPSR中的中断禁止标志I和F，开放外部中断 和快速中断。
第2章 ARM嵌入式处理器体系结构 2．1．3 ARM处理器工作状态与工作模式
1． ARM处理器工作状态 1）ARM状态 ARM状态是指ARM工作于32位指令状态，即32位状态。 所有指令均为32位指令。 2）Thumb状态 Thumb状态是指ARM执行16位的Thumb指令的状态，即 16位状态。 在有些情况下，如异常处理时，必须是ARM状态下的 ARM指令，此时如果原来工作于Thumb状态，必须将其切换 到ARM状态，使之执行ARM指令。在程序执行的过程中，处 理器可随时在这两种工作状态间进行切换，切换时并不影响 处理器的工作模式和相应寄存器中的内容。 ARM处理器复位后开始执行代码时总是只处于ARM状态， 如果需要，则可通过下面的方法切换到Thumb状态。
12
第2章 ARM嵌入式处理器体系结构
2．异常中断的优先级 7种类型的异常分成6级，优先级由高到低依次是: （1）复位（RESET）异常； （2）数据访问中止（DABT）异常； （3）快速中断请求（FIQ）异常； （4）外部中断请求（IRQ）异常； （5）指令预取中止（FABT）异常； （6）软件中断（SWI）异常和未定义的指令（UND）异 常最低优先级。 复位异常的优先级最高，因此任何情况下，只要进入复 位状态，系统无条件地将PC指向0x00000000处，去执行系统 第一条指令。通常此处放一条无条件的转移指令，转移到系 统初始化程序处。
13
第2章 ARM嵌入式处理器体系结构
1）解析程序的概念和作用 中断请求 ARM处理器响应中断的时 候，总是从固定的地址开始的， 而在高级语言环境下开发中断 PC跳转到固定地址 服务程序时，无法控制固定地 址开始跳转流程。为了使得上 层应用程序与硬件中断跳转联 从起始固定地址跳转到用户自定义固定地址的内存区， 其中存放着中断再跳转的解析程序 系起来，需要编写一段中间的 服务程序来进行连接。这样的 解析程序读取中断向量表，得到中断函数的目标地址 服务程序常被称作中断解析程 序。 常用的中断跳转流程，如 跳转到目标函数地址 图2．2所示。
第2章 ARM嵌入式处理器体系结构 2. ARM处理器工作模式
7
第2章 ARM嵌入式处理器体系结构 2．1．4 ARM处理器寄存器组 1． ARM状态下的寄存器组
8
第2章 ARM嵌入式处理器体系结构
从表2．3中可以看出，ARM处理器工作在不同模式，使 用的寄存器有所不同，共同点是:无论何种模式，R15均作为 PC使用；CPSR为当前程序状态寄存器；R7～R0为公用的通 用寄存器。不同之处在于高端7个通用寄存器和状态寄存器在 不同模式下不同。 1）通用寄存器 通用寄存器有31个，其中不分组的寄存器有8个（R0～ R7）；在快速中断模式下，R8～R12标有fiq，代表快速模式 专用，与其他模式地址重叠，但模式不同，因此寄存器内容 并不冲突，共2组计10个寄存器；R13～R14除了用户模式和 系统模式分别为堆栈指针（Stack Pointer， SP）和程序链接 寄存器（Link Register， LR）之外，其他模式下均有自己独 特的标记方式，是专用于特定模式的寄存器，共6组计12个； 另外还有作为PC的R15，这样通用寄存器共31个。所有通用 寄存器均为32位结构。
图2．2 中断跳转流程
14
第2章 AR断解析示例流程
15
第2章 ARM嵌入式处理器体系结构
3）解析程序的扩展
扩展解析程序 起始地址 解析程序 IRQ/FIQ服务程序 目标地址
向量表
中断控制 状态寄存器
图2 ．4
中断解析的扩展
16
第2章 ARM嵌入式处理器体系结构
第2章 ARM嵌入式处理器体系结构
目前世界上有四大流派的嵌入式处理器内核生产厂家 及嵌入式处理器内核， 即MIPS公司（www．mips．com） 的MIPS处理器内核，ARM公司（ www．arm．com ）的 ARM处理器内核，国际商用机器公司（IBM）、苹果公司 （Apple）及摩托罗拉（Motorola）公司 联合开发的 PowerPC，摩托罗拉公司（ www．motorola．com）的 68K/COLDFIRE。
19
第2章 ARM嵌入式处理器体系结构
（2） IRQ（Interrupt Request）异常属于正常的中断请 求，可通过对处理器的nIRQ引脚输入低电平产生。IRQ的优 先级低于FIQ，当程序执行进入FIQ异常时，IRQ可能被屏蔽。 若将CPSR的I位设置为1，则会禁止IRQ中断，若将CPSR的I 位清零，处理器会在指令执行完之前检查IRQ的输入。注意 只有在特权模式下才能改变I位的状态。不管是在 ARM状态 还是在Thumb状态下进入IRQ模式，IRQ处理程序均会执行 以下指令从IRQ 模式返回: SUBS PC，R14_irq，#4 该指令将寄存器R14_irq的值减去4后，复制到程序计数 器（PC）中，从而实现从异常处理程序中的返回，同时将 SPSR_mode寄存器的内容复制到当前程序状态寄存器 （CPSR）中。
5
第2章 ARM嵌入式处理器体系结构
3）ARM与Thumb间的切换 （1）由ARM状态切换到Thumb状态。通过BX指令可将 ARM状态切换到Thumb状态，即当操作数寄存器的最低位为1 时，可执行BX指令使微处理器进入Thumb状态。例如： MOV R6,0X16000001 BX R6 在本例中，操作数寄存器R6的最低位为1，则执行上述两 条指令时，转移到地址为R6&0XFFFFFFFE=0X16000000处的 Thumb指令。 如果Thumb状态进入异常处理，则当异常返回时， 系统 状态将自动切换到Thumb状态。 （2）由Thumb状态切换到ARM状态。通过BX指令可将 Thumb状态切换到ARM状态，即当操作数寄存器的最低位为0 时，可执行BX指令使微处理器进入ARM状态。当处理器进行 异常处理时，则从异常向量地址开始执行，系统将自动进入 ARM状态。 6
3
第2章 ARM嵌入式处理器体系结构 2．1．2 ARM体系结构的技术特征 （1）单周期操作。ARM指令系统中的指令只需要执行简单的 和基本的操作，因此其执行过程在一个机 器周期内完成。 （2）采用加载/存储指令结构。ARM只采用了加载和存储两种 指令对存储器进行读和写的操作，面向运算部件的操作都经过加 载指令和存储指令从存储器取出后预先存放到寄存器内，以加快 执行速度。 （3）固定的32位长度指令。ARM指令系统的指令格式固定为 32位长度，指令译码结构简单，效率高。 （4）3地址指令格式。由于编译开销大，需要尽可能优化，因 此采用3地址指令格式，较多寄存器和对称的指令格式便于生成优 化代码。 （5）指令流水线技术。ARM采用多级流水线技术，以提高指 令执行的效率；ARM7采用冯· 诺依曼体系结构的3级指令流水线； ARM9TDMI采用基于哈佛体系结构的5级指令流水线技术； ARM10 采用6级指令流水线。 4
1
第2章 ARM嵌入式处理器体系结构
ARM内核具有低功耗的特点，ARM内核的设计技术被授权 给数百家的半导体厂商，做成不同的SOC芯片。ARM内核在 当今最活跃的无线局域网、3G、手机终端、手持设备、有线 网络通信设备中得以广泛应用，其应用形式是集成到专用芯片 之中作为控制器。采用ARM内核的主要半导体处理器厂商韩 国三星公司在其面向手持设备和网络设备的处理器上都全面采 用了ARM内核，如S3C4510B用于Gateway等。 Intel公司从StrongARM到Xscale处理器家族，都是立足于 ARM内核并增加了多媒体指令特性，并进一步降低功耗，提 高速度。 Motorola公司在其手持设备处理器方面从68K内核改成了 ARM内核，从此，手持设备领域成了ARM内核的天下。 Cirrus Logic公司的EP7312等手持设备处理器增加了MP3 以及音频处理的功能。
M4 M3 M2 M1
图2．1 程序状态寄存器格式
10
第2章 ARM嵌入式处理器体系结构 2．Thumb状态下的寄存器组 Thumb状态下的寄存器组是ARM状态下寄存器组的子集。
11
第2章 ARM嵌入式处理器体系结构
2．1．5 ARM处理器的异常中断 在正常程序执行过程中，每执行一条ARM指令，PC值加4， 每执行一条Thumb指令， PC值加2，程序按顺序正常执行。 异常（ Exceptions）是指内部或外部事件引起的请求使处 理器做出相应处理的事件。当发生异常时，系统执行完当前指 令后，跳转到相应的异常处理程序人口执行异常处理，异常处 理完，程序返回。 1．ARM异常种类及异常中断向量 在ARM体系结构中，异常中断用来处理软中断、未定义 指令陷阱、系统复位及外部中断，共有7种不同类型的异常中 断及其对应的向量地址，见表2．50 实现异常向量的定位由32位地址空间低端的正常地址范围 0x00000000～0x0000001C决定，但有些ARM允许高端地址 0xFFFF0000 ～ 0xFFFF001C来定位异常向量的地址。
9
第2章 ARM嵌入式处理器体系结构
2）状态寄存器 状态寄存器共6个，除了共用的CPSR外还有分组的SPSR （5组共5个）。程序状态寄存器的格式如图2．1所示，其中条 件码标志4个（N，Z，C，V），还有Q标志以及8个控制位（I， F，T，M4～M0）。
31 N 30 Z 29 C 28 V 27 Q 26 ... 保留 8 7 I 6 F 5 T 4 3 2 1 0 M0
4）向量中断的处理
图2 ．5
向量中断解析流程示例
17
第2章 ARM嵌入式处理器体系结构
4．从异常处理程序中返回 复位异常发生后，由于系统自动从0x00000000开始重 新执行程序，因此复位异常处理 程序执行完后无须返回。 其他所有异常处理完后必须返回到原来程序处向下执行， 为达到 这一目的，需要执行以下操作: （1）恢复原来被保护的用户寄存器。 （2）将SPSR_mode寄存器值复制到CPSR中，使得 CPSR从相应的SPSR中恢复，以恢复被中断的程序工作状 态。 （3）根据异常类型将PC值恢复成断点地址，以执行用 户原来运行着的程序。 （4）清除CPSR中的中断禁止标志I和F，开放外部中断 和快速中断。
第2章 ARM嵌入式处理器体系结构 2．1．3 ARM处理器工作状态与工作模式
1． ARM处理器工作状态 1）ARM状态 ARM状态是指ARM工作于32位指令状态，即32位状态。 所有指令均为32位指令。 2）Thumb状态 Thumb状态是指ARM执行16位的Thumb指令的状态，即 16位状态。 在有些情况下，如异常处理时，必须是ARM状态下的 ARM指令，此时如果原来工作于Thumb状态，必须将其切换 到ARM状态，使之执行ARM指令。在程序执行的过程中，处 理器可随时在这两种工作状态间进行切换，切换时并不影响 处理器的工作模式和相应寄存器中的内容。 ARM处理器复位后开始执行代码时总是只处于ARM状态， 如果需要，则可通过下面的方法切换到Thumb状态。
12
第2章 ARM嵌入式处理器体系结构
2．异常中断的优先级 7种类型的异常分成6级，优先级由高到低依次是: （1）复位（RESET）异常； （2）数据访问中止（DABT）异常； （3）快速中断请求（FIQ）异常； （4）外部中断请求（IRQ）异常； （5）指令预取中止（FABT）异常； （6）软件中断（SWI）异常和未定义的指令（UND）异 常最低优先级。 复位异常的优先级最高，因此任何情况下，只要进入复 位状态，系统无条件地将PC指向0x00000000处，去执行系统 第一条指令。通常此处放一条无条件的转移指令，转移到系 统初始化程序处。
13
第2章 ARM嵌入式处理器体系结构
1）解析程序的概念和作用 中断请求 ARM处理器响应中断的时 候，总是从固定的地址开始的， 而在高级语言环境下开发中断 PC跳转到固定地址 服务程序时，无法控制固定地 址开始跳转流程。为了使得上 层应用程序与硬件中断跳转联 从起始固定地址跳转到用户自定义固定地址的内存区， 其中存放着中断再跳转的解析程序 系起来，需要编写一段中间的 服务程序来进行连接。这样的 解析程序读取中断向量表，得到中断函数的目标地址 服务程序常被称作中断解析程 序。 常用的中断跳转流程，如 跳转到目标函数地址 图2．2所示。
第2章 ARM嵌入式处理器体系结构 2. ARM处理器工作模式
7
第2章 ARM嵌入式处理器体系结构 2．1．4 ARM处理器寄存器组 1． ARM状态下的寄存器组
8
第2章 ARM嵌入式处理器体系结构
从表2．3中可以看出，ARM处理器工作在不同模式，使 用的寄存器有所不同，共同点是:无论何种模式，R15均作为 PC使用；CPSR为当前程序状态寄存器；R7～R0为公用的通 用寄存器。不同之处在于高端7个通用寄存器和状态寄存器在 不同模式下不同。 1）通用寄存器 通用寄存器有31个，其中不分组的寄存器有8个（R0～ R7）；在快速中断模式下，R8～R12标有fiq，代表快速模式 专用，与其他模式地址重叠，但模式不同，因此寄存器内容 并不冲突，共2组计10个寄存器；R13～R14除了用户模式和 系统模式分别为堆栈指针（Stack Pointer， SP）和程序链接 寄存器（Link Register， LR）之外，其他模式下均有自己独 特的标记方式，是专用于特定模式的寄存器，共6组计12个； 另外还有作为PC的R15，这样通用寄存器共31个。所有通用 寄存器均为32位结构。
图2．2 中断跳转流程
14
第2章 AR断解析示例流程
15
第2章 ARM嵌入式处理器体系结构
3）解析程序的扩展
扩展解析程序 起始地址 解析程序 IRQ/FIQ服务程序 目标地址
向量表
中断控制 状态寄存器
图2 ．4
中断解析的扩展
16
第2章 ARM嵌入式处理器体系结构
第2章 ARM嵌入式处理器体系结构
目前世界上有四大流派的嵌入式处理器内核生产厂家 及嵌入式处理器内核， 即MIPS公司（www．mips．com） 的MIPS处理器内核，ARM公司（ www．arm．com ）的 ARM处理器内核，国际商用机器公司（IBM）、苹果公司 （Apple）及摩托罗拉（Motorola）公司 联合开发的 PowerPC，摩托罗拉公司（ www．motorola．com）的 68K/COLDFIRE。
19
第2章 ARM嵌入式处理器体系结构
（2） IRQ（Interrupt Request）异常属于正常的中断请 求，可通过对处理器的nIRQ引脚输入低电平产生。IRQ的优 先级低于FIQ，当程序执行进入FIQ异常时，IRQ可能被屏蔽。 若将CPSR的I位设置为1，则会禁止IRQ中断，若将CPSR的I 位清零，处理器会在指令执行完之前检查IRQ的输入。注意 只有在特权模式下才能改变I位的状态。不管是在 ARM状态 还是在Thumb状态下进入IRQ模式，IRQ处理程序均会执行 以下指令从IRQ 模式返回: SUBS PC，R14_irq，#4 该指令将寄存器R14_irq的值减去4后，复制到程序计数 器（PC）中，从而实现从异常处理程序中的返回，同时将 SPSR_mode寄存器的内容复制到当前程序状态寄存器 （CPSR）中。
5
第2章 ARM嵌入式处理器体系结构
3）ARM与Thumb间的切换 （1）由ARM状态切换到Thumb状态。通过BX指令可将 ARM状态切换到Thumb状态，即当操作数寄存器的最低位为1 时，可执行BX指令使微处理器进入Thumb状态。例如： MOV R6,0X16000001 BX R6 在本例中，操作数寄存器R6的最低位为1，则执行上述两 条指令时，转移到地址为R6&0XFFFFFFFE=0X16000000处的 Thumb指令。 如果Thumb状态进入异常处理，则当异常返回时， 系统 状态将自动切换到Thumb状态。 （2）由Thumb状态切换到ARM状态。通过BX指令可将 Thumb状态切换到ARM状态，即当操作数寄存器的最低位为0 时，可执行BX指令使微处理器进入ARM状态。当处理器进行 异常处理时，则从异常向量地址开始执行，系统将自动进入 ARM状态。 6
3
第2章 ARM嵌入式处理器体系结构 2．1．2 ARM体系结构的技术特征 （1）单周期操作。ARM指令系统中的指令只需要执行简单的 和基本的操作，因此其执行过程在一个机 器周期内完成。 （2）采用加载/存储指令结构。ARM只采用了加载和存储两种 指令对存储器进行读和写的操作，面向运算部件的操作都经过加 载指令和存储指令从存储器取出后预先存放到寄存器内，以加快 执行速度。 （3）固定的32位长度指令。ARM指令系统的指令格式固定为 32位长度，指令译码结构简单，效率高。 （4）3地址指令格式。由于编译开销大，需要尽可能优化，因 此采用3地址指令格式，较多寄存器和对称的指令格式便于生成优 化代码。 （5）指令流水线技术。ARM采用多级流水线技术，以提高指 令执行的效率；ARM7采用冯· 诺依曼体系结构的3级指令流水线； ARM9TDMI采用基于哈佛体系结构的5级指令流水线技术； ARM10 采用6级指令流水线。 4