当前位置：文档之家 › 第2章单片机芯片的结构

第2章单片机芯片的结构

  • 格式：ppt
  • 大小：2.52 MB
  • 文档页数：98

下载文档原格式

  / 98

合集下载

第02章 MCS-51单片机的结构

第02章 MCS-51单片机的结构

CY
AC
F0
RS1 RS0
OV
/
P
PSW位地址
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
CY：进位标志。用于表示Acc.7有否向更高位进位。 加减运算时，保存最高位进位、借位状态。 AC：半进位标志。用于表示Acc.3有否向Acc.4进位。 例：78H+97H 0111 1000 +1001 0111 1 0000 1111
ALU
定时与控制 程序地址寄存器AR
CPU
。
2.2.2 控制器
控制器由程序计数器PC、指令
寄存器和指令译码器、定时和控
制逻辑电路。
相对控制器而言，运算器接受控 制器的命令而进行动作。
1)．程序计数器PC
※ PC不属于特殊功能寄存器，不可访问，在物理结构 上是独立的。 ※ 16位的地址寄存器，用于存放下一字节指令的地址， 可寻址64KB的程序存储器空间。 ※ PC的基本工作方式有：
⑴ 自动加1。CPU从ROM中每读一个字节，自动执行 PC+1→PC； ⑵ 执行转移指令时，PC会根据要求修改地址； ⑶ 执行调用子程序或发生中断时，CPU会自动将当前 PC值压入堆栈，将子程序入口地址或中断入口地址装入 PC；子程序返回或中断返回时，恢复原有被压入堆栈的 PC值，继续执行原顺序程序指令。
用示波器检测该引脚来判断单片机是否损坏。
② PROG功能：片内有EPROM的芯片，在EPROM编程 期间，此引脚输入编程脉冲。
⑵ PSEN:片外程序存储器读选通信号输出端。 在向片外程序存储器读取指令或常数期间，每个机
器周期该信号两次有效（低电平）作为片外ROM的

单片机第二章MCS-51系列单片机硬件结构

单片机第二章MCS-51系列单片机硬件结构

3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚

第2章-STC15单片机的内部结构

第2章-STC15单片机的内部结构

单片机原理与接口技术————基于STC15系列的51单片机
第2章 STC15单片机的内部结构
一、 总体结构
图2.2 STC15W4K32S4单片机详细结构图
单片机原理与接口技术————基于STC15系列的51单片机
第2章 STC15单片机的内部结构
二、 引脚功能
图2.3 STC15W4K32S4的PDIP40引脚图
程序计数器PC用于在CPU运行过程中，保存下一条要执行的指令在程序存储器中的 地址，一般情况下，它总是自动加一，只在运行转移类或子程序调用类指令时，才会 改变为相应的目标地址，这些概念和普通微处理器中的概念是相同的。PC的位数是 16位，所以，51单片机程序存储器的空间大小是64KB。当单片机复位时，PC初始化 为0000H，这也是51单片机上电复位以后，所执行的第一条指令的地址。
单片机原理与接口技术————基于STC15系列的51单片机
第2章 STC15单片机的内部结构
一、 总体结构
3．并行I/O口
并行开关量（数字量）的输入/输出，是微控制器最基本的功能。STC15系列单片机， 提供了最多8个可编程的并行I/O口（根据封装的不同，端口数也不同），大部分I/O口 是8位的，有些口不足8位。如图Port0-Port7所示。这些I/O口命名为P0~P7，既可以 将它们分别作为一个整体，用于8位开关量的输入与输出（若是8位端口的话），也可 以将它们的各位口线分别独立地用于1位的开关量输入与输出。当这些口线单独使用 时，它们被命名为Px.y，其中x代表其所在的并行口，可为0-7；y代表相应的位，可 为0-7，例如P0.7，代表P0口的D7位。
单片机原理与接口技术————基于STC15系列的51单片机
第2章 STC15单片机的内部结构

单片机原理 第2章 MCS-51单片机体系结构

单片机原理 第2章 MCS-51单片机体系结构
8051单片机的内RAM共有128个单元，应用最为灵活，用于 存放变量的值、运算结果和标志位等信息。按其用途可分为三个 区域。
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区，每组占用8个 字节，都标记为R0~R7。在某一时刻，CPU只能使用其中的一组工作寄存 器，工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ，如表2-3所示。
2. 数据总线DB 数据总线宽度为8位（D0~D7），由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构，它的作用是产生合适的 时序，读入和分析每条指令代码，根据每条指令 代码的功能要求，指挥并控制单片机的有关部件 和器件，具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口，为准双向I/O口，具有内部上拉电阻。一共8位，有P2.0～P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时，P2口作为 地址总线（高8位），和P0输出的低8位地址一起构成16位地址，可以寻址 64KB的地址空间。
P2口位结构图如图2-3 （c）所示，它比P1口多了 一个转换控制部分，当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 （A8~A15）时，CPU将写 控制信号“1”使MUX切换到 右边，在“地址/数据总线” 方式下，无论P2口剩余多 少地址线，均不能被用于 普通I/O操作。
（2）控制引脚—— 、

第2章MCS-51单片机基本结构

第2章MCS-51单片机基本结构
令和四周期指令。
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指

第2章 89C51单片机硬件结构和原理 (单片机原理课件)

第2章 89C51单片机硬件结构和原理 (单片机原理课件)

返回
单片机原理及接口技术
1、准双向 当I/O口作为输入时，应先向此口锁存器写入 全1， 此时该口引脚浮空，可作高阻抗输入。
17:43
返回
单片机原理及接口技术
2、P0口：
P0口可作为一个8位数据准双向输入/输出口；
在CPU访问片外存储器时，P0口为分时复用的
低8位地址总线和8位数据总线。
17:43
3、片内4KB程序存储器Flash ROM（4KB）: 用以存放程序、一些原始数据和表格。但有一些单片机内
部不带ROM/EPROM，如8031、8032、80C31等。
4、四个8位并行I/O（输入/输出）接口 P0~P3: 每个口可以用作输入，也可以用作输出。
17:43
返回
单片机原理及接口技术
5、两个或三个定时/计数器: 每个定时/计数器都可以设置成计数方式，用以对外部 事件进行计数，也可以设置成定时方式，并可以根据 计数或定时的结果 实现计算机控制。 6、一个全双工UART的串行I/O口: 可实现单片机与单片机或其它微机之间串行通信。 7、片内振荡器和时钟产生电路: 但需外接晶振和电容。 8、五个中断源的中断控制系统。 9、具有节电工作方式：
（3）8位程序状态寄存器PSW： （4）8位寄存器B：
（5）布尔处理器： （6）2个8位暂存器：
17:43
返回
单片机原理及接口技术
1）运算器 （1）8位的ALU： 可对4位、8位、16位数据进行操作。
17:43
返回
单片机原理及接口技术
（2）8位累加器ACC（A）： • 它经常作为一个运算数经暂存器2进入ALU 的输入端，与另一个来自暂存器1的运算数 进行运算，运算结果又送回ACC。
17:43

第2章8051单片机硬件结构和原理


指令寄存器IR及指令译码器ID
• 由PC中的内容指定ROM地址，取出来的指令经IR送至ID， 由ID对指令译码产生一定序列的控制信号，以执行指令所 规定的操作。
振荡器和定时电路
• 8051单片机片内有振荡电路，只需外接石英晶体 和频率微调电容（2个30pF左右），其频率范围为 1.2MHz~12MHz。该信号作为8051工作的基本节拍
片外程序存储器
从程序员角度看存储器
程序存储器保留地址
（1）0000H～0002H三个单元：
• 用作上电复位后引导程序的存放单元。因
为复位后PC的内容为0000H，CPU总是从
0000H开始执行程序。将转移指令存放到 这三个单元，程序就被引导到指定的程序 存储器空间去执行。
程序存储器保留地址
（2）0003H～002AH单元：
使用。
SFR之 程序状态寄存器PSW(D0H)
• PSW是一个8位特殊功能寄存器，它的各位包含
了程序执行后的状态信息，供程序查询或判别之
用。各位的含义及其格式如表2－6所列。
• PSW除有确定的字节地址(D0H)外，每一位均有
位地址
Psw中的位
• CY(PSW.7)： 进位标志位。在执行加法(或减法)运算 指令时，如果运算结果最高位(位7)向前有进位(或借 位)，则CY位由硬件自动置1；如果运算结果最高位无 进位(或借位)，则CY清0。CY也是89C51在进行位操作 (布尔操作)时的位累加器，在指令中用C代替CY。 • AC(PSW.6)： 半进位标志位，也称辅助进位标志。当 执行加法(或减法)操作时，如果运算结果(和或差)的 低半字节(位3)向高半字节有半进位(或借位)，则AC位 将被硬件自动置1；否则AC被自动清0。 • F0(PSW.5)： 用户标志位。用户可以根据自己的需要 对F0位赋予一定的含义，由用户置位或复位，以作为 软件标志。

第2章-AT89S51单片机的片内硬件结构

30
（5）OV（PSW.2）溢出标志位：当执行算术指令时，OV用来 指示运算结果是否产生溢出。如果结果产生溢出，OV=1；否则， OV=0。
（6）PSW.1位：保留位，未用。 （7）P（PSW.0）奇偶标志位：该标志位表示指令执行完时， 累加器A中“1”的个数是奇数还是偶数。 P=1，表示A中“1”的个数为奇数。 P=0，表示A中“1”的个数为偶数。 该标志位对串行口通信中的数据传输有重要的意义。在串行通 信中，常用奇偶检验的方法来检验数据串行传输的可靠性。
RESET）； （3）I/O口引脚—P0、P1、P2与P3，为4个8位并行I/O口的外
部引脚。 下面结合图2-2介绍各引脚的功能。
2.2.1 电源及时钟引脚
1．电源引脚 （1）VCC（40脚）：接+5V电源。 （2）VSS（20脚）：接数字地。
12
2．时钟引脚 （1）XTAL1（19脚）：片内振荡器的反相放大器和外 部时钟发生器的输入端。使用片内的振荡器时，该引 脚外接石英晶体和微调电容。当采用外部的独立时钟 源时，本引脚接外部时钟振荡器的信号。 （2）XTAL2（18脚）：片内振荡器反相放大器的输出 端。当使用片内振荡器时，该引脚连接外部石英晶体 和微调电容。当使用外部时钟源时，本引脚悬空。
负载。 P3口还可提供第二功能，其第二功能定义如表2-1
所示，8位）及数据总线使用时， 为双向口。作为通用的I/O口使用时，需加上拉电阻，这时为准双 向口。而P1口、P2口、P3口均为准双向口。
双向口P0与P1口、P2口、P3口这3个准双向口相比，多了一 个高阻输入的“悬浮”态。这是由于P0口作为数据总线使用时， 多个数据源都挂在数据总线上，当P0口不需与其他数据源打交道 时，需要与数据总线高阻“悬浮”隔离。而准双向I/O口则无高阻 的“悬浮”状态。另外，准双向口作通用I/O的输入口使用时，一 定要向该口先写入“1”。以上的准双向口与双向口的差别，在学 习本章2.5节的P0~P3口的内部结构后，将会有更深入的理解。

第2章 89C51单片机硬件结构和原理


2．累加器A 使用最频繁的寄存器，可写为Acc。“A”与“Acc” 书写上 的差别，将在第3章介绍。
作用如下：
（1）ALU单元的输入数据源之一，又是ALU运算结果存放单元。 （2）数据传送大多都通过累加器A，相当于数据的中转站。为 解决“瓶颈堵塞”问题，AT89S51增加了一部分可以不经过 累加器的传送指令。
18
PSW中各个位的功能： （1）Cy（PSW.7）进位标志位
可写为C。在算术和逻辑运算时，若有进位/借位，Cy＝1；
否则，Cy＝0。在位处理器中，它是位累加器。 （2）Ac（PSW.6）辅助进位标志位 在BCD码运算时，用作十进位调整。即当D3位向D4位产生进 位或借位时，Ac＝1；否则，Ac＝0。 （3）F0（PSW.5）用户设定标志位 由用户使用的一个状态标志位，可用指令来使它置1或清0， 控制程序的流向。用户应充分利用。
端（12-21V）。
4、I/O端口P0、P1、P2和P3 准双向的含义：
当I/O口作为输入时，应先向此口锁存器写入全1， 此 时该口引脚浮空，可作高阻抗输入。
1）P0口：用作通用的I/O口；当外扩存储器及I/O接口芯片时，P0口作为低8位地址 总线及数据总线的分时复用端口。 2）P1口：用作通用的I/O口 3）P2口：用作通用的I/O口；当外扩存储器及I/O接口芯片时，P2口作为高8位地址 总线 4）P3口：用作通用的I/O口；每个引脚有第二功能
图2－6 高128字节RAM(SFR区)
1、堆栈指针SP
堆栈指针SP（8位），可指向片内RAM00H～7FH的任何单元。系统 复位后，SP指向07H的RAM单元，所以入栈的第一个数据位于08H单元。

堆栈：在片内RAM区专门开辟的一个区域，数据的存取是按“后进先

第2章MCS--51系列单片机的结构及原理

（3）软件标志FO（PSW.5）：这是可由用户定义的一个 状态标志，可由用户置位或复位。F1的定义与F0相同。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第2章单片机芯片的结构
时钟电路
80C51单片机的内部具有时钟电路，但石英晶体 振荡器和微调电容需外接。
总线
上述这些部件都是通过总线连接起来，才能构 成一个完整的单片机系统。总线结构减少了单 片机的连线和引脚，提高了集成度和可靠性。
第2章单片机芯片的结构
2.3 80C51的外部引脚及功能
80C51系列单片机采用40引 脚的双列直插式封装芯片 40引脚共可分为四个部分 1. 电源2个 2. 外接晶体振荡器2个 3. 控制信号引脚4个 4. I/O引脚32个
第2章单片机芯片的结构
2.2 80C51单片机的内部结构
ROM
RAM
CPU
时钟
定时器/ 计数器
I/O接口 电路
第2章单片机芯片的结构
80C51单片机的基本结构是由以下几部分组 成
• 微处理器CPU • 存储器 • 外部输入/输出接口电路（I/O接口） • 中断系统 • 时钟电路 • 系统总线
第2章单片机芯片的结构
XTAL2（18脚）：内部振荡电路反相放大器的输 出端，是外接晶体的另一端。若使用外部时钟 时，对于HMOS单片机，该引脚输入外部时钟脉 冲；对于CHMOS单片机，此引脚应悬浮。
第2章单片机芯片的结构
控制和其它电源复用引脚
RST／VPD（9脚）：双功能引脚
➢ 复位信号RST引脚，输入 • 启动时，需要复位，使CPU各部件处于确定的
的低位字节。 即使不访问外部存储器，ALE仍以不变的频率周
期性的出现正脉冲信号，频率为振荡器频率的 1/6。 ➢ 编程脉冲引脚PROG，输入 在对8751片内EPROM编程时，编程脉冲由此输入
第2章单片机芯片的结构
EA／Vpp（31脚）：双功能
➢ 访外允许EA 当EA端保持高电平时，访问内部程序存储器，
初始状态。 • 正常工作状态（振荡器稳定），该引脚上出现
持续24个振荡周期（即两个机器周期）以上的 高电平，单片机就可完成系统复位操作 。
➢ 备用电源VPD引脚，输入 当无VCC时使用，给内部RAM供电以实现掉电保
护。
第2章单片机芯片的结构
ALE／PROG（30脚）：双功能
➢ 地址锁存允许信号ALE，输出 当访问外部存储器时，ALE的输出用于锁存地址
第2章单片机芯片的结构
80C51的存储器
内部数据存储器 80C51芯片中共有256个RAM单元，但其中后128单
元被专用寄存器占用，供用户使用的只是前 128单元，用于存放可读写的数据。 内部程序存储器 内部程序存储器是指ROM(4KB×8)。80C51共有 4 KB掩膜ROM，用存放程序和原始数据,因此称之 为程序存储器，简称“内部 ROM”。
80C51可分为51和52个子系列，主要有四种型号， 分 别 是 ： 80C31/80C32 、 80C51/80C52 、 87C51/87C52、89C51/89C52。
第2章单片机芯片的结构
不同型号MCS-51单片机CPU处理能力和指令系统
完全兼容，只是存储器和I/O接口的配置有所不
同。
硬件配置基本配置：
1. 8位CPU 2. 片内ROM/EPROM、RAM 3. 片内并行 I/O接口 4. 片内16位定时器/计数器 5. 片内中断处理系统 6. 片内全双工串行I/O1系列功能上有所增强，如片内ROM及 RAM都增加一倍，定时/计数器个数由2个增加到 3个，中断源由5个增加到6个等。
第2章单片机芯片的结构
2.3.1 信号引脚的介绍 主电源引脚Vss和Vcc
Vss（20脚）：接地 Vcc（40脚）：正常操作、对EPROM编程和验证
时为+5V电源。
第2章单片机芯片的结构
外接晶振引脚XTALl和XTAL2
XTALl（19脚）：内部振荡电路反相放大器的输 入端，是外接晶体的一个引脚。使用外部时钟 时，对于HMOS单片机，该引脚必须接地；对于 CHMOS单片机，该引脚作为驱动端。
当PC值超过0FFFH时，将自动转向，执行外部程 序存储器的程序 当EA保持低电平时，则只访问外部程序存储器， 不管是否有内部程序存储器。 8031中EA必须接地
第2章单片机芯片的结构
➢ Vpp 编程电压输入 对8751片内EPROM编程时，此脚接编程电压,
（+21V～+25V）
单片机接口技 术及应用
第2章单片机芯片的结构
第二章 单片机芯片的硬件结 构
主要内容： 80C51系列单片机的分类 80C51的内部结构 80C51的引脚功能 80C51 的I/O端口 CPU时序及工作方式
第2章单片机芯片的结构
第二章 单片机芯片的硬件结构
学习目标： 了解单片机的分类，各引脚功能，输入
80C51单片机结构框图
第2章单片机芯片的结构
80C51单片机芯片内部逻辑结构框图
第2章单片机芯片的结构
80C51的微处理器
它由运算器、控制器等部件组成 运算器由算术逻辑运算单元ALU、累加器ACC、
寄存器B、暂存寄存器和程序状态字寄存器PSW 组成。它所完成的任务是实现算术与逻辑运算、 位变量处理和数据传送等操作。 控制器由指令寄存器、指令译码器、定时及控 制逻辑电路和程序计数器PC等组成。
/输出口作用 熟悉单片机存储器组织
第2章单片机芯片的结构
2.1 80C51单片机系列
80C51系列单片机是Intel公司于1980年推出的8 位机，因其优秀的性能价格比，获得了广泛的 应用
80C51是80C51系列单片机中CHMOS工艺的一个典 型品种。一般以8051为基核开发出的CHMOS工艺 单片机产品统称为80C51系列单片机
第2章单片机芯片的结构
I/O接口电路
80C51单片机共有 4个8位的I／0口(P0-P3)，以实现数据的并行输
入输出。 还有一个可编程全双工的串行口，它功能强大，
可做异步通信收发器使用，也可用作同步移位 器使用。
第2章单片机芯片的结构
中断系统
80C51单片机的中断功能较强，以满足控制应用 的需要。 80C51共有5个中断源： • 外部中断2个 • 定时／计数中断2个 • 串行中断1个 • 全部中断分为高优先级和低优先级共两级。