当前位置：文档之家 › 第二章单片机芯片的硬件结构

第二章单片机芯片的硬件结构

  • 格式：pptx
  • 大小：4.76 MB
  • 文档页数：61

下载文档原格式

  / 61

合集下载

单片机第二章MCS-51系列单片机硬件结构

单片机第二章MCS-51系列单片机硬件结构

3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚

单片机的硬件结构

单片机的硬件结构
以1/6振荡频率（即1/2机器周期）周期性输出
②PROG：在对8751片内EPROM编程时，编程 脉冲由此输入。
2021/8/14
33
3、EA/VDD：访外允许/编程电压输入
①、8031中EA必须接地。 8051/8751中 EA＝1，单片机使用片内ROM/EPROM （由PC值决定）； EA＝0，单片机片内程序存储器失效，而 使用片外程序存储器。
2021/8/14
27
• MCS－51单片机的振荡器有内部和外部两种 方式。
1、接石英晶体和微调电容 2、接外部时钟
2021/8/14
28
• 时序：时间的先后顺序，控制器按照指令功能发出一系列 在时间上有一定次序的信号，控制和启动一部分逻辑电路， 完成某种操作。
• 机器周期＝12个时钟周期（振荡周期） 有6个状态（S1~S6），一个状态为2个振荡周期，分为P1和P2
电话铃响 中断信号如INT=0 中断请求
暂停看书 暂停执行主程序 中断响应
书中作记号 当前PC入栈 保护断点
电话谈话 执行中断程序
中断服务
继续看书 返回主程序 中断返回
2021/8/14
中 断 服 务 程 序
21
2021/8/14
22
八、布尔处理器
MCS－51单片机内含有一个布尔处理器，是单片机 CPU中运算器的一个重要组成部分。
2021/8/14
19
六、串行口 完成单片机和其他计算机或通讯设备之
间的串行数据通讯。
MCS－51系列P3口的RXD(P3.0)和 TXD(P3.1)构成
2021/8/14
20
七、中断系统
日
常
中断系统是计算机的重要指标之一。

第2章 89C51单片机硬件结构和原理 (单片机原理课件)

第2章 89C51单片机硬件结构和原理 (单片机原理课件)

返回
单片机原理及接口技术
1、准双向 当I/O口作为输入时，应先向此口锁存器写入 全1， 此时该口引脚浮空，可作高阻抗输入。
17:43
返回
单片机原理及接口技术
2、P0口：
P0口可作为一个8位数据准双向输入/输出口；
在CPU访问片外存储器时，P0口为分时复用的
低8位地址总线和8位数据总线。
17:43
3、片内4KB程序存储器Flash ROM（4KB）: 用以存放程序、一些原始数据和表格。但有一些单片机内
部不带ROM/EPROM，如8031、8032、80C31等。
4、四个8位并行I/O（输入/输出）接口 P0~P3: 每个口可以用作输入，也可以用作输出。
17:43
返回
单片机原理及接口技术
5、两个或三个定时/计数器: 每个定时/计数器都可以设置成计数方式，用以对外部 事件进行计数，也可以设置成定时方式，并可以根据 计数或定时的结果 实现计算机控制。 6、一个全双工UART的串行I/O口: 可实现单片机与单片机或其它微机之间串行通信。 7、片内振荡器和时钟产生电路: 但需外接晶振和电容。 8、五个中断源的中断控制系统。 9、具有节电工作方式：
（3）8位程序状态寄存器PSW： （4）8位寄存器B：
（5）布尔处理器： （6）2个8位暂存器：
17:43
返回
单片机原理及接口技术
1）运算器 （1）8位的ALU： 可对4位、8位、16位数据进行操作。
17:43
返回
单片机原理及接口技术
（2）8位累加器ACC（A）： • 它经常作为一个运算数经暂存器2进入ALU 的输入端，与另一个来自暂存器1的运算数 进行运算，运算结果又送回ACC。
17:43

第2章8051单片机硬件结构和原理

第2章8051单片机硬件结构和原理

指令寄存器IR及指令译码器ID
• 由PC中的内容指定ROM地址，取出来的指令经IR送至ID， 由ID对指令译码产生一定序列的控制信号，以执行指令所 规定的操作。
振荡器和定时电路
• 8051单片机片内有振荡电路，只需外接石英晶体 和频率微调电容（2个30pF左右），其频率范围为 1.2MHz~12MHz。该信号作为8051工作的基本节拍
片外程序存储器
从程序员角度看存储器
程序存储器保留地址
（1）0000H～0002H三个单元：
• 用作上电复位后引导程序的存放单元。因
为复位后PC的内容为0000H，CPU总是从
0000H开始执行程序。将转移指令存放到 这三个单元，程序就被引导到指定的程序 存储器空间去执行。
程序存储器保留地址
（2）0003H～002AH单元：
使用。
SFR之 程序状态寄存器PSW(D0H)
• PSW是一个8位特殊功能寄存器，它的各位包含
了程序执行后的状态信息，供程序查询或判别之
用。各位的含义及其格式如表2－6所列。
• PSW除有确定的字节地址(D0H)外，每一位均有
位地址
Psw中的位
• CY(PSW.7)： 进位标志位。在执行加法(或减法)运算 指令时，如果运算结果最高位(位7)向前有进位(或借 位)，则CY位由硬件自动置1；如果运算结果最高位无 进位(或借位)，则CY清0。CY也是89C51在进行位操作 (布尔操作)时的位累加器，在指令中用C代替CY。 • AC(PSW.6)： 半进位标志位，也称辅助进位标志。当 执行加法(或减法)操作时，如果运算结果(和或差)的 低半字节(位3)向高半字节有半进位(或借位)，则AC位 将被硬件自动置1；否则AC被自动清0。 • F0(PSW.5)： 用户标志位。用户可以根据自己的需要 对F0位赋予一定的含义，由用户置位或复位，以作为 软件标志。

第2章-AT89S51单片机的片内硬件结构

第2章-AT89S51单片机的片内硬件结构
30
（5）OV（PSW.2）溢出标志位：当执行算术指令时，OV用来 指示运算结果是否产生溢出。如果结果产生溢出，OV=1；否则， OV=0。
（6）PSW.1位：保留位，未用。 （7）P（PSW.0）奇偶标志位：该标志位表示指令执行完时， 累加器A中“1”的个数是奇数还是偶数。 P=1，表示A中“1”的个数为奇数。 P=0，表示A中“1”的个数为偶数。 该标志位对串行口通信中的数据传输有重要的意义。在串行通 信中，常用奇偶检验的方法来检验数据串行传输的可靠性。
RESET）； （3）I/O口引脚—P0、P1、P2与P3，为4个8位并行I/O口的外
部引脚。 下面结合图2-2介绍各引脚的功能。
2.2.1 电源及时钟引脚
1．电源引脚 （1）VCC（40脚）：接+5V电源。 （2）VSS（20脚）：接数字地。
12
2．时钟引脚 （1）XTAL1（19脚）：片内振荡器的反相放大器和外 部时钟发生器的输入端。使用片内的振荡器时，该引 脚外接石英晶体和微调电容。当采用外部的独立时钟 源时，本引脚接外部时钟振荡器的信号。 （2）XTAL2（18脚）：片内振荡器反相放大器的输出 端。当使用片内振荡器时，该引脚连接外部石英晶体 和微调电容。当使用外部时钟源时，本引脚悬空。
负载。 P3口还可提供第二功能，其第二功能定义如表2-1
所示，8位）及数据总线使用时， 为双向口。作为通用的I/O口使用时，需加上拉电阻，这时为准双 向口。而P1口、P2口、P3口均为准双向口。
双向口P0与P1口、P2口、P3口这3个准双向口相比，多了一 个高阻输入的“悬浮”态。这是由于P0口作为数据总线使用时， 多个数据源都挂在数据总线上，当P0口不需与其他数据源打交道 时，需要与数据总线高阻“悬浮”隔离。而准双向I/O口则无高阻 的“悬浮”状态。另外，准双向口作通用I/O的输入口使用时，一 定要向该口先写入“1”。以上的准双向口与双向口的差别，在学 习本章2.5节的P0~P3口的内部结构后，将会有更深入的理解。

第2章 89C51单片机硬件结构和原理

第2章 89C51单片机硬件结构和原理

2．累加器A 使用最频繁的寄存器，可写为Acc。“A”与“Acc” 书写上 的差别，将在第3章介绍。
作用如下：
（1）ALU单元的输入数据源之一，又是ALU运算结果存放单元。 （2）数据传送大多都通过累加器A，相当于数据的中转站。为 解决“瓶颈堵塞”问题，AT89S51增加了一部分可以不经过 累加器的传送指令。
18
PSW中各个位的功能： （1）Cy（PSW.7）进位标志位
可写为C。在算术和逻辑运算时，若有进位/借位，Cy＝1；
否则，Cy＝0。在位处理器中，它是位累加器。 （2）Ac（PSW.6）辅助进位标志位 在BCD码运算时，用作十进位调整。即当D3位向D4位产生进 位或借位时，Ac＝1；否则，Ac＝0。 （3）F0（PSW.5）用户设定标志位 由用户使用的一个状态标志位，可用指令来使它置1或清0， 控制程序的流向。用户应充分利用。
端（12-21V）。
4、I/O端口P0、P1、P2和P3 准双向的含义：
当I/O口作为输入时，应先向此口锁存器写入全1， 此 时该口引脚浮空，可作高阻抗输入。
1）P0口：用作通用的I/O口；当外扩存储器及I/O接口芯片时，P0口作为低8位地址 总线及数据总线的分时复用端口。 2）P1口：用作通用的I/O口 3）P2口：用作通用的I/O口；当外扩存储器及I/O接口芯片时，P2口作为高8位地址 总线 4）P3口：用作通用的I/O口；每个引脚有第二功能
图2－6 高128字节RAM(SFR区)
1、堆栈指针SP
堆栈指针SP（8位），可指向片内RAM00H～7FH的任何单元。系统 复位后，SP指向07H的RAM单元，所以入栈的第一个数据位于08H单元。

堆栈：在片内RAM区专门开辟的一个区域，数据的存取是按“后进先

第2章 AT89S52单片机的片内硬件结构(1)内部结构及引脚

17
（2）EA/ VPP (Enable Address/Voltage Pulse of Programming，31脚)
第一功能：
当EA接高电平时，在PC值不超出1FFFH （即不超出片内8KB Flash存储器的地址 范围）时，单片机读片内程序存储器 （8KB）中的程序，但PC值超出1FFFH （即超出片内8KB Flash地址范围）时， 将自动转向读取片外60KB（2000H-FFFFH）
Port 0
P1.2 P1.3
P0.0～P0.7统称为P0口。
P1.4 P1.5
❖ 地址/数据总线复用
P1.6 P1.7
❖ 地址总线低8位
RST/VPD RXD/P3. 0
（2）P2口（21脚～28脚）:
TXD/P3.1 INT0/ P3.2
P2.0～P2.7统称为P2口,
一
INT1/ P3.3 T0/ P3.4
EA ALE PSEN
P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0
16
补充知识： 210=1024=1K =0000 0011 1111 1111B =03FFH 216=65536=64K =1111 1111 1111 1111B =FFFFH 213=8192=8K =0001 1111 1111 1111B =1FFFH
储器中的内容，读取的地址范围为
T0/ P3.4
12 13 14
29 28 27
0000H～FFFFH，片内的8KB Flash 程序存 T1/P3.5 15
26
储器不起作用。 第二功能： 对片内Flash编程，接编程电压。
WR/P3.6 26
25
RD/P3.7 17

02第二章 80C51单片机的硬件


北华航天工业学院
程序计数器PC 程序计数器PC
16位寄存器,用于存放将要执行的指令的地址, 16位寄存器,用于存放将要执行的指令的地址,
可寻址64K范围.PC在物理结构上相对独立,不 可寻址64K范围.PC在物理结构上相对独立,不 属于SFR,如将要执行的指令为多字节指令,则 属于SFR,如将要执行的指令为多字节指令,则 PC存放指令的第一个字节的地址. PC存放指令的第一个字节的地址. PC的功能: PC的功能: 复位功能 计数功能 直接置位功能
北华航天工业学院
表2-5 RS1,RS0与寄存器区的关系 , 与寄存器区的关系
RS1 RS0 当前区号(组 当前区号 组) R0～R7地址 ～ 地址
0 0 1 1
0 1 0 1
0 1 2 3
00H～07H ～ 08H～0FH ～ 10H～17H ～ 18H～1FH ～
北华航天工业学院
(2).位寻址区
北华航天工业学院
2,ቤተ መጻሕፍቲ ባይዱ部数据存储器 ,
由于MCS-51子系列单片机内部数据存储器只有128个
字节,往往不够用,这就需要扩展外部数据存储器, 外部数据存储器最多可扩至64KB. 访问外部存储器需要利用外部总线进行地址和数据的 传输,此时用P0,P2口 P0 P2 访问外部数据存储器只能用间接寻址,两种方式: DPTR和Ri(i=0,1),并有专用指令
北华航天工业学院
2.3 MCS-51单片机的引脚功能 MCS-51单片机的引脚功能
MCS-51 单片机共有40 个引脚. MCS-51单片机共有 40个引脚 .
北华航天工业学院
北华航天工业学院
2.4 MCS-51单片机存储器 MCS-51单片机存储器

第二章 80c51硬件结构


•
• • •
(2) 寄存器B （8位）：
2.1.2
80C51内部逻辑结构组成
2.内部数据存储器(RAM)
低128字节区：用户RAM区为128x8Byte，地址为00H～
7FH。用于存放运算的中间结果、数据暂存以及数据缓 冲等。 高128字节区：特殊寄存器RAM区128x8Byte，地址为 80H～FFH。有21个特殊功能寄存器（SFR），存放功能 部件的控制命令、状态或数据等。 特点：掉电数据丢失。
失，使得复位后能继续正常运行。
三、控制信号引脚：RST、ALE、PSEN和EA
ALE/PROG（30脚）：
ALE：地址锁存允许信号端。正常工作时，该引脚以 振荡频率的1/6固定输出正脉冲，可作为外部定时 脉冲使用。 CPU访问片外存储器时，该引脚输出信号作为锁存 低8位地址的控制信号。它的负载能力为8个LS型 TTL负载。
字 节 地 址
位地址
2.2.3
内部数据存储器高128单元
1 特殊寄存器概述
用于存放单片机各个功能部件的控制命令、状态或数据的寄存 器叫特殊寄存器，其功能已经由单片机规定。
1. 有21个特殊功能功能寄存器，地址不连续分布在80H～FFH的 RAM空间，剩余空闲单元用户并不能使用，读出不确定，写入 被舍弃。
片内数据存储器 MOV,
片外数据存储器 MOVX, RD WR作选通信号操作 逻辑上3个存储器地址空间（软件角度） ： 64KB 程序存储器： 统一编地址，0000H-FFFFH 256B 片内数据存储器:独立编地址 0000H-00FFH 64KB 片外数据存储器：独立编地址 0000H-FFFFH
(1)运算电路 构成: 运算部件以算术逻辑运算单元ALU为核心，包 含累加器ACC、B寄存器、暂存器、标志寄存器PSW等， 功能: 它能实现算术运算、逻辑运算 。

第2章 AT89C51单片机片内硬件结构


（2）XTAL2（18脚）：接外部晶体，采用外接振荡器时悬空。
2.2.2 控制引脚
提供控制信号，有的引脚还具有复用功能。
(1) RST/VPD (9脚)：复位/备用电源（“1”电平令CPU硬件复位） (2) EA/VPP (Enable Address/Voltage Pulse of ProgRam-ing，31脚)
输出，此频率约为时钟振荡器频率fosc的1/6。
第二功能:PROG 为编程脉冲输入端。 (4) PSEN （29脚）：外部程序存储器的读选通信号。在单片机读 外部程序存储器时，此引脚输出脉冲的负跳沿作为读外部程序存
2.2.3
并行I/O口引脚 （简介）
P0口： 8位准双向I/O口，可驱动8个LS型TTL负载。
接电源 地端 ①复位信号
VSS RST/VDD
输入。 EA/VPP 1、访问外 ②接备用电 串行口接收 部程序存储 PSEN 源。 器控制信号； ALE/PROG 串行口发送 2、 编程电 源VPP。 RXD 1、ALE 地址锁存允许。 外部中断请求
AT89C51
TXD 2、编程脉冲由该引脚 INT0 P3口 定时/计数器外部计 INT1 引入。 数信号输入端 T0 T1 片外数据存储器 1、准双向I/O口 WR 2、第二功能 写选通 RD 片外数据存储器 读选通
由于两入口地址之间的存储空间有限，因此在 编程时，通常在这些入口地址开始的两三个地址单 元中，放入一条转移类指令，使相应的程序转到指 定的程序存储器区域中执行。
2、外部数据存储器
作用：用于存放随机读写的数据。 外部I/O口地址影像区。
FFFFH
包括两部分空间： 1、外部RAM 2、扩展的I/O口地址 64KB
内部ROM
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
值 程自变序就动PC执是执的行相行值对的目来第指的改一令地变指条址程令数送序的。入的偏P执C移行，地方即址向通，。过即改
MCS-51单片机信号引脚 封装形式， 见右图：
引脚及功能 1、主电源引脚 Vss、Vcc 2、外接晶振引脚 XTAL1、XTAL2
3、控制或复位引脚
RST / VPD —— 当出现两个机器周期高电平时，单片 机复位 。
PSW CY AC F0 OV RS1 RS0 — P
CY —— 进位/借位标志；位累加器。 AC —— 辅助进/借位标志；用于十进制调整。 F0 —— 用户定义标志位；软件置位/清零。 OV —— 溢出标志； 硬件置位/清零。 P —— 奇偶标志；A中1的个数为奇数 P = 1；否则 P = 0。 RS1、RS0 ——寄存器区选择控制位。
（1）工作寄存器组区（
字节地址00H~1FH） 4组32个单元，每组8个寄存器 R0、R1、R2……R7
R7
0FH MOV 08H,#12H
R6
0EH MOV R0,#12H
R5
0DH
R4
0CH 通过寄存器PSW的
R3
两个位RS1、RS0 0BH 来控制当前工作寄
R2
0AH 存器组的选择。
R1
09H
可编程 串行口
串行输入 / 输出
1、中央处理单元CPU（8位） 用于数据处理、位操作（位测试、置位、复位）
2、片内程序存储器ROM（4KB） 用于存放程序、原始数据及表格
3、片内数据存储器RAM（128B） 用于存放可以读或写的数据，如运算的中间结果，最终
结果以及欲显示的数据等 4、并行输入/输出口 I / O（32线）
F0H
ACC
E7
E6
E5
E4
E3
E2
E1
E0
E0
PSW
D7
D6
D5
D4
D3
D2
D1
D0
D0H
CY
AC
F0
RS1
RS0
OV
/
P
IP
BF
BE
BD
BC
BB
BA
B9
B8
B8H
P3
B7
B6
B5
B4
B3
B2
B1
B0
B0H
P3.7 P3.6 P3.5 P3. 4 P3.3 P3.2 P3.1 P3.0
IE
A8H
P2
用作系统总线、扩展外存、I / O接口芯片 5、串行输入/输出口 UART （二线）
串行通信、扩展I / O接口芯片
6、定时/计数器 T（16位增量可编程） 每个定时器/计数器都是可以设置成计数方式，用以对外
部事件计数，也可以设置成定时方式，并可以根据计数或 定时的结果实现计算机控制
7、时钟电路 fosc 分为内部振荡器、外接振荡电路，最高允许振荡频率是
EA = 1 时，访问内部程序存储器,即内ROM EA = 0 时，只访问外部程序存储器,即外ROM
对于8751单片机编程时，该端施加编程电压
4、输入/输出引脚
P0.0 ~ P0.7 ； P1.0 ~ P1.7 ； P2.0 ~ P2.7 ；P3.0 ~ P3.7 四个I / O口，每口八条线；还兼作地址/数据线。
1、算术运算寄存器
（1）A——累加器。
功能:A.累加器用于存放操作数,是ALU数据输入的一个重 要来源,单片机中大部分单操作数指令的操作数取自累加 器,许多双操作数指令的一个操作数也取自累加器.
B.累加器是ALU运算结果的暂存单元,用于存放运算的中 间结果.
C.累加器是数据传送的中转站,单片机中的大部分传送都 通过累加器进行.
2.控制器
控制器包括程序计数器PC、指令寄存器IR、指令译码器ID、堆栈 指针SP、数据指针DPTR、振荡器及定时电路等。
1）程序计数器PC：由两个8位的计数PCH及PCL组成，共16位。 P2）C实指际令上寄是存程器序IR的及字指节令地译址码计器数ID器:由，PPCC中中的的内内容容指是定将R要O执M行地的址下， 一对取并3）条6出送4堆K指来P栈LB令的A的指产的指R针生地令OSM一址经P （定。指程序改令序列变寄存的存PC储控器的器制I内R）信送容直号至就接，指可寻以令改址执译变。行码程指器序令I执D所,行由规的ID定方对的向指操。令作P译C。码可 4）数据指针DPTR:
20H~2FH） 16个字节，128个可操作位。
每一位都有一个位地址，范围 为：00H—7FH
（2）位寻址区
访位问操方作式：：置1或清0 置清12序、、10号::直字SC接节ELTR位地B 地址址.位SSEETTBB
0DH 21H.5
位寻址区（20H—2FH）16个字节。 16*8=128位，每一位都有一个位地址，范围为： 00H—7FH，位地址区也可作为一般RAM使用。
程序存储器
数据存储器
2.2 MCS-51单片机的内部存储器
三类不同存储空间（逻辑空间）的访问方法：
用不同的指R外O令部M 区别：
外部 RAM
/EA=0
（64K）
访问片内外ROM用MOVC指令；
访问片外RAM用MOVX指令；
访问片内RAM用MOV指令；
程序存储器
数据存储器
一、程序存储器
寻址范围：0000H ~ FFFFH 容量64KB，即地址长度：16位
（3）用户RAM区（字节地址30H~7FH） 共80个字节单元，为用户RAM区（堆栈、数据缓冲）
注意：
在源程序中用到子程序调用时或者说是用到堆栈时，首先设 置SP的值在（30H～7FH）之间。因系统复位时SP的值为07H ，即指向第0组工作寄存器的R7单元。
3.特殊功能寄存器
MCS-51单片机内共有22个专用功能寄存器，包括PC及SFR。 PC为程序计数器。它是一个双字节寄存器,寻址范围为:
复位后，PC=0000H,P0 ~ P3 输出高电平；SP寄存器为 07H；其它寄存器全部清0；不影响RAM状态。
复位电路的实现：
ALE / PROG —— 地址锁存控制端 提供1/6 fosc振荡频率；为其内的EPROM输入编程脉冲 PSEN —— 外部程序存储器的读选通信号端
EA / Vpp —— 内\外ROM选择端
第二章单片机芯片的硬件结 构
2.1 MCS - 51单片机逻辑结构及信号引脚
频率基准源 振荡器及定 时电路
CPU
中断 中断
4 K /8K 字节程序 存储器 ROM
内部总线
128 /256 字 节数据存储 器 RAM
64K 字节总 线扩展控制
控制
可编程 I/O 口 4× 8 位
并行 I/O 口
计数器 2 个 16 位定 时器 / 计数器
逻辑上分为: 3个空间（程序员的角度） 1、片内、外外部统一编址的程序存储空间，外部 020、00片H外~F数F/据FREOAFM=存H0 共储6空4K间B，（01060位0H地~F址F）FFH（R6A共4KM）64KB （16位地址） 3、片内数据存储空间，00H~7FH共128B （8位地 址）。
（1）工作寄存器组区（字R7
R7
R6 R5 R4 R3
R2 R1 R0 12H
07H 06H
05H 04H 03H 02H 01H 00H
MOV 00H,#12H
通过直接数值 地址进行访问
MOV R0,#12H 通过寄存器名 字（即符号 地址）进行访问
R0 12H 08H
（1）工作寄存器组区（
字节地址00H~1FH） 4组32个单元，每组8个寄存器 R0、R1、R2……R7
RS1 RS0 工作寄存 器组
0 0 第0组工作 寄存器组
数值地址范围
0 1 第1组工作 寄存器组
1 0 第2组工作 寄存器组
1 1 第3组工作 寄存器组
（2）位寻址区（字节地址
D.在变址寻址方式中把累加器作为变址寄存器用.
（2）B——B寄存器，乘、除法运算用。
B寄存器是一个8位寄存器,主要用于乘除运算.乘 法运算时,B为乘数.乘法操作后,乘积的高8位存 于B中.除法运算时,B为除数.除法操作后,余数存 于B中.此外B寄存器也可作为一般数据寄存器使 用.
（3）PSW——程序状态字寄存器：包含程序运行状态、信息。
12MHZ 8、中断系统
五源中断、两级优先，可编程进行控制。
9、位处理器
10、总线
MCS-51单片机芯片内部逻辑结构
1.CPU又称为微处理器，由运算器和控制器二部组成。
1.运算器
组成：由算术运算单元ALU 及相关的专用寄存器组组成 。
功能：1）算术逻辑单元ALU 在控制信号作用下可进行各 种算术运算操作各逻辑操作 。
2）专用寄存器组主要用于 指示当前所执行指令的内存 地址、存放操作数和指示指
MCS-51单片机芯片内部逻辑结构
说明： 1）运算器包括一个可进行8位算术运算和逻辑运算的单元ALU， MCS-51CPU的字长为8位. 2）8位的暂存器1、暂存器2。
3）8位的累加器ACC 累加器A是一个最常用的专用寄存器，大部分操作指令的操作数取自累加器A， 其运算结果大多也存放于累加器A中，指令系统用A作为累加器的助记符。 4）寄存器B：与累加器A一起完成乘除运算，乘法指令的两个操作数分别取自A 和B，相乘结果高8位存于B中，低8位存于A中。其他指令，B可当作一般寄存器 存取数据。
（3）数据指针DPTR
@DPTR；指明访问的数据存储器的单元地址，16位， 寻址范围64KB。 DPTR = DPH + DPL，也可单独使 用。
3、并行输入/输出端口 寄存器P0、P1、P2、P3实为相应端口锁存器。 4、串行输入/输出端口 （1）串行数据缓冲器 SBUF 是物理上独立的两个寄存器，共同使用一个地址（99H） 。 （2）串行控制/状态寄存器SCON 控制监视串行口的工作状态 （3）电源控制寄存器PCON 控制单片机的低功耗工作方式及波特率选择。