当前位置：文档之家 › VerilogHDL简介

VerilogHDL简介

  • 格式：ppt
  • 大小：560.00 KB
  • 文档页数：29

下载文档原格式

  / 29

合集下载

第一讲 Verilog HDL简介

第一讲 Verilog HDL简介

结论：工艺无关性，高效省事
制作人：梁瑞宇 单位：河海大学
第一讲 Verilog HDL简介
8/ 9
1.3
Verilog设计流程
Top-Down 设计思想
系统级设计
模块A
模块B
模块C
模块A1
模块A2
模块A3
模块B1
模块B2
模块C1
模块C2
模块C3
制作人：梁瑞宇 单位：河海大学
电 路 图 设 计 文 件
制作人：梁瑞宇 单位：河海大学
第一讲 Verilog HDL简介
1/ 9
第一讲 Verilog HDL简介
1.1 概述
1.2
1.3
Verilog的设计优点
Verilog设计流程
制作人：梁瑞宇 单位：河海大学
第一讲 Verilog HDL简介
2/ 9
1.1
概述Βιβλιοθήκη 什么是Verilog HDL？
硬件描述语言的一种，主要用于数字电子
系统设计。适合各种级别的逻辑设计，包括数
字逻辑系统的仿真验证、时序分析、逻辑综合。
制作人：梁瑞宇 单位：河海大学
第一讲 Verilog HDL简介
3/ 9
Verilog HDL 的发展历史
制作人：梁瑞宇 单位：河海大学
第一讲 Verilog HDL简介
4/ 9
常用硬件描述语言比较
制作人：梁瑞宇 单位：河海大学
第一讲 Verilog HDL简介
5/ 9
(1) 逻辑描述层次 (2) 设计要求 (3) 综合过程 (4) 对综合器的要求
(5) 支持的EDA工具
(6) 国际化程度
(7) 掌握难易

Verilog HDL

Verilog HDL

Verilog HDL基本程序结构用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型，也称为模块，是Verilog 的基本描述单位。

模块描述某个设计的功能或结构以及与其他模块通信的外部接口，一般来说一个文件就是一个模块，但并不绝对如此。

模块是并行运行的，通常需要一个高层模块通过调用其他模块的实例来定义一个封闭的系统，包括测试数据和硬件描述。

一个模块的基本架构如下：module module_name (port_list)//声明各种变量、信号reg //寄存器wire//线网parameter//参数input//输入信号output/输出信号inout//输入输出信号function//函数task//任务……//程序代码initial assignmentalways assignmentmodule assignmentgate assignmentUDP assignmentcontinous assignmentendmodule说明部分用于定义不同的项，例如模块描述中使用的寄存器和参数。

语句用于定义设计的功能和结构。

说明部分可以分散于模块的任何地方，但是变量、寄存器、线网和参数等的说明必须在使用前出现。

一般的模块结构如下：module <模块名> (<端口列表>)<定义><模块条目>endmodule其中，<定义>用来指定数据对象为寄存器型、存储器型、线型以及过程块。

<模块条目>可以是initial结构、always结构、连续赋值或模块实例。

下面给出一个简单的Verilog模块，实现了一个二选一选择器。

例2-1 二选一选择器（见图2-1）的Verilog实现图2-1 例2-1所示的二选一电路module muxtwo(out, a, b, s1);input a, b, s1;output out;reg out;always @ (s1 or a or b)if (!s1) out = a;else out = b;endmodule模块的名字是muxtwo，模块有４个端口：三个输入端口a、b和s1，一个输出端口out。

veriloghdl的原理 -回复

veriloghdl的原理 -回复

veriloghdl的原理-回复Verilog HDL（Hardware Description Language）是一种用于硬件描述和设计的编程语言。

它被广泛用于数字电路设计和验证，并在集成电路（IC）设计和电子系统设计中发挥着关键作用。

本文将详细介绍Verilog HDL的原理，包括其概念、工作原理和应用，就中括号内的内容进行逐步回答。

1. 什么是Verilog HDL？Verilog HDL是一种硬件描述语言，用于描述数字电路的结构、行为和功能。

它为硬件工程师提供了一种高级语言的方式来描述和设计硬件电路。

与低级语言如汇编语言相比，Verilog HDL具有更高的抽象层级，可以更容易地进行电路设计和验证。

2. Verilog HDL的起源和发展Verilog HDL最早于1984年由Gateway Design Automation公司的Phil Moorby提出，并在1985年开始商业化。

之后，它逐渐在硬件设计领域流行起来，并在1995年成为了IEEE标准（IEEE 1364-1995）。

此后，Verilog HDL经历了多次更新和改进，分别发布了Verilog-2001、SystemVerilog和最新的Verilog-2017版本。

3. Verilog HDL的设计层次结构Verilog HDL包括三个主要层次的描述：结构层次、行为层次和功能层次。

- 结构层次描述了电路的物理布局和组成，包括模块、端口、管脚和内部互连。

它类似于组成电路的黑盒子，忽略了内部的工作原理。

- 行为层次描述了电路的运行方式和时序。

它使用模块的输入和输出信号之间的顺序和时间关系来定义电路的行为。

- 功能层次提供了更高级别的抽象，描述了模块的功能和操作，而不是具体的实现细节。

在功能层次上，可以使用与C语言类似的语法和控制结构。

4. Verilog HDL的基本元素Verilog HDL包括了多种基本元素，用于描述电路的不同方面。

硬件描述语言 Verilog HDL

硬件描述语言 Verilog HDL
端口声明，参数声明<可选>
`include指令
变量声明（wire,reg及其它类型） 数据流语句（assign） 低层模块的实例 过程块always和initial（包含所有的行为语句） 任务（task）和函数（function）
endmodule; 模块结束语句
16
4.3.3 模块和端口
17
4.3.3 模块和端口
3．$stop任务和$finish任务
۞ $stop任务使得仿真被挂起（例：暂停仿真以检查 信号值 ）
۞ $finish任务将结束仿真，并退出仿真环境
21
4.3.3 系统任务和系统函数
常用的几个系统任务和系统函数：
4．时间函数：$time ，$stime ，$realtime 5．$random函数
32
4.4.2 数据类型
2．变量（Variable）类型 （reg、integer、time、real、realtime） 数据存储单元的抽象，下一次赋值前，变量的值保持不变 （1）寄存器（reg）变量类型
۞ 对应具有状态保持作用的硬件电路，如触发器、锁存器等
۞ 声明形式：reg [msb:lsb] reg1,reg2,...regN;
3
4.1 HDL简介
4.1.1 关于HDL（硬件描述语言）
使用HDL ۞用一种高级语言来表达大规模集成电路的功能，隐藏
其具体实现的细节，对数字电路和数字逻辑系统能够 进行形式化的描述。 ۞提高逻辑设计效率，降低设计成本，缩短设计周期。 ۞多方位的仿真可以在设计完成之前检测到其错误，减 少设计重复的次数，使第一次投片便能成功实现芯片 成为可能。 ۞使检测各种设计方案变得容易和方便，对方案的修改 只需要修改HDL程序，比修改原理图容易得多。

verilog hdl应用程序设计实例精讲

verilog hdl应用程序设计实例精讲

verilog hdl应用程序设计实例精讲网上现在有很多关于verilog hdl应用程序设计的资料，但是并没有一个很系统和全面的教程来帮助初学者快速入门。

本文就verilog hdl应用程序设计实例进行了精讲，从基本概念到应用实例一步一步地回答了初学者的问题，帮助大家理解verilog hdl的设计和应用。

一、verilog hdl的基本概念Verilog HDL是一种硬件描述语言，用于描述数字系统，包括逻辑电路、集成电路等等。

它既可以进行仿真验证，也可以直接生成硬件电路。

简单来说，verilog hdl就是一种用来描述数字系统的语言。

1.1 模块与实例化在verilog hdl中，模块是最基本的设计单元，每个模块包含一个或多个端口和内部逻辑电路。

模块可以包含其他模块，这被称为实例化。

实例化可以理解为创建一个模块的实例，并根据实例进行连接。

1.2 端口和内部信号模块的端口是与其他模块或外部电路连接的接口，可以是输入、输出或双向。

内部信号是模块内部产生和使用的信号，只在模块内部可见。

1.3 组合逻辑与时序逻辑组合逻辑是指只有输入信号改变时才会改变输出信号的逻辑电路，而时序逻辑是指输出信号的改变还受到时钟信号的控制。

在verilog hdl中，可以使用逻辑门、逻辑运算符和条件语句来实现组合逻辑和时序逻辑。

二、verilog hdl应用程序设计实例接下来，我们通过一些实例来展示verilog hdl的应用程序设计。

2.1 4位全加器我们首先来实现一个4位全加器。

全加器是用来实现两个二进制数的加法的电路，它能够实现两个输入和一个进位的相加操作，输出结果和进位。

在verilog hdl 中，可以使用逻辑运算符和条件语句来实现全加器。

2.2 4位加法器我们可以使用四个全加器来实现一个4位加法器。

加法器是用来实现两个二进制数的加法的电路，它能够实现多位的相加操作，输出结果和进位。

2.3 4位计数器计数器是一种能够实现计数功能的电路，它能够根据时钟信号进行计数，并在达到一定数值时输出特定信号。

Verilog HDL入门

Verilog HDL入门

线网型：wire，tri
wor，trior，wand，triand，trireg，tri1，tri0 supply0，supply1
寄存器型：
reg integer，time real，realtime
wire和tri
用于连接单元的连线是最常见的线网类型。 默认值为z。 wire与tri语法和语义一致； 三态线可以用于描述多个驱动源驱动同一根线 的线网类型；并且没有其他特殊的意义。 通常都用wire。 其他线网型用于底层设计与仿真，FPGA设计通 常不会涉及。
简单的Verilog程序
该程序例子通过另一种方法描述了一个三态 门。 在这个例子中存在着两个模块：模块trist1 在这个例子中存在着两个模块：模块trist1 tri_inst。 调用模块 mytri 的实例元件 tri_inst。 是上层模块。 模块 trist1 是上层模块。模块 mytri 则被 称为子模块。 称为子模块。 通过这种结构性模块构造可构成特大型模块 。
例：always @(b or c) always a=b&c;
元件（实）例化
例：and and1(a,b,c); BUFG BUFG_inst ( .O(out), // Clock buffer output .I(in) // Clock buffer input );
注意
三种方式可以在同一个模块之内混合使用 ； 同一个模块内可以有多个always块，多个 assign和多个元件例化。 所有这些单元是并行执行的。 这些单元的书写顺序不影响逻辑功能；
128状态值集合：包含强度信息
其他值集合
整数（32bits） 实数 字符串 时间（64bits） 布尔值（0，1） ……
提纲

第1章 Verilog HDL入门简介

第1章 Verilog HDL入门简介
Verilog HDL数字系统设计及仿真
数字电路的回忆—七进制计数器
Verilog HDL数字系统设计及仿真
➢状态转换图
➢卡诺图
2
Verilog HDL数字系统设计及仿真
➢ Q3* 的卡诺图
➢状态方程：
Q3* Q3Q2 ' Q3 'Q2Q1
3
Verilog HDL数字系统设计及仿真
8
采用Verilog HDL代码
Verilog HDL数字系统设计及仿真
➢计数器模块
➢JK触发器模块
module
module JK_FF(J,K,CLK,Q,Qn);
Counter(Q3,Q2,Q1,C,CLK); input J,K;
output Q3,Q2,Q1,C;
input CLK;
input CLK;
output Q,Qn;
wire J1,K2,J3;
wire G3_n,G4_n,G5_n,G6_n,G7_n,G8_n;
nand G7(G7_n,Qn,J,CLK);
JK_FF JK1(Q1,Q1n,J1,1,CLK);nand G8(G8_n,CLK,K,Q);
JK_FF JK2(Q2, ,Q1,K2,CLK); nand G5(G5_n,G8_n,G6_n);
nand G1(Q,G3_n,Qn);
or or1(K2,Q1,Q3);
nand G2(Qn,Q,G4_n);
endmodule
not G9(CLK_n,CLK);
endmodule
9
Verilog HDL数字系统设计及仿真
➢更简洁的代码
module Counter(Q,CLK,RESET);

verilog hdl不同级别的描述

verilog hdl不同级别的描述
Verilog HDL是一种硬件描述语言，用于描述数字电路和系统的行为、结构和实现。

它支持从算法级到门级的不同级别的描述，以满足不同规模设计的需要。

以下是Verilog HDL不同级别的描述：
算法级描述：算法级描述是最高级别的描述，主要关注算法和数据流的行为。

在算法级描述中，设计者使用过程块（如always、initial等）和连续赋值语句（如assign）来描述信号的行为和变化。

这种描述方法主要用于设计和描述复杂的控制逻辑和算法。

寄存器传输级（RTL）描述：RTL描述是一种中间级别的描述，介于算法级和门级之间。

它关注于寄存器传输的控制逻辑，包括数据路径和控制逻辑。

在RTL描述中，设计者使用连续赋值语句来描述信号的行为，并使用组合逻辑和触发器来定义寄存器、移位器等基本元件的行为。

这种描述方法主要用于设计和描述具有大量寄存器和控制逻辑的数字系统。

门级描述：门级描述是最低级别的描述，主要关注电路元件和连线。

在门级描述中，设计者使用Verilog HDL的内置元件（如AND、OR、NOT等）来描述电路的基本元件和连线。

这种描述方法主要用于设计和描述简单的组合逻辑电路和时序逻辑电路。

除了以上三种级别的描述外，Verilog HDL还支持混合级别的描述，即将不同级别的描述混合在一起使用。

例如，可以在算法级描述中定义一个模块的接口，然后在RTL 或门级描述中实现该模块的具体逻辑。

这种混合级别的描述方法可以使设计更加灵活和
模块化，并方便实现模块重用和层次化设计。

Verilog-HDL基础知识

Verilog-HDL基础知识第⼆章 Verilog-HDL基础知识1.Verilog-HDL概述1.1 什么是硬件描述语⾔（HDL）HDL：Hardware Description Language硬件描述语⾔HDL是⼀种⽤形式化⽅法描述数字电路和系统的语⾔，可以描述硬件电路的功能、信号连接关系和定时关系。

1.2 使⽤HDL的优点电路的逻辑功能容易理解；便于计算机对逻辑进⾏分析处理；把逻辑设计与具体电路的实现分成两个独⽴的阶段来操作；逻辑设计与实现的⼯艺⽆关；逻辑设计的资源积累可以重复利⽤；可以由多⼈共同更好更快地设计⾮常复杂的逻辑电路（⼏⼗万门以上的逻辑系统）。

1.3 Top_Down设计思想1.4 Verilog-HDL简介1.4.1 Verilog HDL的发展1.4.2 Verilog-HDL与VHDL的⽐较☆ VHDL－VHSIC Hardware Description Language。

VHDL于 1987年成为IEEE标准。

☆ Verilog-HDL简单易学，语法⽐较灵活。

VHDL语法严谨，需要较长的时间学会。

☆ Verilog-HDL在系统抽象⽅⾯⽐VHDL略差，但在门级开关电路描述⽅⾯⽐VHDL强。

1.4.3 Verilog-HDL 的应⽤ASIC和FPGA设计师可⽤它来编写可综合的代码。

描述系统的结构，做⾼层次的仿真。

验证⼯程师编写各种层次的测试模块对具体电路设计⼯程师所设计的模块进⾏全⾯细致的验证。

库模型的设计：可以⽤于描述ASIC 和FPGA的基本单元（Cell）部件，也可以描述复杂的宏单元（Macro Cell）。

1.4.4 Verilog-HDL的抽象级别⽤Verilog-HDL描述的电路设计就是该电路的Verilog HDL模型，这些模型可以是实际电路的不同级别的抽象，这些抽象的级别和它们对应的模型类型共有以下五种：?系统级(system): ⽤⾼级语⾔结构实现设计模块的外部性能的模型。

verilog hdl 的编程方法

verilog hdl 的编程方法Verilog HDL（硬件描述语言）是一种用于描述数字电路的编程语言。

它是一种硬件描述语言，用于设计和模拟数字系统，如集成电路（IC）或系统级芯片（SoC）。

本文将介绍Verilog HDL的编程方法，以帮助读者更好地理解和使用该语言。

编写Verilog HDL代码时，需要遵循一定的结构和规范。

一个典型的Verilog HDL文件通常包括模块声明、输入输出端口定义、内部信号声明和逻辑实现等部分。

模块声明指定了模块的名称，输入输出端口定义了模块的接口，内部信号声明用于定义模块内部的信号，逻辑实现则描述了模块的功能。

在Verilog HDL中，模块内部的功能通常使用组合逻辑和时序逻辑来实现。

组合逻辑是指输出只依赖于输入的当前值，而不依赖于任何以前的状态。

时序逻辑则依赖于时钟信号和触发器的状态，输出会延迟一定的时间才会更新。

编写组合逻辑时，可以使用逻辑门、选择器和多路复用器等基本元件进行逻辑运算和信号选择。

编写时序逻辑时，需要考虑时钟边沿和触发器的使用，以确保正确的时序行为。

在Verilog HDL中，还可以使用模块实例化和层次结构来组织和重用代码。

模块实例化是指将一个模块作为另一个模块的子模块使用，以便在一个更高级别的设计中使用已有的模块。

层次结构则是指将模块按照层次关系组织起来，以便更好地管理和理解复杂的设计。

模块实例化和层次结构的使用可以提高代码的可读性和维护性。

Verilog HDL还支持分层设计和参数化设计。

分层设计是指将整个设计分为多个层次，每个层次负责不同的功能。

这样可以使设计更加模块化，便于调试和修改。

参数化设计是指使用参数来定义和配置模块的行为。

通过参数化设计，可以根据不同的需求生成不同的模块实例，提高代码的复用性和灵活性。

在Verilog HDL中，也可以使用测试台和仿真工具来验证设计的正确性。

测试台是一种用于生成输入和检查输出的测试环境，通过测试台可以模拟不同的输入情况，并验证输出的正确性。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

– 寄存器数据类型：reg integer
• reg 寄存器 • integer 最大32位整数，寄存器，用二进制补码形式表示
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
5
华中科技大学 国家电工电子实验教学示范中心
Verilog HDL基础
• 变量的定义
– 格式：
• VarType <signed/unsigned> [msb : lsb] var1, var2, …, varN;
– 敏感列表<->组合逻辑，时钟<->时序逻辑。 – 由敏感之列表指定的事件或时钟触发其内部逻辑执行。
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
12
华中科技大学 国家电工电子实验教学示范中心
Verilog HDL基础
• 赋值语句
module Cont(Sin,Sout); input Sin; output Sout; assign Sout=~Sin;//wire Sout=~Sin; endmodule
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
10
华中科技大学 国家电工电子实验教学示范中心
Verilog HDL基础
• 参数化模块
• 参数化模块定义： – module 模块名 #(参数1, …, 参数n) (端口1, 端口2, …, 端口n);
… endmodule
• 参数化模块调用： – 模块名 <#(参数1, …, 参数n)> 实例1(端口1, …, 端口n), …,实例n(…);
14
华中科技大学 国家电工电子实验教学示范中心
Verilog HDL基础
• 运算符
• 移位运算符
– <<、>> • 移位空出的各位均补0 – <<<、>>>
• 左移空出的位补零，符号位不变 • 右移空出的位补符号位 • 无符号数没有符号位
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
15
华中科技大学 国家电工电子实验教学示范中心
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
9
华中科技大学 国家电工电子实验教学示范中心
Verilog HDL基础
• 模块
– 模块是Verilog的基本单位，规模可大可小，用于描述一个 具体的功能。可被实例化，可嵌套。 – 定义格式：
module 模块名(端口1, 端口2, …, 端口n); 端口类型说明(<input/output/inout> 端口n) 端口数据类型说明(同变量定义) 参数定义 …内部逻辑 endmodule – 引用格式： 模块名 实例1(端口1, …, 端口n), …,实例n(…);
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
4
华中科技大学 国家电工电子实验教学示范中心
Verilog HDL基础
• 变量类型
– 网线数据类型：wire wor wand tri supply0 supply1
• • • • wire 一般连线，最常用 wor和wand实现多驱动源驱动同一根网线 tri与wire综合效果相同 supply0固定连接0电平，supply1固定连接1电平
• 控制语句
– always@(敏感事件表)
• always语句用于电路过程行为的建模。 • 跟在符号@之后用( )括起来的表称为事件表。 • 对于组合逻辑，always语句中读取的变量都必须出现在 事件表中，变量间一般用or连接。 • 对于时序逻辑，always语句的事件表中通常为同步时钟 信号：上升沿 posedge<时钟名> 或者 下降沿 negedge<时钟名>
16 华中科技大学 国家电工电子实验教学示范中心
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
Verilog HDL基础
• 运算符
• 条件算符
– 条件?表达式1:表达式2
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
17
华中科技大学 国家电工电子实验教学示范中心
Verilog HDL基础
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
6
华中科技大学 国家电工电子实验教学示范中心
Verilog HDL基础
• 整型常量
– 简单的十进制表示：
• 解释为有符号数，综合时用32位二进制补码形式表示 • 30 32位有符号数 • -2 二进制补码形式的32位有符号数
– 基数格式表示：<+/-><size’ <s>base>num
VerilogHDL基础
第大学 国家电工电子实验教学示范中心
内容
• VerilogHDL基础
– – – – – – – – 词法及数据类型 值保持器 模块 数据流描述和行为描述 运算符 控制语句 函数与任务 参数化设计
• 实验板介绍
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
19
华中科技大学 国家电工电子实验教学示范中心
Verilog HDL基础
• 控制语句
• case语句 – case(<case表达式>) <case分支项A1>, <case分支项A2>,…:<语句A> <case分支项B1>, <case分支项B2>,…:<语句B> … default:<语句D> endcase – casez语句，分支项表达式中出现z值视为无关项，亦可 用?代替。 – casex语句中，分支项表达式中的x值和z值（亦可用？ 代替z）会被视为无关值。 – 为避免综合出现锁存器，应在case语句中给出default分 支。
• • • • 2’b10 -6’d4 -8’h6a -8’sh55 2位无符号数2 6位无符号数60 8位无符号数150 8为有符号数-85
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
7
华中科技大学 国家电工电子实验教学示范中心
Verilog HDL基础
• 可综合的常量：整型常量
– 含x和z的常量：
– 变量数组（存储器）：
• varType <signed/unsigned> [msb : lsb] varArray[M : 0];
– 示例:
• wire [7:0] databus; • signed reg [15:0] cnt1, cnt2; • reg [31:0] mem[1023:0];
• 两种过程赋值语句
– 阻塞式过程赋值（顺序赋值） – 非阻塞式过程赋值（同时赋值）
• 过程赋值的对象会综合成连线、触发器或者存储器，这取决于 赋值语句的上下文环境。 • 一般：组合逻辑用阻塞；时序逻辑用非阻塞。
• 对同一个赋值对象不能既使用阻塞式赋值，又使用非阻塞式赋值。
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
11
华中科技大学 国家电工电子实验教学示范中心
Verilog HDL基础
• 数据流描述和行为级描述
– 数据流描述：赋值、assign语句 – 行为级描述：always语句
• Always语句
– 格式
always@(敏感列表/时钟) begin … end
13
华中科技大学 国家电工电子实验教学示范中心
Verilog HDL基础
• 运算符
• 逻辑运算符
– &&、||、! – ~、|、&、^、^~
• 数学运算符
– +、-、*、/、％ • 乘除法会消耗非常多的逻辑资源，慎用！
• 关系运算符
– >、<、<=、>=、==、!=
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
3
华中科技大学 国家电工电子实验教学示范中心
Verilog HDL基础
• 词法及数据类型
– 标识符
• 任意一组字母、数字、$符号和_(下划线)符号的组合，第一个 字符必须是字母或者下划线。特别注意标识符区分大小写！
– 逻辑值体系
• • • • 0 <─> 逻辑0 1 <─> 逻辑1 z / Z <─> 高阻抗 或 无关值(casex与casez语句) x / X <─> 无关值 或 不定值
• 二进制表示中，一个x或z代表一个二进制位；八进制和十六 进制表示中，它们分别代表3或4个二进制位。 • 4’b1x0z • 16’ha5zz • 8’dz
– 没有位宽说明时，数值默认为32位， 赋值时：
• 目标字长小于原字长：高位丢失； • 目标字长大于源字长：源值为无符号数时高位填充0；为有符号数高 位填充符号；源值最高位为x或z时，高位填充x或z。
– 函数的调用：
•
第一期可编程逻辑设计培训研讨 2012年7月 湖北武汉
23
华中科技大学 国家电工电子实验教学示范中心
Verilog HDL基础
• 函数与任务
• 任务
– 任务调用既可以表达组合逻辑，也可以表达时序逻辑， 这取决于上下文环境。但任务中不能含有always块。 – 任务调用是通过把被调用的任务直接插入调用代码中这 种展开方式来实现综合的。 – 任务内不能有wire型态的数据声明。任务调用只能限于 某个模块内。 – 任务可以再调用任务或者函数。 – 任务可以有零个或者多个输入或者输出。 – 任务可以直接访问模块内的reg变量。