郑州大学半导体集成电路复习总结

大学半导体的基本知识总结1. 半导体基础知识1.1. 半导体介绍半导体器件是构成电子电路的基本元件，而它所用的材料是半导体材料。

而半导体材料是指：导电性介于导体与绝缘体之间的物质。

半导体除了导电性介于导体和半导体之间，还具有如下性质：1.温度升高可以显著提高半导体的导电能力。

例如：纯Si当温度从30∘C到20∘C时，电阻率增大一倍2.微量杂质的含量(有无，多少)可以显著改变半导体的导电能力。

例如：每1百万个Si原子中掺入1个杂质原子(+3价元素和+5价元素)，则在常温(27∘C，常温为什么是27∘C，因为让绝对温度是一个整数，T=273+t，T最接近的是300k，故t为27∘C)条件下，它的电阻率由214,000Ω⋅cm下降为0.2Ω⋅cm，3.光照可以显著提高半导体的导电能力，例如：淀积在绝缘基片上的CdS薄膜，它在无光照情况下电阻值约为几十MΩ，而在光照下电阻值约为几十KΩ4.另外磁场、电场也可以显著改变半导体导电能力所以半导体是导电能力介于导体和绝缘体之间，另外还是一种自身性质容易受到外界的光、热、磁、电以及微量杂质含量变化而发生显著变化的材料。

而半导体有这么好的性质，则我们可以利用起来，尤其后面所介绍的二极管、三极管、场效应管就是使用了微量杂质的含量可以显著改变半导体的导电能力的性质。

1.2. 本征半导体我们如何给半导体掺入微量杂质呢？能否自然界的石英石(主要成分就是Si)掺入杂质呢？我们是不能对自然界的Si直接使用，因为它含有各种各样的杂质，有了杂质导致它的导电性不可控，而想作为所有半导体的基本材料，首先达到目的是它的导电性可控。

于是我们需要把自然界的Si变成纯净的Si晶体结构，而这种纯净的半导体晶体结构又被称为本征半导体。

本征半导体的特点：（本征半导体是纯净的晶体结构）1.纯净，故代表无杂质2.晶体结构，代表着稳定。

本身就是你拉着我，我拉着你大家都不要动，从而它的导电性比自然界的Si都还差。

刻蚀的方法：光子刻蚀，离子束刻蚀，X射线刻蚀，电子束刻蚀
埋层作用：
降低集成电路晶体管的串联电阻，提供集电极电流低阻通道的
单晶硅的检验－四探针法
硅的整形：
硅锭、外部研磨、直径磨削、磨主面（基准面）和第二平面（辅助面）、切成大圆片、腐蚀
、抛光
刻蚀的方法：
湿法腐（刻）蚀--化学腐蚀
干法腐（刻）蚀
外延：外延是指在单晶衬底上生长薄层单晶的工艺。
CVD：化学气相沉积。
MBE：分子束外延。
RTP：Rapid Thermal Processing。
等离子体掺杂：Plasma Doping。
OPC：光学修正技术。
移相掩模（Phase Shift Mask）：通过采用特殊的移相掩模材料，使掩模图形在抗蚀剂上成的像的边缘对比度最大。
表面迁移率高
实际晶向的选择取决于器件设计的考虑
双极电路－（111）
MOS电路－（100）
3．光学刻蚀：
光刻的正胶负胶;
正胶：感光区通过显影后溶解，非感光区保留下来，形成的图形就是掩模版的图形。
负胶：感光区保留下来，非感光区通过显影后溶解，形成的图形是掩膜板的负性图形。
4.腐蚀的各向同性与各向异性：
其他：
第七章MESFET及相关器件
1、金半接触势垒高度
n型：
p型：
2、MESFET耗尽宽度：
势垒电容
3、肖特基势垒指一具有大的势垒高度，以及掺杂浓度比导带或价带上密度低的金属半导体接触。
4、欧姆接触：当一金属半导体接触的接触电阻相对于半导体主体或串联电阻可以忽略不计时，则可以定义为欧姆接触。
5、MESFET漏极饱和电压：
MOCVD：金属有机化学气相沉积
CCD：电荷耦合器件

半导体知识点总结大全引言半导体是一种能够在一定条件下既能导电又能阻止电流的材料。

它是电子学领域中最重要的材料之一，广泛应用于集成电路、光电器件、太阳能电池等领域。

本文将对半导体的知识点进行总结，包括半导体基本概念、半导体的电子结构、PN结、MOS场效应管、半导体器件制造工艺等内容。

一、半导体的基本概念（一）电子结构1. 原子结构：半导体中的原子是由原子核和围绕原子核轨道上的电子组成。

原子核带正电荷，电子带负电荷，原子核中的质子数等于电子数。

2. 能带：在固体中，原子之间的电子形成了能带。

能带在能量上是连续的，但在实际情况下，会出现填满的能带和空的能带。

3. 半导体中的能带：半导体材料中，能带又分为价带和导带。

价带中的电子是成对出现的，导带中的电子可以自由运动。

（二）本征半导体和杂质半导体1. 本征半导体：在原子晶格中，半导体中的电子是在能带中的，且不受任何杂质的干扰。

典型的本征半导体有硅（Si）和锗（Ge）。

2. 杂质半导体：在本征半导体中加入少量杂质，形成掺杂，会产生额外的电子或空穴，使得半导体的导电性质发生变化。

常见的杂质有磷（P）、硼（B）等。

（三）半导体的导电性质1. P型半导体：当半导体中掺入三价元素（如硼），形成P型半导体。

P型半导体中导电的主要载流子是空穴。

2. N型半导体：当半导体中掺入五价元素（如磷），形成N型半导体。

N型半导体中导电的主要载流子是自由电子。

3. 载流子浓度：半导体中的载流子浓度与掺杂浓度有很大的关系，载流子浓度的大小决定了半导体的电导率。

4. 质量作用：半导体中载流子的浓度受温度的影响，其浓度与温度成指数关系。

二、半导体器件（一）PN结1. PN结的形成：PN结是由P型半导体和N型半导体通过扩散结合形成的。

2. PN结的电子结构：PN结中的电子从N区扩散到P区，而空穴从P区扩散到N区，当N区和P区中的载流子相遇时相互复合。

3. PN结的特性：PN结具有整流作用，即在正向偏置时具有低电阻，反向偏置时具有高电阻。

Ui Ui I i I1 I
由
U U Ui U o 和 o 3 得 U 3 2U i R2 2 R1 R1 R2 Ui Ui R1 R
所以 I i
因此 Ri
Ui RR1 I i R R1
当 R R1 时， Ri ， I I1 4. 几中常见的积分电路 ①反相积分器 ②同相积分器
第一章 集成运放的基础知识 1. 集成运放是一种高增益直接耦合放大器。 2. 跨导的计算 ①晶体管：������������ = ������������ ������ =
������������
������������
������������������ ������������
������ (
������������ ������������ ) ������������
2
解法一：用两级反相求和电路 ������ ������ = −5(������������2 + ������ ������4 ) − 5(−(������ ������1 + ������ ������3 )) ∴������1 = ������2 = ������3 = ������4 = 20������������ ������������1 = ������������2 = ������5 = 100������������ ������������1 = ������1 ∕∕ ������3 ∕∕ ������������1 ≈ 333.3������������ ������������2 = ������2 ∕∕ ������4 ∕∕ ������5 ∕∕ ������������2 ≈ 6.25������������ 接法二：两个同相求和电路和一个差动放大器 ������ ������ = 5[(������������1 + ������ ������3) − (������ ������2 + ������ ������4 )] ∴������1 = ������2 = ������3 = ������4 = ������������1 = ������������2 = ������6 = 100������������ ������5 = 20������Ω ������������ = 100������Ω， ������������ = 50������Ω 【例 2-3】试分析图 1 所示电路是什么电路，有何

第一章半导体二极管一.半导体的基础知识1.半导体---导电能力介于导体和绝缘体之间的物质(如硅Si、锗Ge)。

2.特性---光敏、热敏和掺杂特性。

3.本征半导体----纯净的具有单晶体结构的半导体。

4. 两种载流子----带有正、负电荷的可移动的空穴和电子统称为载流子。

5.杂质半导体----在本征半导体中掺入微量杂质形成的半导体。

体现的是半导体的掺杂特性。

*P型半导体:在本征半导体中掺入微量的三价元素（多子是空穴，少子是电子）。

*N型半导体: 在本征半导体中掺入微量的五价元素（多子是电子，少子是空穴）。

6. 杂质半导体的特性*载流子的浓度---多子浓度决定于杂质浓度，少子浓度与温度有关。

*体电阻---通常把杂质半导体自身的电阻称为体电阻。

*转型---通过改变掺杂浓度，一种杂质半导体可以改型为另外一种杂质半导体。

7. PN结* PN结的接触电位差---硅材料约为0.6~0.8V，锗材料约为0.2~0.3V。

* PN结的单向导电性---正偏导通，反偏截止。

8. PN结的伏安特性二. 半导体二极管*单向导电性------正向导通，反向截止。

*二极管伏安特性----同ＰＮ结。

*正向导通压降------硅管0.6~0.7V，锗管0.2~0.3V。

*死区电压------硅管0.5V，锗管0.1V。

3.分析方法------将二极管断开，分析二极管两端电位的高低:若 V阳 >V阴( 正偏 )，二极管导通(短路);若 V阳 <V阴( 反偏 )，二极管截止(开路)。

1）图解分析法该式与伏安特性曲线的交点叫静态工作点Q。

2) 等效电路法直流等效电路法*总的解题手段----将二极管断开，分析二极管两端电位的高低:若 V阳 >V阴( 正偏 )，二极管导通(短路);若 V阳 <V阴( 反偏 )，二极管截止(开路)。

*三种模型微变等效电路法三.稳压二极管及其稳压电路*稳压二极管的特性---正常工作时处在PN结的反向击穿区，所以稳压二极管在电路中要反向连接。

郑州大学半导体集成电路复习总结1.基本概念：集成电路：是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体有源器件、电阻、电容等元件及它们之间的连接导线全部“集成”在一块半导体单晶片上，封装在一个外壳内，执行特定电路或系统功能的电路。

集成度：每块集成电路芯片中包含的元器件数目。

多项目晶圆技术：多项目晶圆就是将多个使用相同工艺的集成电路设计放在同一晶圆片上流片，制造完成后，每个设计可以得到数十片芯片样品，这一数量对于原型设计阶段的实验、测试已经足够。

而该次制造费用就由所有参加MPW的项目按照芯片面积分摊，成本仅为单独进行原型制造成本的5%-10%，极大地降低了产品开发风险、培养集成电路设计人才的门槛和中小集成电路设计企业在起步时的门槛。

无生产线集成电路设计：代工厂：加工厂的铸造车间，无自己产品。

优良的加工技术(包括设计和制造)及优质的服务为客户提供加工服务。

2.微电子的战略地位：对人类社会的巨大作用3.集成电路分类：按器件结构类型分类：①双极集成电路②金属-氧化物-半导体(MOS)集成电路③双极-MOS(BiMOS)集成电路按集成度分类：①小规模集成电路②中规模集成电路③大规模集成电路④超大规模集成电路⑤特大规模集成电路⑥巨大规模集成电路按使用的基片材料分类：①单片集成电路②混合集成电路按电路的功能结构分类：①数字集成电路②模拟集成电路③数模混合集成电路按应用领域分类：①标准通用集成电路②专用集成电路 4.集成电路按规模划分经历了哪几代？遵循什么定律？小规模集成（SSI）→中规模集成（MSI）→大规模集成（LSI）→超大规模集成电路(VLSI)→特大规模集成电路(ULSI)→GSI(巨大规模集成)→SoC(系统芯片)。

摩尔定律：集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小根号2倍。

5.IC（集成电路）、VLSI(超大规模集成电路）、ULSI(特大规模集成电路）6.高K介质：问题：90nm工艺之前，晶体管之间的电流泄露问题并不是很严重，因为晶体管之间有较长的间距。

集成电路分析期末复习总结集成电路分析集成工业的前后道技术：半导体（wafer）制造企业里面，前道主要是把mos管，三极管作到硅片上，后道主要是做金属互联。

集成电路发展：按规模划分，集成电路的发展已经历了哪几代？参考答案：按规模，集成电路的发展已经经历了：SSI、MSI、LSI、VLSI、ULSI及GSI。

它的发展遵循摩尔定律解释欧姆型接触和肖特基型接触。

参考答案：半导体表面制作了金属层后，根据金属的种类及半导体掺杂浓度的不同，可形成欧姆型接触或肖特基型接触。

如果掺杂浓度比较低，金属和半导体结合面形成肖特基型接触。

如果掺杂浓度足够高，金属和半导体结合面形成欧姆型接触。

、集成电路主要有哪些基本制造工艺。

参考答案：集成电路基本制造工艺包括：外延生长，掩模制造，光刻，刻蚀，掺杂，绝缘层形成，金属层形成等。

光刻工艺：光刻的作用是什么？列举两种常用曝光方式。

参考答案：光刻是集成电路加工过程中的重要工序，作用是把掩模版上的图形转换成晶圆上的器件结构。

曝光方式：接触式和非接触式25、简述光刻工艺步骤。

参考答案：涂光刻胶，曝光，显影，腐蚀，去光刻胶。

26、光刻胶正胶和负胶的区别是什么？参考答案：正性光刻胶受光或紫外线照射后感光的部分发生光分解反应，可溶于显影液，未感光的部分显影后仍然留在晶圆的表面，它一般适合做长条形状；负性光刻胶的未感光部分溶于显影液中，而感光部分显影后仍然留在基片表面，它一般适合做窗口结构，如接触孔、焊盘等。

常规双极型工艺需要几次光刻？每次光刻分别有什么作用？参考答案：需要六次光刻。

第一次光刻--N+隐埋层扩散孔光刻；第二次光刻--P+隔离扩散孔光刻第三次光刻--P型基区扩散孔光刻；第四次光刻--N+发射区扩散孔光刻；第五次光刻--引线接触孔光刻；第六次光刻--金属化内连线光刻掺杂工艺：掺杂的目的是什么？举出两种掺杂方法并比较其优缺点。

参考答案：掺杂的目的是形成特定导电能力的材料区域，包括N型或P型半导体区域和绝缘层，以构成各种器件结构。

第一章1.（变压器乙类推挽乙类互补推挽）2.乙类互补推挽放大电路工作原理【乙类工作时，为了在负载上合成完整的正弦波，必须采用两管轮流导通的推挽电路】3.实际电路问题（小题）（交越失真产生的原因及补救的措施）【由于导通电压的影响，造成传输电路传输特性的起始段弯曲，在正弦波的激励下，输出合成电压波形将在衔接处出现严重失真，这种失真称为交越失真】【在输入端为两管加合适的正偏电压，使它们工作在甲乙类状态】4.互补推挽电路提出的原因，解决了什么样的问题【当乙类功率管工作时，只在半个周期导通为了在负载上合成完整的正弦波，必须采用两管轮流导通的推挽电路】5.单电源供电的互补推挽电路中，电容起到了什么作用，怎么等效成双电源供电【与双电源供电电路比较，仅在输出负载端串接一个大容量的隔直流电容Cl，V CC 与两管串接，若两管特性配对，则V O = V CC/2，C L 实际上等效为电压等于V CC/2 的直流电源】6.传输线变压器传输信号的时候采用了什么样的方法【传输线变压器，低频依靠变压器磁耦合方式传输信号，高频依靠传输线电磁能交换方式传输信号，所以高频受限于传输线长度，低频受限于初级绕组电感量】7.整流器的作用【整流器：电网提供的50Hz交流电—直流电。

整流电路的功能是将电力网提供的交流电压变换为直流电压】8.计算：利用传输线变压器，端电压相等，两端电流大小相等方向相反这样的准则计算传输线变压构成的阻抗变换器的阻抗比第二章丙类谐振功率放大器1.电路结构【Z L ——外接负载，呈阻抗性，用C L 与R L 串联等效电路表示L r 和C r ——匹配网络，与Z L 组成并联谐振回路调节C r 使回路谐振在输入信号频率V BB——基极偏置电压，设置在功率管的截止区，以实现丙类工作】2.偏置条件【基极偏置电压，是静态工作点设置在功率管的截止区，以实现丙类（导通小于半个周期）工作】3.工作原理【输入完整正余弦波形，ib和ic为脉冲波形，要求输出为同频率正余弦电压，所以在输入、输出端要有谐振回路，使ib和ic电流变为基波电压，实现无失真输出】4.谐振回路的作用【选频：利用谐振回路的选频作用，可将失真的集电极电流脉冲变换为不失真的输出余弦电压阻抗匹配：调节 Lr 和 Cr , 谐振回路将含有电抗分量的外接负载变换为谐振电阻Re ，实现阻抗匹配】5.直流供电【因为丙类功率谐振放大器是放大高频信号，对于高频信号的直流供电来说，应该引入高频扼流圈和滤波电容，进行高低频信号隔离，提高稳定性】6.谐振功率放大器工作状态【欠压、临界和过压状态（波形形貌）】7.谐振功率放大器外部特性【负载特性放大特性（可以构成线性放大器，作为线性功放和振幅限幅器）调制特性（运用到基极、集电极调制电路，实现调幅作用）】1.正弦波振荡器【反馈振荡器、负阻振荡器】2.反馈振荡器结构组成【由主网络和反馈网络构成的闭合环路】3.闭合环路成为反馈振荡器的三个条件【(1) 起振条件——保证接通电源后从无到有地建立起振荡(2) 平衡条件——保证进入平衡状态后能输出等幅持续振荡(3) 稳定条件——保证平衡状态不因外界不稳定因素影响而受到破坏】4.三点式正弦波振荡器组成法则【交流通路中三极管的三个电极与谐振回路的三个引出端点相连接，其中，与发射极相接的为两个同性质电抗，而另一个（接在集电极与基极间）为异质电抗】5.判断能否产生正弦振荡的方法【(1)是否可能振荡——首先看电路供电是否正确；二是看是否满足相位平衡条件(2)是否起振——看是否满足振幅起振条件(3)是否产生正弦波——看是否有正弦选频网络】6.3.2.3例题（不看例2）7.对于各个类型的振荡电路的优势【晶体振荡器优势：将石英谐振器作为振荡器谐振回路，就会有很高的回路标准性，因此有很高的频率稳定度】8.实现负阻振荡器利用的是什么【平均负增量电导】9.平均负增量电导在正弦波振荡器当中实现的作用【当正弦电压振幅增加时，相应的负阻器件向外电路提供的基波功率增长趋缓。

第8章动态逻辑电路填空题对于一般的动态逻辑电路，逻辑部分由输出低电平的网组成，输出信号与电源之间插入了栅控制1、极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的。

【答案：NMOS, PMOS, NOMS】对于一个级联的多米诺逻辑电路，在评估阶段：对PDN网只允许有跳变，对 PUN网只允许有跳变，2、PDN与PDN相连或PUN与PUN相连时中间应接入。

【答案：】解答题从逻辑功能，电路规模，速度3方面分析下面2电路的相同点和不同点。

从而说明CMOS动态组合逻辑1、电路的特点。

【答案：】图A是CMOS静态逻辑电路。

图B是CMOS动态逻辑电路。

2电路完成的均是NAND的逻辑功能。

图B的逻辑部分电路使用了2个MOS管，图A使用了4个MOS管，由此可以看出动态组合逻辑电路的规模为静态电路的一半。

图B的逻辑功能部分全部使用NMOS管，图A即使用NMOS也使用PMOS，由于NMOS的速度高于PMOS，说明动态组合逻辑电路的速度高于静态电路。

2、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,说明其特点。

【答案：】该电路可以完成OUT=AB的与逻辑。

与一般动态组合逻辑电路相比，它增加了一个MOS管M kp,这个MOS 管起到了电荷保持电路的作用，解决了一般动态组合逻辑电路存在的电荷泄漏的问题。

3、分析下列电路的工作原理，画出输出端OUT的波形。

【答案：】答案：4、结合下面电路，说明动态组合逻辑电路的工作原理。

【答案：】动态组合逻辑电路由输出信号与电源之间插入的时钟信号PMOS,NMOS逻辑网和逻辑网与地之间插入的时钟信号NMOS组成。

当时钟信号为低电平时，PMOS导通，OUT被拉置高电平。

此时电路处于预充电阶段。

当时钟信号为低电平时，PMOS截至，电路与V DD的直接通路被切断。

这时NOMS导通，当逻辑网处于特定逻辑时，电路输出OUT被接到地，输出低电平。

否则，输出OUT仍保持原状态高电平不变。

半导体制造技术复习总结第一章半导体产业介绍2、集成电路制造的不同阶段：硅片制备、硅片制造、硅片测试/拣选、装配与封装、终测；2、硅片制造：清洗、成膜、光刻、刻蚀、掺杂；3、半导体趋势：提高芯片性能、提高芯片可靠性、降低芯片价格；4、摩尔定律：一个芯片上的晶体管数量大约每18个月翻一倍。

5、半导体趋势：%1提高芯片性能:a关键尺寸(CD)—等比例缩小(Scale down)b每块芯片上的元件数一更多c功耗一更小%1提高芯片可靠性：a无颗粒净化间的使用b控制化学试剂纯度c分析制造工艺d硅片检测和微芯片测试e芯片制造商成立联盟以提高系统可靠性%1降低芯片价格：a.50年下降1亿倍b减少特征尺寸+增加硅片直径c半导体市场的大幅度增长(规模经济)第二章半导体材料特性6、最常见、最重耍半导体材料一硅：a.硅的丰裕度b.更高的熔化温度允许更宽的工艺容限7、GaAs的优点：a.比硅更高的电子迁移率;b.减少寄生电容和信号损耗;c・集成电路的速度比硅制成的电路更快;d.材料电阻率更大，在GaAs衬底上制造的半导体器件之间很容易实现隔离，不会产生电学性能的损失; e.比硅有更高的抗辐射性能。

GaAs的缺点：a.缺乏天然氧化物；b.材料的脆性；c.由于镣的相对匮乏和提纯工艺中的能量消耗，GaAs的成本相当于硅的20倍；d.碑的剧毒性需要在设备、工艺和废物清除设施中特别控制。

第三章器件技术&等比例缩小:所冇尺寸和电压都必须在通过设计模型应用吋统一缩小。

第四章硅和硅片制备9、用来做芯片的高纯硅称为半导体级硅(semiconductor-grade silicon, SGS)或电子级硅西门子工艺：1.用碳加热硅石来制备级硅SiQs)+SiO2(s) Si(l)+SIO(g)+CO(g)2.将冶金级硅提纯以生成三氯硅烷32(g)3.通过三氯硅烷和氢气反应來生成SGS SiHCI3(g)+H210＞单晶硅生长: 把多晶块转变成一个大单晶，并给予正确的定向和适量的N型或P型掺杂，叫做晶体生长。

集成电路复习资料第⼀章1、⑴、什么是集成电路：集成电路（IC）是指⽤半导体⼯艺，或薄膜、厚膜⼯艺把电路元器件以相互不可分离的状态制作在半导体或绝缘体基⽚上，然后封装在⼀个管壳内，构成⼀个完整的、具有⼀定功能的电路。

⑵、集成电路分类：1.按⼯艺分：半导体IC、膜IC（薄/厚膜IC）、混合IC2.按功能分：数字IC：能够完成数字运算，以低电平和⾼电平两种状态来代表⼆进制数中的“0”和”1”，通过各种逻辑关系进⾏运算，⼜称为逻辑IC。

模拟IC：能对电压、电流等模拟量进⾏放⼤与转换的IC。

其中输出信号与输⼊信号成线性关系的电路，如直流放⼤器、差分放⼤器、低频放⼤器、⾼频放⼤器、线性功率放⼤器、运算放⼤器等称为线性IC。

输出信号与输⼊信号不成线性关系的电路，如对数放⼤器、振荡器、混频器、检波器、调制器等称为⾮线性IC。

3.按构成IC 的有源器件结构分：双极IC、MOS IC。

双极IC：有源元件采⽤NPN或PNP双极晶体管，管内导电的载流⼦要流经P型或N 型两种极性的材料。

MOS IC：有源元件采⽤MOS（⾦属－氧化物－半导体）晶体管。

4.按集成度⾼低分：⼩规模（SSI）、中规模（MSI）、⼤规模（LSI）、超⼤规模（VLSI）。

集成度：单块晶⽚上或单个封装中构成的IC的所包含的最⼤元件数（包括有源/⽆源元件）。

SSI<100个元件（或10个门电路），1001000个元件以上（100个门电路以上）。

VLSI>10万个（1000门以上）⑶、集成电路遵从的定律2、Foundry与fabless之间的的关系3、IC设计所需要的知识范围（LVS、Lagout、Schmatic）1) 系统知识计算机/ 通信/ 信息/ 控制学科2) 电路知识更多的知识、技术和经验3) ⼯具知识任务和内容相应的软件⼯具4) ⼯艺知识元器件的特性和模型/⼯艺原理和过程第⼆章4、⑴、材料的分类分类材料电导率导体铝、⾦、钨、铜等105 S·cm-1半导体硅、锗、砷化镓、磷化铟等10-9~102 S·cm-1绝缘体SiO2、SiON、Si3N4等10-22~10-14 S·cm-1⑵、半导体材料的特性1）通过掺杂可明显改变半导体的电导率。

集成电路复习总结第一篇：集成电路复习总结1、中英名词解释（1）IC（Integrated Circuit）：集成电路，是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互联，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。

（2）摩尔定律（Moore's Law）：芯片上晶体管数目每隔18个月翻一番或每三年翻两番，性能也会增加一倍。

（3）SOC（system on chip）：在一个微电子芯片上将信息的采集、传输、存储、处理等功能集成在一起而构成系统芯片。

（4）EDA（Electronic-System Design Automation）：电子设计自动化（5）能带：能量越高的能级，分裂的能级越多，分裂的能级也就相邻越近，这些邻近的能级看起来就像连续分布，这样的多条相邻近的能级被称为能带（6）本征半导体：是一种完全纯净的、结构完整的半导体晶体。

（经过一定的工艺过程将纯净的半导体制成的单晶体称为本征半导体。

导带中的自由电子与价带中的空穴都能参与导电。

）（7）肖特基接触：金属与半导体接触并且金属的费米能级低于N 型半导体或高于P型半导体的费米能级，这种接触为肖特基接触。

（8）MESFET：（Metal-Semiconductor Filed Effect Transistor），即金属-半导体场效应晶体管（9）Spice（Simulation Program with Integrated Circuit Emphasis）：集成电路仿真程序，主要用来在电路硬件实现之前读电路进行仿真分析。

（10）FPGA(Filed Programmable Gate Array)：现场可编程门阵列。

（又称逻辑单元阵列，Logic Cell A）（11）IP（Intellectual Property）：知识产权。

晶胞：晶体结构中最简单，最基本的单元按晶胞的排列方式，晶体结构分为：多晶和单晶。

晶体缺陷类型：点缺陷线缺陷面缺陷体缺陷。

硅中的晶体缺陷一般产生于晶体生长和后面硅锭和硅片加工中。

造成点缺陷的因素：晶体的生长速率，生长时的温度梯度，加工中的热处理，外来杂质的引入等。

线缺陷：缺陷在某方向延伸，而其它两个方向延伸很小位错有两种基本形式：刃型和螺型。

造成位错的因素：可能是加工中不均匀的受冷或受热，加工中作用在硅片上的机械应力。

面缺陷是二维缺陷由于原子层错排，产生层错缺陷。

由于杂质硼、磷、砷等在硅晶体中溶解度有限，在杂质掺入数量超过固溶度时，杂质在晶体中沉积，形成体缺陷。

直拉法（CZ法）准备阶段：通入惰性气体，清洗和腐蚀多晶硅，去除其表面污物和氧化层。

准备籽晶，要求晶格完好，无缺陷。

籽晶的晶向和要生长的单晶硅棒的晶向一致。

生长阶段：引晶→缩颈→放肩→等颈生长→收尾缩颈是为消除籽晶中的原有缺陷和引晶时由于温度变化引起的新生缺陷停炉阶段：先降温，再停止通气，再开炉。

避免单晶棒在较高温度下暴露在空气中，被氧化和污染。

倒角的目的：防止硅片边缘破裂、防止热应力造成的损伤、增加外延层以及光刻胶在硅片边缘的平坦度。

硅片的规格和用途：①按直径：3英寸，4英寸，6英寸，8英寸，12英寸（300mm），18英寸（450mm）②按生长方式：CZ硅和FZ硅，外延硅CZ硅主要用于二极管，太阳能电池，集成电路，外延硅的衬底片，直径在3到12英寸间。

FZ硅主要用于高压大功率可控整流器件，直径在3到6英寸间外延硅主要用于晶体管和集成电路③按晶向：[100]型，[110]型，[111]型淀积：一种材料以物理方式沉积在晶圆表面的工艺过程。

与热氧化的区别：形成膜的来源不同淀积：形成膜的物质全部来自外部的源热氧化：从硅片表面生长，消耗衬底材料。

淀积的膜：SiO2，Si3N4，多晶硅，金属等。

薄膜特性（质量参数要求）高密度：连续的不含孔隙、厚度一致（均匀性）、对台阶的覆盖好、高的深宽比间隙填充能力、高纯度、合适的化学剂量、低的膜应力、对下层材料的粘附性。

半导体复习总结必背公式第二章热平衡时的能带和载流子浓度1、有效质量n m p E 22=122d d -⎪⎪⎭⎫ ⎝⎛=p E m n 122d d -⎪⎪⎭⎫⎝⎛=p E m n2、费米分布函数 ()⎪⎭⎫⎝⎛-+=kTE E E f Fexp 11本征半导体电子浓度：⎪⎭⎫ ⎝⎛--=kT E E N n Fcc exp本征半导体空穴浓度： ⎪⎭⎫⎝⎛--=kT E E N p V F V exp 质量作用定理： 2i n np =3、⎪⎪⎭⎫⎝⎛=-D C F C N N kT E E ln⎪⎪⎭⎫ ⎝⎛=-A V V F N N kT E E ln 非简并半导体电子浓度： ⎪⎭⎫⎝⎛-=kT E E n n F i i exp 空穴浓度： ⎪⎭⎫⎝⎛-=kT E E n p i i F exp第三章 载流子现象输运1 、 电子迁移率： E v n n μ-= n c n m q τμ=s V cm ⋅/2空穴迁移率： E v p p μ= pcp m q τμ=2、 总电导率： ()p n p n q μμσ+= 总电阻率： σρ1=n 型半导体电阻率：n qn μρ1=cm ⋅Ω p 型半导体电阻率：pqp μρ1=3、 扩散系数：l v D th n =电子扩散电流：xnqD J n n d d =爱因斯坦关系式： n n qkTD μ=第四章 pn 结1、热平衡pn 结内建电势：⎪⎪⎭⎫⎝⎛=-=2ln i D A p n bi n N N q kT V ψψ2、突变结内建电势：W E V m bi 21= 总耗尽区宽度： bi D A D A s V N N N N qW ⎪⎪⎭⎫ ⎝⎛+=ε2若D A N N >> Dbis n qN V x W ε2==3、有偏压的耗尽区宽度： Bbi s n qN VV x W -2ε==B N 为轻掺杂基体浓度，对正偏压，V 为正；负偏压，V 为负值4、耗尽层势垒电容： WC s jε=对突变结： ()Bs bi j N q V V C ε-=212第五章 双极型晶体管及相关器件1、共基电流增益： Ecp I I =0α或： T EpCpEn Ep Ep I I I I I γαα=⎪⎪⎭⎫ ⎝⎛+=0集电极电流： CBO E C I I I +=0α 2、共射集电极电流 000-1-1αααCBO B C II I +=共射电流增益： 00-1ααβ=-1αCBOCEO I I = CEOB C I I I +=0β3、频率响应共基截止频率αf 共射截止频率βf ()αβαf f 0-1= 截止频率：αβαβf f f T 0201≈-=4、晶闸管（可控硅器件）部分，自己看ppt第六章 MOSFET 及相关器件1、表面电势： sA s W qN εψ22=强反型表面势： ⎪⎪⎭⎫⎝⎛=≈i A B s n N q kT ln 22ψψ强反型耗尽区宽度最大值：()AB s A s s m qN qN W ψεψε222≈=或： ()Ai A s m N q n N kT W 2/ln 2ε=2、MOS 管总电容jj C C C C C +=00 0C 为氧化层电容，j C 为半导体势垒电容强反型金属平行板电压（或阈值电压）：()BB A s TC qN V ψψε2220+≈强反型发生时的最小电容值：sm ox oxW d C εεε+=min3、在线性及饱和区内，MOSFET 管漏电流：()D T G o n D V V V C LZI -=μ Z 为沟道宽度，L 为沟道长度沟道电导： ()T G o n D D D V V C L Z V I g -=∂∂=μ跨导： D o n G D m V C LZV I g μ≈∂∂=4、MOSFET 漏极饱和电流：()22T G o n Dsat V V L C Z I -⎪⎭⎫ ⎝⎛≈μMOSFET 漏极饱和电压： )/211(222K V K V U G B G Dsat +-+-≈ψ 其中oAS C qN K ε=饱和跨导：()T G oxn G D m V V dLZ V I g -≈∂∂=εμ d 为氧化层厚度5、 P 沟道与n 沟道的器件结构示意图P 沟道n 沟道重点看课本188页的图6.196、对MOSFET 的漏极电流电压特性曲线的分析：（1）V D =0，热平衡I D =0（2）V D 增加小的正电压，I D 随 V D 成正比增加（OA 段）（3）V D 大于零点几伏，漏端pn 结反向偏置，耗尽层增大，使漏端附近反型层电子减少，沟道导电能力下降，I D 随 V D 增加的斜率变小（AB 段）（4）V D 继续增加，直到漏端附近反型层电子消失，看作沟道夹断，对应于B 点，此时 的V D =V DSAT 定义为夹断电压。

精品文档供您编辑修改使用专业品质权威编制人：______________审核人：______________审批人：______________编制单位：____________编制时间：____________序言下载提示：该文档是本团队精心编制而成，希望大家下载或复制使用后，能够解决实际问题。

文档全文可编辑，以便您下载后可定制修改，请根据实际需要进行调整和使用，谢谢!同时，本团队为大家提供各种类型的经典资料，如办公资料、职场资料、生活资料、学习资料、课堂资料、阅读资料、知识资料、党建资料、教育资料、其他资料等等，想学习、参考、使用不同格式和写法的资料，敬请关注!Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you!And, this store provides various types of classic materials for everyone, such as office materials, workplace materials, lifestylematerials, learning materials, classroom materials, reading materials, knowledge materials, party building materials, educational materials, other materials, etc. If you want to learn about different data formats and writing methods, please pay attention!半导体主要知识点梳理总结作为当今时代信息技术和电子工业的核心材料，半导体在现代社会扮演着至关重要的角色。

3.P16
4.在集成电路的工艺中，PNP管都是在与NPN管制造工艺兼容的情况下制造的，故其β小、fT低。但由于使用了PNP管，电路的性能得到了很大的改善。PNP管主要有两大类：横向PNP管和衬底PNP管。
5.在集成电路中的二极管,多数是通过对集成晶体管的不同接法而形成的,不用增加工序,且可灵活的采用不同的接法得到电参数不同的二极管;也可以利用单独的一个硼扩散结形成二极管.
8.所有MOS集成电路中都存在一些不希望有的寄生双极型晶体管和寄生MOS管，若这些寄生晶体管导通，就会引起不少麻烦。
9. 在P阱CMOS电路中，以N型衬底为基区，P型重参杂区为源区或漏区，N型衬底为集电区形成一个PNP寄生三极管；P阱为基区，N+源区或漏区委发射区，N型衬底为集电区又形成另一个NPN三极管。图中RS、RW分别为衬底和阱的电阻。
14.集成电路中常用的无源元件是电阻、电容，它们的最大优点是元件间的匹配及温度跟踪较好；集成电阻和电容的缺点：1、精度低，绝对误差大；2、温度系数较大；3、可制作的范围有限，不能太大，也不能太小；4、占用芯片面积大，成本高。
15. 电阻器的宽度和长度。
16.
17.集成电路内联线有：铝连线、扩散区连线、多晶硅连线、铜连线、交叉连线。铝连线主要用于传输电流密度大的地方成良好的欧姆接触，易于加工，合金温度低）；扩散区连线：在MOS集成电路中，将相应的MOS管的源或漏区加以延伸而成，它将使PN结电容增加。
1.IC根据其有源器件导电沟道的不同，可分为PMOS集成电路,NMOS集成电路,CMOS集成电路。(其中又可各自分为增强型的和耗尽型的)MOS IC根据栅电极的不同分为：铝栅工艺和硅栅工艺。
2.CMOS IC 具有低静态功耗、宽电源电压范围、宽输出电压幅度、高速度、高密度，可和NMOS IC 一样与TTL电路兼容。CMOS电路又可分为：P阱CMOS、N阱CMOS、双阱CMOS。

一)双极型半导体制造工艺:衬底选择;第一次光刻;外延层淀积;第二次光刻—P+隔离扩散孔光刻;第三次光刻—P型基区扩散孔光刻;第四次光刻—N+发射区扩散孔光刻,n集电极接触孔光刻;第五次光刻—引线接触孔光刻;第六次光刻—金属化内连线光刻二)P阱硅栅CMOS工艺:光1一阱区光刻,刻出阱区注人孔;阱区注人及推进,形成阱区;去除SiO2,长薄氧,长si3n4;光2一有源区光刻,刻出P管、N管的源、漏和栅区;光3—N 管场区光刻,刻出N管场区注人孔,N管场区注人,以提高场开启,减少闩锁效应及改善阱的接触;长场氧,漂去Si02及Si3N4,然后长栅氧;光4一P管区光刻(可用光1的负版),P管区注入,调节PMOS管的开启电压．然后长多晶硅;光5一多晶硅光刻,形成多晶硅栅及多晶硅电阻;光6一P+区光刻,刻去P管区上的胶;P+区注入,形成PMOS管的源、漏区及P+保护环;光7一N+区光刻,刻去N+区上的胶(可用光6的负版)N+区注入,形成NMOS管的源、漏区及N+保护环;长PSG;光8一引线孔光刻.可在生长磷硅玻璃后先开一次孔,然后在磷硅玻璃回流及结注入推进后再开第二次孔;光9—铝引线光刻,光10压焊块光刻三)闩锁效应CMOS管结构中存在PNPN四层结构所形成的寄生可控硅造成的自锁效应.它会导致电路功能混乱,或VDD和VSS短路,使晶片损毁. 闩锁条件:外界因素使两个寄生三极管的EB 结处于正向偏置;两个寄生三极管的电流放大倍数βnpnβpnp>1;电源所提供的最大电流大于寄生可控硅导通所需要的维持电流Ih消除闩锁:消除自锁现象的版图设计,减小电阻Rs和Rw,降低寄生三极管的电流放大倍数βnpnβpnp,可有效地提高抗自锁的能力;消除自锁现象的工艺考虑,要注意扩散浓度的控制,对于横向寄生PNP管,保护环是其基区的一部分,施以重掺杂可降低PNP管的βpnp,对于纵向寄生NPN管,工艺上降低其βnpn 有效的办法是采用深阱扩散,来增加基区宽度.其他措施,注意电源跳动,防止寄生三极管的EB结正偏,电源限流.四)六管单元与非门:工作原理:Vi=Voh,T1反向,T2饱和,T5、T6饱和,Vb3=Vces2+Vbe5=0.8V,T3正向,T4截止,Vo=Vol=Vces5,Vi=Vol,T1饱和,T2截止,T5、T6截止T3饱和T4正向,Vo=Voh=3.6V各管作用:T1多发射极,在电路中由低电平转为高电平时,可反抽T2基区过剩少子,使tpd 减小;T3、T4组成达林顿管作为高电平输出级,Vbe4起电平位移作用,由于Vcb4=Vce3>0,故T4不进入饱和,存储电荷大大减少,与R构成泄放回路减小tpd;由于Rb存在,使T6晚于T5进入饱和,且T6分流作用使T5为浅饱和,从而提高了速度,Rb、Rc、T6构成的泄放网络提高了抗干扰能力及速度五)TTl与STTL的区别:用肖特基势垒二极管(SBD管D1,D2)代替多发射极晶体管T1,作为输入管;将T4管的基极泄放电阻R4由接地改为接输出端Vo,并加上SBD管D5和D6.六)影响门的电气和物理结构设计的因素:MOS管的串并联、衬偏调制效应、源漏电容和电荷的再分配等七)存储器:按特性分为挥发性和非挥发性,挥发性一般指随机存取存储器(RAM),RAM 分为SRAM(静态随机存取存储器)和DRAM(动态)和PSRAM(伪静态).非挥发性存储器分为ROM和Flash,只读存储器简称ROM,分为掩模编程ROM和现场可编程ROM.现场可编程ROM分为PROM(可编程ROM),EPROM(可擦除可编程ROM)EEPROM(电可擦除可编程ROM).10①若G=1>TG1反向>TG2饱和>VG1=0.1V>Vb3=0.8V>T3正向T4截止;T1饱和>T2截止>T5T6截止V0=Z;②若G=0>TG1饱和>TG2截止;AB=1>T1反向>T2饱和,T5T6饱和,Vb3=Vbes5+Vces2=0.8V>T3正向,T4截止>Vo=Vol;AB=0则T1饱和>T2截止>T5T6截止>T3饱和T4正向,Vo=Voh;Vo=G*AB+GZ11❶若A=0B=0则T1T4T5饱和>T2T3T6截止>T7饱和>T10T11饱和>Vb8=Vbes11+Vces7=0.8v>T8正向T9截止Q=VoL❷若A=0,B=1>T4T5饱和,T1反向>T2饱和,T3T6截止>Vb7=Vbf1+Vces2=0.8V>T7T10T11截止>T8饱和,T9正向V0=voh=Q;若A=1B=0>T4反向,T5饱和,T1饱和>T3饱和,T2T6截止>Vb7=Vbf1+Vces3=0.8V>T7T10T11截止>T8饱和,T9正向,Q=Voh;若A=1,B=1>T4T5T1反向>T3T2T6饱和>Vb7=0.8V,T10T11饱和>Vb11=0.7V,T7截止>Vb8=0.7+0.1=0.8V,T8正向,T9截止>Q=VoL,Q=AB+AB12 A)ABC=1,T1反向>T2饱和>T3饱和,Vb4=Vces3=0.1v>T4T5截止,T6饱和,T7正向,L=VoH;ABC=0>T1饱和>T2截止,T3截止,T4T5饱和>Vb6=Vbes5+Vces4=0.7+0.1=0.8v>T6正向,T7截止,L=Vol;L=ABC;b)A=0,B=0,T1T2饱和,T3T4截止>T5截止,T6饱和,T7正向>L=VoH;A=0,B=1,T1饱和,T2反向,T3截止,T4饱和,T5饱和>Vb6=Vces4+Vbes5=0.8v>T6正向,T7截止>L=VoL;A=1,B=0,T2饱和,T1反向,T4截止,T3饱和,T5饱和>Vb6=Vces3+Vbes5=0.8v>T6正向,T7截止>L=VoL;A=1,B=1,T2T1反向>T4T3饱和>T5饱和>Vb6=Vces3+Vbes5=0.8v>T6正向,T7截止>L=VoL,L=A+B15(1)A=0,B=0时>T1,T2饱和>T3,T4截至>T5,T8截至>T6饱和,T7正向>Y=Voh;(2)A=0,B=1时，T1饱和,T2反向>T3截至,T4饱和>T5,T8饱和Vb6=Vces4+Vbes8=0.8v>T6正向>T7截至>Y=Vol;(3)A=1,B=0时，T1反向，T2饱和>T3饱和,t4截至>t5,t8饱和Vb=Vces3+Vbes8=0.8v>t6正向>t7截至>t7截至>Y=Yol;(4)A=1,B=1时,t1,t2反向>t3,t4饱和>t5,t8饱和;Vb6=Vces3+Vbes8=0.8v>t6饱和>t7截至>Y=Vol;ABY;001;010;100;110;Y=A+B;(b)（1）A=0,B=0,T1,T2饱和>T3,T4截至>T6饱和>T5,T9饱和.(2)A=0,B=1时，T1饱和，T2反向>T3截至，T4饱和>Vb6=Vces4+VDf=0.8v>T6截至>T5T9截至>T7饱和>T8饱和Y=Voh;(3)A=1,B=0时，T1反向，T2饱和>T3饱和，t4截至>t5,Vb6=Vces3+VDf=0.8v>t6截至>t5t9截至>t7饱和t8正向Y=Yoh;(4)A=1,B=1时，t1,t2反向>t3,t4饱和>Vb6=Vces3+VDf=0.8v>t6截至>t6.t9截至t7饱和t8正向>Y=Voh;ABY;000;011;101;111;Y=A+B。