实验三组合逻辑电路实验分析

实验四组合逻辑电路实验分析一、实验目的1．掌握组合逻辑电路的分析方法与测试方法；2．了解组合电路的冒险现象及消除方法；3．验证半加器、全加器的逻辑功能。

二、预习要求1．复习组合逻辑电路的分析方法；2．复习用与非门和异或门等构成的半加器、全加器的工作原理；3．复习组合电路冒险现象（险象）的种类、产生原因，如何消除？三、实验原理1．组合逻辑电路由很多常用的门电路组合在一起，实现某种功能的电路，它在任意时刻的输出，仅取决于该时刻输入信号的逻辑取值，而与信号作用前电路原来的状态无关。

2．组合逻辑电路的分析是指根据所给的逻辑电路，写出其输入与输出之间的逻辑函数表达式或真值表，从而确定该电路的逻辑功能。

其分析步骤为：3．组合电路的冒险现象(1)实际情况下，由于器件的延时效应，在一个组合电路中，输入信号发生变化时，输出出现瞬时错误的现象，把这现象叫做组合电路中的冒险现象，简称险象。

这里研究静态险象，即电路达到稳定时，出现的险象。

可分为0型静态险象（如图4-1）和1型静态险象（如图4-2）:图4-1 0型静态险象其输出函数Y=A+A,在电路达到稳定时，即静态时，输出Y总是1。

然而在输入A变化时，输出Y的某些瞬间会出现0，Y出现窄脉冲，存在有静态0型险象。

图4-2 1型静态险象其输出函数Y=A+A,在电路达到稳定时，即静态时，输出Y总是O。

然而在输入A变化时，在输出Y的某些瞬间会出现1，Y出现窄脉冲，存在有静态1型险象。

（2）进一步研究得知，对于任何复杂的组合逻辑电路，只要能成为A+A或A A的形式，必然存在险象。

为了消除险象，通常用增加校正项的方法，如果表达式中出现A+A形式的电路，校正项为被赋值各变量的“乘积项”；表达式中出现A A形式的电路，校正项为被赋值各变量的“和项”。

例如：逻辑电路的表达式为Y=A B+AC；当B=C=1时，Y=A+A，Y正常情况下，稳定后应输出1，但实际中出现了0型静态险象。

这时可以添加校正项BC，则Y A B+AC+ BC=A+A+1=1,从而消除了险象。

组合逻辑电路实验报告组合逻辑电路实验报告引言组合逻辑电路是数字电路中的一种重要类型，它由多个逻辑门组成，能够根据输入信号的不同组合产生相应的输出信号。

在本次实验中，我们将研究和实验不同类型的组合逻辑电路，并通过实验结果来验证其功能和性能。

实验一：与门电路与门电路是最简单的组合逻辑电路之一，它的输出信号只有在所有输入信号都为高电平时才会输出高电平。

我们首先搭建了一个与门电路，并通过输入信号的变化来观察输出信号的变化。

实验结果显示，在输入信号都为高电平时，与门电路的输出信号为高电平；而只要有一个或多个输入信号为低电平，输出信号则为低电平。

这验证了与门电路的逻辑功能。

实验二：或门电路或门电路是另一种常见的组合逻辑电路，它的输出信号只有在至少一个输入信号为高电平时才会输出高电平。

我们搭建了一个或门电路，并通过改变输入信号的组合来观察输出信号的变化。

实验结果表明，只要有一个或多个输入信号为高电平，或门电路的输出信号就会为高电平；只有当所有输入信号都为低电平时，输出信号才会为低电平。

这进一步验证了或门电路的逻辑功能。

实验三：非门电路非门电路是一种特殊的组合逻辑电路，它只有一个输入信号，输出信号与输入信号相反。

我们搭建了一个非门电路，并通过改变输入信号的电平来观察输出信号的变化。

实验结果显示，当输入信号为高电平时，非门电路的输出信号为低电平；当输入信号为低电平时，输出信号则为高电平。

这进一步验证了非门电路的逻辑功能。

实验四：多选器电路多选器电路是一种复杂的组合逻辑电路，它具有多个输入信号和一个选择信号，根据选择信号的不同，将其中一个输入信号输出。

我们搭建了一个4选1多选器电路，并通过改变选择信号的值来观察输出信号的变化。

实验结果表明，当选择信号为00时，输出信号与第一个输入信号相同；当选择信号为01时，输出信号与第二个输入信号相同；依此类推，当选择信号为11时，输出信号与第四个输入信号相同。

这验证了多选器电路的功能和性能。

第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。

二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。

其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。

通过这些逻辑门可以实现各种组合逻辑功能。

三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。

四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。

2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。

3. 搭建实验电路根据逻辑电路图，搭建实验电路。

将各个逻辑门按照电路图连接，并确保连接正确。

4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。

五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。

（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。

一、实验目的1. 理解组合逻辑电路的基本原理和组成。

2. 掌握组合逻辑电路的设计方法，包括逻辑表达式的推导和门电路的选择。

3. 学习使用逻辑门电路实现基本的逻辑功能，如与、或、非、异或等。

4. 通过实验验证组合逻辑电路的设计和功能。

二、实验原理组合逻辑电路是一种数字电路，其输出仅取决于当前的输入，而与电路的历史状态无关。

常见的组合逻辑电路包括逻辑门、编码器、译码器、多路选择器等。

三、实验设备1. 74LS系列逻辑门芯片（如74LS00、74LS02、74LS04、74LS08等）2. 逻辑电平显示器3. 逻辑电路开关4. 连接线四、实验内容1. 半加器设计（1）设计要求：实现两个一位二进制数相加，不考虑进位。

（2）设计步骤：a. 根据真值表，推导出半加器的逻辑表达式：S = A ⊕ B，C = A ∧ B。

b. 选择合适的逻辑门实现半加器电路。

c. 通过实验验证半加器的功能。

2. 全加器设计（1）设计要求：实现两个一位二进制数相加，考虑进位。

（2）设计步骤：a. 根据真值表，推导出全加器的逻辑表达式：S = A ⊕ B ⊕ Cin，Cout = (A ∧ B) ∨ (B ∧ Cin) ∨ (A ∧ Cin)。

b. 选择合适的逻辑门实现全加器电路。

c. 通过实验验证全加器的功能。

3. 译码器设计（1）设计要求：将二进制编码转换为相应的输出。

（2）设计步骤：a. 选择合适的译码器芯片（如74LS42）。

b. 根据输入编码和输出要求，连接译码器电路。

c. 通过实验验证译码器的功能。

4. 多路选择器设计（1）设计要求：从多个输入中选择一个输出。

（2）设计步骤：a. 选择合适的多路选择器芯片（如74LS157）。

b. 根据输入选择信号和输出要求，连接多路选择器电路。

c. 通过实验验证多路选择器的功能。

五、实验结果与分析1. 半加器实验结果通过实验验证，设计的半加器电路能够实现两个一位二进制数相加，不考虑进位的功能。

实验三组合逻辑电路的分析一、实验目的⑴熟悉组合逻辑电路的特点及一般分析方法⑵熟悉中规模集成组合电路编码器、译码器等器件的基本逻辑功能和简单应用二、预习要求⑴复习组合逻辑电路的分析方法⑵复习全加器、编码器、译码器三、实验器材⑴直流稳压电源、数字逻辑实验箱⑵ 74LS00、74LS48、74LS51、74LS86、74LS138、74LS148四、实验内容和步骤1．全加器的功能测试将74LS86（异或门）、74LS00和74LS51（与或非门）按图3-1连线。

输入端A i、B i、C i-1分别接3个逻辑开关，输出端S i、C i分别接2个发光二极管。

改变输入端输入信号的状态，观察输出端的输出信号状态，把结果填入自制的表中，并写出输出函数S i、C i的逻辑表达式（化简）。

图3-1 全加器的测试电路答：（1）真值表：A iB iC i-1S i C i0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 111 1 1 1 1（2）逻辑表达式（化简）：S i=C i-1⊕（A i⊕B i）; C i=A i B i+C i（A i⊕B i）3．译码器的功能测试⑵将BCD码到七段码译码／驱动器74LS48按图3-4接线。

用逻辑开关输入BCD码的编码信号D、C、B、A，通过七段数码管的显示，观察电路的输出状态，并把结果填入表3-3。

图3-4 BCD码－七段码译码／驱动电路表3-3D C B A a b c d e f g0 0 0 0 1 1 1 1 1 1 00 0 0 1 0 1 1 0 0 0 00 0 1 0 1 1 0 1 1 0 10 0 1 1 1 1 1 1 0 0 10 1 0 0 0 1 1 0 0 1 10 1 0 1 1 0 1 1 0 1 10 1 1 0 0 0 1 1 1 1 10 1 1 1 1 1 1 0 0 0 01 0 0 0 1 1 1 1 1 1 1 1111111五、思考题如何用两片74LS138组成4-16线译码器？（画出逻辑原理图） 答：A2 A1 A0 U CC A3Y0 Y1 Y2 Y3 Y4 Y5 Y6Y774LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 ● ●● ● ●。

实验三 组合逻辑电路的实验分析
班级 姓名 学号 组别 同组者 日期 一、 实验目的
⒈ 学会组合逻辑电路的实验分析方法。

⒉ 验证半加器全加器的逻辑功能。

二、 实验器材
三、 实验电路及实验预习
⒈ 实验箱操作板部分K O ~K 7是 ，将K O 往上拨时对应的输出插孔输出 电平，往下拨时输出 电平。

⒉
实验箱操作板部分L O ~L 7是 ，LED 亮表示 ，LED 灭表示 。

⒊ 实验电路
Z
图3-1
图3-2 n
n
C B A n
n
图 3-3
四、实验记录
表3-1
表达式：
电路的逻辑功能：
表3-2
表达式：
电路的逻辑功能：
表3-3 表达式：
电路的逻辑功能：
五、实验分析与总结
⒈ 总结用实验来分析组合逻辑电路功能的方法。

2输入四与非门74LS00 六反相器74LS04/05(OC)
2输入四异或门74LS86。

组合逻辑电路实验报告总结心得经过一学期的学习，我有了对组合逻辑电路的初步理解。

通过实验，我已经掌握了基础知识和实验操作技能。

以下是我的实验报告总结心得。

一、实验内容通过实验，我学习了组合逻辑电路的基本原理和实验方法。

实验包括：组合逻辑电路输入输出特性的测试、组合逻辑电路的设计和验证、基础模块的设计与实现、组合逻辑电路在数字系统中的应用等。

二、实验收获组合逻辑电路是数字电路中的重要概念。

通过实验，我发现它可以实现不同的逻辑功能，如加减乘除等。

组合逻辑电路还可以广泛应用于数字系统中，如微处理器、数字信号处理器、通信系统等。

在实验中，我还学习了如何使用数字模拟器搭建电路，进行电路设计和测试。

在实验中，我还学习了如何分析和设计组合逻辑电路。

我认识到组合逻辑电路是由基本的逻辑单元构成的。

每个逻辑单元可以完成一个逻辑功能，并与其他逻辑单元组合起来实现更复杂的逻辑功能。

在设计电路时，可以采用真值表、卡诺图等方法，来简化和优化逻辑电路。

三、实验不足与改进在实验过程中，我也遇到了一些问题。

例如在电路测试时，有时候出现了一些误差，导致电路不能正常工作。

这可能是由于实验操作不当或实验条件不充分导致的。

为了改进这些问题，我需要加强实验操作技能和理论知识。

还需要更加严谨地进行实验，以确保实验结果的准确性和可靠性。

四、总结通过本次实验，我对组合逻辑电路的基础知识和实验方法有了更深入的了解。

我认识到组合逻辑电路在数字系统中的重要性，并掌握了使用数字模拟器进行电路设计和测试的技能。

在未来的学习和研究中，我将继续深入学习组合逻辑电路，并尽可能地应用到实际生活和工作中。

在指导学生进行实验时，我注重培养他们的实验能力、综合能力和团队合作精神。

我鼓励学生通过实验发现问题和解决问题的方法，让他们体验到从错误中学习和取得突破的成就感。

在实验过程中，我也让学生充分发挥自己的创造力，鼓励他们在设计电路、实现功能方面进行实验改进。

在实验中批判地思考，也是我鼓励学生的重要方式。

注：本实验为设计性实验，没有预先设计好实验方案和实验电路的一律不准来做实验。

实验前要先检查预习报告。

注意划下线部分。

实验三组合逻辑电路的设计与测试一、实验目的掌握组合逻辑电路的设计与测试方法二、实验原理1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。

设计组合电路的一般步骤如图5－1所示。

图5－1 组合逻辑电路设计流程图2、组合逻辑电路设计举例用“与非”门设计一个表决电路。

当四个输入端中有三个或四个为“1”时，输出端才为“1”。

设计步骤：根据题意列出真值表如表5－1所示，再填入卡诺图表5－2中。

由卡诺图得出逻辑表达式，并演化成“与非”的形式Z＝ABC＋BCD＋ACD＋ABD＝ABC⋅⋅ACDABC⋅BCD根据逻辑表达式画出用“与非门”构成的逻辑电路如图5－2所示。

图5－2 表决电路逻辑图用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块CC4012。

按图5－2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表5－1进行比较，验证所设计的逻辑电路是否符合要求。

三、实验设备与器件1、＋5V直流电源2、逻辑电平开关3、逻辑电平显示器4、直流数字电压表3、 CC4011×2（74LS00）共有4个与非门、 CC4012×3（74LS20）4脚与非门、 CC4030（74LS86）共有4个异或门、 CC4081（74LS08）共有4个与门、 74LS54×2(CC4085)与或非门（下图）、 CC4001 (74LS02) 共有4个或非门。

四、实验内容1、设计一个一位全加器，要求用异或门、与门、或门组成。

2、设计一位全加器，要求用与或非门实现。

从1和2中任选一个来做。

要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。