下载文档原格式
电子工程师必备手册(三)-EMI/EMC设计秘籍上网时刻:2007年10月24日PDF摘要：名目一、EMC工程师必须具备的八大技能二、EMC常用元件三、EMI/EMC设计经典85咨询四、EMC专用名词大全五、产品内部的EMC设计技巧六、电磁干扰的屏蔽方法七、电磁兼容(EMC)设计如何融进产品研发流程一、EMC工程师必须具备的八大技能EMC工程师需要具备那些技能？从企业产品需要进行设计、整改认证的过程瞧，EMC工程师必须具备以下八大技能：1、EMC的全然测试工程以及测试过程把握；2、产品对应EMC的标准把握；3、产品的EMC整改定位思路把握；4、产品的各种认证流程把握；5、产品的硬件硬件知识，对电路〔主控、接口〕了解；6、EMC设计整改元器件〔电容、磁珠、滤波器、电感、瞬态抑制器件等〕使用把握；7、产品结构屏蔽设计技能把握；8、对EMC设计如何介进产品各个研发时期流程把握。
二、EMC常用元件介绍共模电感由于EMC所面临解决咨询题大多是共模干扰，因此共模电感也是我们常用的有力元件之一！那个地点就给大伙儿简单介绍一下共模电感的原理以及使用情况。
共模电感是一个以铁氧体为磁芯的共模干扰抑制器件，它由两个尺寸相同，匝数相同的线圈对称地绕制在同一个铁氧体环形磁芯上，形成一个四端器件，要关于共模信号呈现出大电感具有抑制作用，而关于差模信号呈现出特殊小的漏电感几乎不起作用。
原理是流过共模电流时磁环中的磁通相互叠加，从而具有相当大的电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时，磁环中的磁通相互抵消，几乎没有电感量，因此差模电流能够无衰减地通过。
因此共模电感在平衡线路中能有效地抑制共模干扰信号，而对线路正常传输的差模信号无碍事。
共模电感在制作时应满足以下要求：1〕绕制在线圈磁芯上的导线要相互尽缘，以保证在瞬时过电压作用下线圈的匝间不发生击穿短路。
2〕当线圈流过瞬时大电流时，磁芯不要出现饱和。
3〕线圈中的磁芯应与线圈尽缘，以防止在瞬时过电压作用下两者之间发生击穿。
PCB 板EMC EMI 的设计技巧随着IC 器件集成中心议题:EMI的产生及抑制原理详析数字电路PCB的EMI控制技术详析EMI的其它控制手段详析EMI分析与测试详析解决方案：叠层设计、合理布局、布线电源系统设计、接地、串接阻尼电阻、屏蔽、扩频引言随着IC 器件集成度的提高、设备的逐步小型化和器件的速度愈来愈高，电子产品中的EMI问题也更加严重。
从系统设备EMC /EMI设计的观点来看，在设备的PCB设计阶段处理好EMC/EMI问题，是使系统设备达到电磁兼容标准最有效、成本最低的手段。
本文介绍数字电路PCB设计中的EMI控制技术。
1 EMI的产生及抑制原理EMI的产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的。
它包括经由导线或公共地线的传导、通过空间辐射或通过近场耦合三种基本形式。
EMI的危害表现为降低传输信号质量，对电路或设备造成干扰甚至破坏，使设备不能满足电磁兼容标准所规定的技术指标要求。
为抑制EMI，数字电路的EMI设计应按下列原则进行：* 根据相关EMC/EMI技术规范，将指标分解到单板电路，分级控制。
* 从EMI的三要素即干扰源、能量耦合途径和敏感系统这三个方面来控制，使电路有平坦的频响，保证电路正常、稳定工作。
* 从设备前端设计入手，关注EMC/EMI设计，降低设计成本。
2 数字电路PCB的EMI控制技术在处理各种形式的EMI时，必须具体问题具体分析。
在数字电路的PCB设计中，可以从下列几个方面进行EMI控制。
2.1 器件选型在进行EMI设计时，首先要考虑选用器件的速率。
任何电路，如果把上升时间为5ns的器件换成上升时间为2.5ns的器件，EMI会提高约4倍。
EMI的辐射强度与频率的平方成正比，最高EMI频率（fknee）也称为EMI发射带宽，它是信号上升时间而不是信号频率的函数：fknee =0.35/Tr （其中Tr为器件的信号上升时间）这种辐射型EMI的频率范围为30MHz到几个GHz，在这个频段上，波长很短，电路板上即使非常短的布线也可能成为发射天线。
EMC-EMI之综合解决方案引言概述：电磁兼容性（EMC）和电磁干扰（EMI）是当今电子设备开发中不可忽视的问题。
随着电子设备的不断发展和普及，电磁辐射和干扰问题也日益突出。
为了确保设备的正常运行和互相兼容，综合解决方案变得至关重要。
本文将介绍EMC-EMI 综合解决方案的五个部分，以及每个部分的详细内容。
一、电磁辐射控制1.1 电磁屏蔽材料的选择：选择合适的电磁屏蔽材料对于控制电磁辐射至关重要。
常见的电磁屏蔽材料包括金属板、导电涂层和电磁屏蔽膜等。
根据设备的具体需求和频率范围，选择适合的材料可以有效降低电磁辐射。
1.2 接地系统设计：良好的接地系统设计是控制电磁辐射的关键。
通过合理布置接地导线和接地板，可以有效地降低电磁辐射的水平。
在设计接地系统时，应考虑接地电阻、接地路径的长度和接地导线的截面积等因素。
1.3 电磁辐射测试：进行电磁辐射测试是评估设备电磁辐射水平的重要手段。
通过在实验室环境中进行电磁辐射测试，可以了解设备在不同频率下的辐射水平，并根据测试结果进行相应的改进和优化。
二、电磁干扰抑制2.1 滤波器的应用：滤波器是抑制电磁干扰的常用工具。
根据不同的频率范围和干扰源的特点，选择合适的滤波器可以有效地抑制电磁干扰。
常见的滤波器包括低通滤波器、带通滤波器和带阻滤波器等。
2.2 电磁屏蔽技术：采用电磁屏蔽技术可以有效地抑制电磁干扰的传播。
通过在电路板上布置屏蔽罩、屏蔽盒或屏蔽层，可以阻止电磁波的传播和干扰其他设备。
2.3 地线的设计：合理的地线设计对于抑制电磁干扰非常重要。
通过采用星形接地或者分布式接地的方式，可以减少地线的电阻和电感，从而降低电磁干扰的水平。
三、电磁兼容性测试3.1 电磁兼容性测试标准：根据不同的应用领域和国家的要求，制定适用的电磁兼容性测试标准非常重要。
常见的标准包括CISPR、IEC和FCC等，根据标准进行测试可以评估设备的电磁兼容性。
3.2 辐射和传导测试：电磁兼容性测试包括辐射测试和传导测试。
避免pcb 设计中出现emc 和emi 的9 个技巧-回复如何避免PCB 设计中出现EMC 和EMI 的问题。
引言：在电子产品的设计和制造过程中，电磁兼容性(EMC)和电磁干扰(EMI)是需要特别注意和解决的问题。
如果不正确处理EMC 和EMI，可能会导致电磁故障、性能问题、功能故障，甚至影响产品的市场竞争力。
因此，本文将介绍PCB 设计中的9个技巧，帮助避免EMC 和EMI 的出现。
一、理解EMC 和EMI 的概念：在开始探讨如何避免EMC 和EMI 之前，我们首先需要了解EMC 和EMI 的概念。
EMC 是指电子器件或系统在特定环境下能够以无干扰或受控的方式正常工作的能力。
而EMI 则是指电子器件或系统在工作过程中，产生的干扰能量向外界传播，对其他电子设备造成干扰。
二、合理布局与分离：PCB 设计中的布局和分离是避免EMC 和EMI 的重要因素之一。
在布局方面，应该合理规划电路板上各个模块、信号和功率链的位置，避免相互干扰。
在分离方面，设计者需要将模拟电路和数字电路、高频电路和低频电路、信号和功率线分离开来，避免它们之间的相互干扰。
三、地线设计和电源滤波：地线是PCB 设计中的一个重要因素，合理的地线设计能有效降低EMC 和EMI。
应尽量减少地线回路的面积，使用合适的地线宽度和间距，并注意地线与其他信号线的交叉。
同时，在电源输入端需要加入合适的滤波电路，以过滤电源线上的噪声，减轻EMI 的产生。
四、合理选择元器件和布局：元器件的选择和布局对于避免EMC 和EMI 也至关重要。
在选择元器件时，应优先选择具有良好EMC 性能的元器件，并根据设计需求选择合适的封装和引脚布局。
在布局过程中，需要避免元器件间的相互干扰，注意布局时的间距和引脚分离，以减少EMC 和EMI 发生的可能性。
五、正确使用屏蔽和引线：在设计PCB 时，合理使用屏蔽和引线也是减少EMC 和EMI 的一种有效方法。
对于高频和干扰敏感的电路，可以考虑添加屏蔽罩或屏蔽线，限制干扰源对电路的影响。
避免pcb 设计中出现emc 和emi 的9 个技巧-回复PCB（Printed Circuit Board）设计中，EMC（Electromagnetic Compatibility）和EMI（Electromagnetic Interference）是两个重要的考虑因素。
EMC是指电子设备在同一环境下，互相之间不会对彼此的正常工作产生负面影响的能力。
而EMI则是指电子设备在工作时，产生的电磁辐射对周围的其他电子设备和系统产生的有害影响。
为了确保PCB设计不会出现EMC和EMI问题，以下是9个技巧供设计工程师参考：1. 分层设计：将电路板的信号层、地层和电源层进行合理的分层设计，可以有效地减小信号之间的干扰，并降低电磁辐射的水平。
信号和电源层之间应确保有足够的地层以提供良好的屏蔽效果。
2. 阻抗匹配：在设计信号线路时，要注意保持合适的阻抗匹配。
通过匹配信号线和驱动电路的阻抗，可以减小信号的反射和干扰，降低电磁辐射。
3. 使用电磁屏蔽材料：在设计中使用电磁屏蔽材料可以有效地抑制电磁辐射和吸收外部的电磁干扰。
常见的电磁屏蔽材料包括电磁屏蔽膜和金属屏蔽箱等。
4. 地线设计：合理的地线设计可以减小电磁辐射，降低EMI问题的发生。
在设计过程中要确保地线的连通性好，并且尽量避免共地引发的回流路径问题。
5. 电源滤波设计：在电源输入和输出端添加适当的滤波电路，可以有效地限制电磁干扰的传播和扩散，提高抗干扰能力。
滤波电路可以包括电容、电感和滤波器等元件。
6. 合理布局：合理的布局可以减小信号回流路径的长度，降低电磁辐射的水平。
将高频和低频信号线路进行分离布局，并减小信号线与电源线和地线之间的交叉干扰，可以有效地减小EMC和EMI问题。
7. 防护接地：在设计中要合理设置防护接地，确保各个部分之间的接地电位相同，并保证接地回路的连续性。
防护接地可以有效地降低EMI问题，提高系统的电磁兼容性。
8. 外部电磁屏蔽：在设计中可以考虑添加外部电磁屏蔽，如金属屏蔽罩或金属屏蔽网格等。
EMI / EMC目录一、EMC 工程师必须具备的八大技能二、EMC 常用元件三、EMI/EMC 设计经典85 问四、EMC 专用名词大全五、产品内部的EMC 设计技巧六、电磁干扰的屏蔽方法七、电磁兼容(EMC)设计如何融入产品研发流程一、EMC 工程师必须具备的八大技能EMC 工程师需要具备那些技能？从企业产品需要进行设计、整改认证的过程看，EMC 工程师必须具备以下八大技能：1、EMC 的基本测试项目以及测试过程掌握；2、产品对应EMC 的标准掌握；3、产品的EMC 整改定位思路掌握；4、产品的各种认证流程掌握；5、产品的硬件硬件知识，对电路（主控、接口）了解；6、EMC 设计整改元器件（电容、磁珠、滤波器、电感、瞬态抑制器件等）使用掌握；7、产品结构屏蔽设计技能掌握；8、对EMC 设计如何介入产品各个研发阶段流程掌握。
二、EMC 常用元件介绍共模电感由于EMC 所面临解决问题大多是共模干扰，因此共模电感也是我们常用的有力元件之一！这里就给大家简单介绍一下共模电感的原理以及使用情况。
共模电感是一个以铁氧体为磁芯的共模干扰抑制器件，它由两个尺寸相同，匝数相同的线圈对称地绕制在同一个铁氧体环形磁芯上，形成一个四端器件，要对于共模信号呈现出大电感具有抑制作用，而对于差模信号呈现出很小的漏电感几乎不起作用。
原理是流过共模电流时磁环中的磁通相互叠加，从而具有相当大的电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时，磁环中的磁通相互抵消，几乎没有电感量，所以差模电流可以无衰减地通过。
因此共模电感在平衡线路中能有效地抑制共模干扰信号，而对线路正常传输的差模信号无影响。
共模电感在制作时应满足以下要求：1）绕制在线圈磁芯上的导线要相互绝缘，以保证在瞬时过电压作用下线圈的匝间不发生击穿短路。
2）当线圈流过瞬时大电流时，磁芯不要出现饱和。
3）线圈中的磁芯应与线圈绝缘，以防止在瞬时过电压作用下两者之间发生击穿。
EMI-EMC设计经验总结（二）以下资料来自网络：三 EMI/EMC设计经典85问：33、PCB设计时，为何要铺铜？答：一般铺铜有几个方面原因：（1）EMC.对于大面积的地或电源铺铜，会起到屏蔽作用，有些特殊地，如PGND起到防护作用；（2）PCB工艺要求。
一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB板层铺铜；（3）信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。
当然还有散热，特殊器件安装要求铺铜等等原因。
34、安规问题：FCC、EMC的具体含义是什么？布都有相应的原因，标准和测试方法。
35、在做PCB板的时候，为了减小干扰，地线是否应该构成闭和形式？答：在做PCB板的时候，一般来讲都要减小回路面积，以便减少干扰，布地线的时候，也不应布成闭合形式，而是布成树枝状较好，还有就是要尽可能增大地的面积。
36、PCB设计中，如何避免串扰？答：变化的信号（例如阶跃信号）沿传输线由A到B传播，传输线C-D上会产生耦合信号，变化的信号一旦结束也就是信号恢复到稳定的直流电平时，耦合信号也就不存在了，因此串扰仅发生在信号跳变的过程当中，并且信号沿的变化（转换率）越快，产生的串扰也就越大。
空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合，其中由耦合电容产生的串扰信号在受害网络上可以分成前向串扰和反向串扰Sc，这个两个信号极性相同；由耦合电感产生的串扰信号也分成前向串扰和反向串扰SL，这两个信号极性相反。
耦合电感电容产生的前向串扰和反向串扰同时存在，并且大小几乎相等，这样，在受害网络上的前向串扰信号由于极性相反，相互抵消，反向串扰极性相同，叠加增强。
串扰分析的模式通常包括默认模式，三态模式和最坏情况模式分析。
默认模式类似我们实际对串扰测试的方式，即侵害网络驱动器由翻转信号驱动，受害网络驱动器保持初始状态（高电平或低电平），然后计算串扰值。
这种方式对于单向信号的串扰分析比较有效。
10条EMC设计建议1. 地平面的设计。
低感抗的地回路是PCB设计过程中抑制EMC问题的最有效方法。
扩大地平面区域，降低地回路的感抗，可以有效地降低辐射和串扰。
信号的地回路设计有多种方法，较差的方法是将器件随意地接到地网络。
这种高感抗的地回路设计会引起不可预期的EMC问题。
推荐的方法是用一个完整的地平面为信号回流提供最低阻抗的路径。
显然，对于两层PCB，完整地平面是不切实际的。
在这种情况下，设计者可以使用地网格的方法，如图1a所示。
在这种情况下，回路感抗大小取决于网格间距大小。
信号的回流是非常重要的。
更长的回流路径意味着更大的回流路径，由此带来天线效应和向外辐射能量。
因此，信号回流应该走最短的路径，直接连到地平面。
单点连接所有点，再把它们连到一起接到地平面是不可取的，这样不仅增加电流环路大小，而且增加了地弹的可能性。
图1b示意了推荐的器件到地平面的连接方式。
法拉第电笼是另外一个减小EMC问题的办法。
法拉第电笼是在PCB外围四周增加一圈地缝合孔，注意电笼外面不走线。
如图1c所示，法拉第电笼有效地抑制了PCB到/来自板外的辐射/干扰。
在表层推荐用一条宽度为200~400mils的地线将所有GND孔连接；在信号层，推荐用一条宽度为20~40mils 的地线将这些GND孔连接，但不建议连线成环路。
2. 器件隔离。
根据功能，将元器件分组，不同组放在PCB板上的不同位置，如模拟信号、数字信号、电源部分，低速信号和高速信号等。
各组信号应在它们各自分配区域内，信号经过不同组之间（从一个子系统到另外一个），应当在边界处增加过滤措施。
3. 叠层设计。
多于两层板的设计，应当有一个完整的地平面。
在四层板……应当注意，在高速信号层和高速信号线之间应当有GND层。
对于两层板，完整的GND平面不现实，可以采用地格点的方式。
如果没有单独的电源平面，建议在电源走线下方平行走GND线以保证供电的稳定。
电磁干扰（EMI）设计要点主要包括以下几个方面：
1.滤波：在电源输入端加装滤波器，以减少电磁干扰的发射和传导。
滤波器由电感器和电容器组成
的元件，它能允许某一部分频率的信号通过，而阻止另一部分频率的信号。
2.屏蔽：通过屏蔽技术减少电磁波的辐射和干扰，采用导电或导磁材料对干扰源进行包围，限制其
电磁场向外扩散，或利用屏蔽体反射、吸收或引导电磁波，使外来电磁能量在屏蔽体内部某一区域流动，而不影响屏蔽体以外的区域。
3.接地：良好的接地设计能够减小电子设备间的电磁干扰，同时保证设备的正常运行。
设备的安全
地是保护设备和人身安全的重要措施。
设备的工作地线分为信号地线和功率地线。
4.布局与布线：在电子设备的布局与布线设计中，应尽量减小电磁干扰的影响。
布局方面应考虑将
干扰源与敏感元件进行隔离，避免相互干扰；布线方面应尽量减少线路的长度和弯曲程度，采用双绞线或同轴电缆等传输线，并选择合适的传输介质。
5.电路设计：在电路设计中应考虑电磁兼容性，采取有效的抑制和防护措施。
例如，采用适当的去
耦措施、选用低噪声的电子元件、优化电路设计等。
6.测试与评估：在设计完成后，应对电子设备进行电磁干扰测试和评估，确保其符合相关标准和规
定的要求。
测试包括辐射骚扰、传导骚扰等测试项目，评估则包括对设备性能、可靠性和安全性的评估。
综上所述，EMI设计要点包括滤波、屏蔽、接地、布局与布线、电路设计和测试与评估等方面。
在实际应用中，应根据具体情况选择合适的设计方案，综合考虑各种因素，确保电子设备的电磁兼容性和正常运行。
【老鸟推荐】成功设计符合EMCEMI 要求的十个技巧2016-07-11 Mark TI 本文来自TI的工程师Mark Sauerwald，感谢TI公司的无私奉献！引言汽车行业及各家汽车制造商必须满足多种电磁兼容性(EMC) 要求。
比如：其中有两项要求是确保电子系统不会产生过多的电磁干扰(EMI)或噪声，以及必需能够免受其他系统所产生之噪声的影响。
本文探究了部分此类要求，并介绍了一些可用于确保设备设计符合这些要求的技巧和方法。
EMC 要求概述CISPR 25 是一项标准，其提出了几种配有建议限值的测试方法，用以对某个即将安装到汽车上的组件所产生的辐射发射进行评估。
除了CISPR 25 为制造商提供的指导之外，大多数制造商还拥有一套自己的标准作为CISPR 25 指导准则的补充。
CISPR 25 测试的主要目的是确保即将安装到汽车中的组件不会干扰车内的其他系统。
CISPR 25 要求执行测试的房间里的电磁噪声电平必须至少比实测的最低电平低 6 dB。
由于CISPR 25 具有其期待噪声电平低至18 dB (μV/m) 的场所，因此需要一个低于12 dB (μV/m) 的环境噪声电平。
作为参考，这大约相当于距离天线1 km 以外的一个典型AM 广播电台的场强。
在当今的环境中，满足该要求的唯一办法就是在一个专为把测试环境与外界电磁场加以屏蔽而设计和建造的特殊房间里进行测试。
此外，由于正常的预算都要求对测试室的大小做一定的限制，故而应避免测试环境遭受测试室内部产生的信号反射的不良影响，这一点很重要。
于是，测试室的墙壁必须镶嵌有某种不会反射电磁(EM) 波的材料（图1）。
测试室的造价十分昂贵，其通常是按小时来租用的。
为了节省成本，最好是在设计阶段即对EMC/EMI 问题进行评估，从而在测试室中实现一次成功。
图 1 另一种测试标准是ISO 11452-4 大电流注入(BCI) 系列测试，其用于验证某个组件是否受到了窄带电磁场的不利影响。
测试是通过利用一个电流探针将扰动信号直接感应到线束中来进行的。
实现成功EMC 测试的10 个技巧1.保持小的环路当存在一个磁场时，一个由导电材料形成的环路充当了天线，并且把磁场转换为围绕环路流动的电流。
电流的强度与闭合环路的面积成正比。
因此，应尽量地避免环路的存在，并使必要的封闭区域的面积尽可能地小。
比如，当有差分数据信号时，就可能存在一个环路。
在采用差分线路的发送器和接收器之间会形成一个环路。
另一种常见的环路出现在两个子系统共用某个电路的场合，也许是一台显示器和负责驱动该显示器的引擎控制电路(ECU)。
在汽车底盘中有一根公共的接地(GND)线，即显示端和系统的ECU 端至该GND 的一根连接线。
当视频信号连接至具有其自己的接地线的显示器时，会在接地平面的内部形成一个巨大的环路。
在有些场合中，此类环路是不可避免的。
然而，通过在至地的连接线中引入一个电感器或铁氧体磁珠，虽然DC 环路仍然会存在，但是从RF 辐射的角度来看，这个环路被断开了。
另外，当通过双绞线电缆传送信号时，每对差分驱动器/接收器都将形成一个环路。
一般地，由于双绞线是紧密耦合的，因此对于链路的电缆部分而言该环路的面积很小。
不过，一旦该信号到达电路板，则应保持紧密耦合以避免扩大环路面积。
2.旁路电容中必不可少的CMOS 电路非常受欢迎，部分原因即在于其拥有高速度和非常低的功率耗散。
理想的CMOS 电路仅在其改变状态以及节点电容需要充电和放电时消耗功率。
从电源的观点来看，平均流耗为10 mA 的CMOS 电路在时钟转换期间吸收的电流可能要高出许多倍，而在时钟转换周之间的流耗则非常低甚至为零。
因此，辐射限制方法重点关注的是电压和电流的峰值，而不是平均值。
在时钟转换过程中从电源至芯片电源引脚的电流浪涌是一个主要的辐射源。
通过在每个电源引脚的附近布设一个旁路电容器，在时钟脉冲边沿期间为芯片供电所需的电流将直接由该电容器提供。
随后，在时钟转换周期之间该电容器上的电荷利用一个较低、较稳定的电流来积聚。
较大的电容器适合于提供电流的激增，但对于高速要求的反应能力欠佳。
非常小的电容器能够对需求做出快速反应，但是它们的总电荷容量有限并且很快就会耗尽。
对于大多数电路来说，最佳的解决方案是将不同大小的电容器并联混用（也许是1μF 和0.01μF 电容器的并联）。
把较小的电容器布设在非常靠近器件电源引脚的地方，而较大的电容器则可安放在距离电源引脚远一点的地方。
3.良好的阻抗匹配可最大限度地降低EMI 当高速信号通过一根传输线传送并在该传输线上遇到了特征阻抗的变化时，部分信号将被反射回信号源，部分这信号将沿着原来的方向继续传送。
反射将导致辐射，一点是不会改变的。
为了实现低EMI，必需遵循合适的高速设计惯例。
有大量上佳的资源为您提供了有关传输线设计的信息。
这里给出了一些在设计传输线时建议采取的预防措施：·请记住，在接地平面和信号走线之间存在信号。
辐射可以由信号走线或接地平面的中断所引起，因此应留意信号走线下方的接地平面切口或中断。
·设法避免在信号走线的排布当中出现锐角。
精巧弯曲的拐角要比直角转弯好得多。
·通常，FPD-Link 信号将让组件对其进行分接；例如：同轴电缆供电、电源连接、AC耦合电容器，等等。
为了最大限度地减少这些组件上的反射，可尝试使用诸如0402 规格的小型组件，并把走线的宽度设定得与0402组件焊盘的宽度相同。
而且，还务必通过控制叠层中的电介质厚度来设定走线的特征阻抗。
4.屏蔽应采用优良的屏蔽方法，在这一点上没有捷径可走。
当以最大限度地减少辐射为目标进行设计时，需在会引发问题的电路部分的周围实施屏蔽。
虽然它仍有可能辐射能量，但是良好的屏蔽能够捕获辐射并在它们从系统逸出之前将其发送至地。
图 2 示出了屏蔽是如何控制EMI 的。
图2屏蔽可以采取多种形式。
也许简单到把某个系统封闭在一个导电外壳之中，或者，也可能是采用一个焊接在辐射源上方的精加工的小型定制金属外壳。
5.简短的接地线流入一颗芯片的所有电流都将再次从该芯片流出。
本文中介绍的几个技巧都谈到了这样一点，就是至芯片的连接线必需简短，比如：旁路电容器要靠近IC、应保持小的环路等。
然而，接地电流返回其来源所必须经由的路径则常常被遗忘。
在理想的情况下，电路板的一层是专门用于接地的，至GND 的路径比一个过孔长不了多少。
然而，有些电路板布局在接地平面中有切口，因而会迫使接地电流经由一条很长的路径从芯片返回电源。
当GND 电流通过该路径传输时，它就充当了一个发送或接收噪声的天线。
6.速度不要超过所需的水平业界有这样一种倾向，就是担心时序裕度并采用尽可能快的逻辑器件来提供最佳的时序裕度。
不幸的是，非常快的逻辑器件具有陡峭的脉冲边沿和甚高频成分，会产生EMI。
降低系统EMI 量的一种方法是使用速度尽可能低但仍将满足时序要求的逻辑器件。
许多FPGA 允许把驱动强度设置在较低的水平，这是一种降低边缘速率的方法。
在某些场合中，可采用逻辑线上的串联电阻器来减低系统中的信号转换速率。
7.电源线电感器在第二个技巧中我们讨论了，可以将旁路电容器用作降低电流浪涌影响的手段。
电源线上的电感器则是同一个问题的另一个方面。
通过在电源线上布设电感器或铁氧体磁珠，将强制连接至该电源的电路从电容器（而不是大老远地从电源）来满足其动态功率需求。
8.在开关电源的输入端上布设电容器在寻求解决EMI 问题时，一个反复出现的主题是在可能的情况下降低dv/dt 和/ 或di/dt。
关于这一点，DC/DC转换器也许看似完全没有危害，直到人们意识到其并非直接完成从DC 至DC 的转换，而是从DC 至AC再到DC。
因此，处在转换中间阶段的AC有可能引起EMI 问题。
汽车设计人员担心产生干扰的地方在于AM无线电波段。
绝大多数汽车都配备了一台AM 收音机，其具有一个可调谐频率范围为500 kHz 至1.5 MHz 的非常灵敏的高增益放大器。
如果某个组件发射了处在该频段之内的信号，将很有可能在AM 收音机里听到。
许多开关电源所采用的开关频率就位于此频段内，从而在汽车应用中导致问题的发生。
因此，大多数汽车开关电源都采用高于该频段的开关频率－通常是在2MHz 或者更高。
假如在开关电源的输入端或输出端上未提供充分的滤波，那么部分此类开关噪声就会进入其他也许对基频或次谐波频率很敏感的子系统。
9.密切注意谐振对于各种不同的干扰源，已规定利用电感器和电容器来缓解有可能导致EMI 的dv/dt 和di/dt问题。
然而，电感器和/ 或电容器会具有与自谐振有关的不良特性。
这个问题常常可以通过增设一个与电感器并联的电阻器来纠正，该电阻器可吸收振荡所产生的能量，从而避免其变大到足以引发问题的地步。
当存在一个通向某个带有旁路电容器的组件的串联电感器（一个分立的组件或者一个源自电源线的寄生电感）时，就会引发另一个潜在的问题。
由此形成的L-C 电路有可能在谐振频率上振荡。
同样，这个问题也可以利用一个电阻器（通常是与该电感器并联）加以解决。
10. 扩频计时可降低峰值辐射对于FPD-Link串化器或解串器(SerDes)等组件而言，常常存在一个具有扩频计时选项的数据总线和时钟。
在扩频计时中，对时钟信号进行调制。
结果是把由时钟和数据信号脉冲边沿产生的能量散布在比其必需占用的频段更宽的频率范围内。
由于EMI 规范被设置为限制某个频段内的任何频率上的峰值辐射，因此把噪声散播在较宽的频段内可帮助大幅减少噪声峰值。
DS90UB914A-Q1 是一个很好的解串器实例，它常常与DS90UB913A-Q1串化器一起使用。
这些器件用于在先进驾驶辅助系统(ADAS) 中的摄像机和处理器之间提供视频链接。
该解串器负责恢复摄像机中的图像传感器提供给串化器的时钟，并将该时钟与数据一起输出以供处理器使用。
与一个高速时钟同时执行转换操作的10或12根高速数据线是引发EMI的一个主要来源。
为了降低该EMI，DS90UB914A 具有一种使用扩频时钟和输出数据（而不是图像传感器提供的低抖动时钟）的选项。
该扩频时钟通过解串器中的寄存器来控制。
结论由于汽车越来越多地依赖电子产品来实现不限于娱乐和舒适功能的关键型汽车运转，因此对于在存在干扰的情况下执行无差错操作以及不对车内的其他系统产生干扰的需求日渐攀升。
通过遵循本文所概述的技巧和方法，以及选择合适的组件，工程师们就可以设计稳健型系统，从而使汽车系统能够不受EMI 问题的干扰而可靠地工作。
