基于FPGA控制的数字化语音存储与回放系统

基于 FPGA 的语音录放系统的设计0.摘要 (2)1.概述 (2)1.1本设计的调研工作 (2)1.2本设计在工程中的作用 (2)2.系统设计 (2)2.1系统设计思路[2] (2)2.2系统设计框图 (2)2.3各子单元的设计思路 (2)2.3.1 AD转换器[3] (2)2.3.2 ADPCM的编码和解码[4] (4)2.3.3 DAC0832数模转换器[7] (6)2.4子单元之间的接口关系 (8)3.综合报告 (8)3.1使用FPGA器件的型号 (8)3.2工程综合报告 (8)4.仿真报告 (9)5.结论及总结 (10)6．附录 (10)7.参考文献 (35)0.摘要在语音录放系统的FPGA 设计当中，可以采用ADPCM 技术，它是一种音频有损压缩编码方式，它具有文件体积小、音质好的特点。

除此之外，它还具有良好的 语音质量以及抗干扰性能，目前在ISDN 、卫星通信等领域得到了广泛的应用。

1.概述1.1本设计的调研工作首先安装quartus II 工具用于测试及仿真，然后查阅了有关语音录放系统的资料和相关的论文，并且初步构思了设计的过程。

1.2本设计在工程中的作用随着数字信号处理器 、超大规模集成电路 的高速发展 ，语音记录技术已从模拟录音阶段过渡到数字录音阶段。

在数字化录音技术中，压缩后的语音数据有些存储在硬盘中，有些存储在带有掉电保护功能的RAM 或FLASH 存储器中。

本文设计的语音存储与回放系统 ，未使用专用的语音处理芯片，不需要扩展接口电路，只利用FPGA 作为核心控制器，就能完成语音信号的数字化处理，即实现语音的存储与回放[1]。

2.系统设计2.1系统设计思路[2]数字化语音存储与回放系统的基本工作原理是将模拟语音信号通过模数转换器(A/D)转换成数字信号，再通过控制器采用ADPCM 压缩编码后存储在存储器中；回放时，由FPGA 控制器通过ADPCM 解码将数据从存储器中读出，然后通过数模转换器(D/A)转换成模拟信号，经放大后由扬声器输出。

摘要数据采集系统一般由数据输入通道、数据存储与管理、数据处理、数据输出及显示这五个部分组成。

输入通道要实现对被测对象的检测、采样和信号转换等工作。

数据存储与管理要用存储器把采集到的数据存储起来，建立相应的数据库，并进行管理和调用。

本课题设计了以FPGA 为核心逻辑控制模块的高速数据采集和回放系统，设计中采用了自顶向下的方法,先从系统的角度分析该系统要完成哪些功能。

用系统级行为描述表达一个包含输入输出的顶层模块，同时完成整个系统的模拟与性能分析。

然后将系统划分为各个功能模块，详细论述了各模块的设计方法和控制流程。

FPGA 模块设计使用VHDL语言,在QUARTUSII中实现软件设计和完成仿真。

最后在硬件上进行试验结果的验证，根据实验结果作修改后得出结果。

本文给出了一些模块图形及端口说明和设计实现的思想,整个采集系统可实现现场模拟信号采集和信号的频率计数。

关键词：FPGA 数据采集时钟逻辑运算VHDL语言AbstractGenerally,data acquisition system is made of the data input channels,data storage and management,data processing,data output and display of these five parts.Input channels of the measured object in order to achieve the detection,sampling and signal conversion and so on .Data storage memory is used and managed to store data collected,which creats the corresponding database,and management and calls.The topic is designed to FPGA logic control module as the core of the high-speed data acquisition and playback system,which is used the method of top-down approach.In the first place,the perspective of system analysis of the system which functions to complete act with system-level descripition of the expression that contains the top-level input and output modules,at the same time the whole system simulation and performance analysis. Then the system is divided into various functional modules,which are use the language of VHDL in QUARTUSII to achieve the completion of the design and simulation software.Finally,it has test results for hardware verification,in accordance with the revised results for the outcome. In this paper, it has gave a number of modules and port descripition and graphic design ideas. The entire sampling system can be realized at the scene analog signal sampling and signal frequency count.[2 16 17]Key words：FPGA data acquisition clock logic count the language of VHDL目录摘要 (I)Abstract ............................................................................................................................... I I 绪论 .. (1)1 系统的总体结构 (3)1.1 基于FPGA的数据采集和回放系统的结构 (3)1.2 系统组成框图介绍 (4)2 系统原理与方案选择 (5)2.1 AD芯片选型及其原理 (5)2.1.1 AD芯片的选型 (5)2.1.2 ADC0809的引脚功能 (5)2.1.3 ADC0809应用说明及时序图 (6)2.2 频率测量原理及方案选择 (7)2.2.1 直接测频法原理 (7)2.2.2 等精度测频原理 (8)2.2.3 测频方法的选择 (9)2.3 FPGA内部运算模块的设计原理 (9)2.4 LED数码管显示原理及方案选择 (9)2.4.1 LED数码管的工作原理 (9)2.4.2 FPGA实现LED数码管静态显示控制实现原理 (9)2.4.3 采用FPGA实现LED数码管动态显示控制实现原理 (10)2.4.4 LED数码管显示方案的选择 (10)3 系统设计及主要模块的实现 (11)3.1 系统设计的顶层实体原理 (11)3.2 AD控制转换功能模块的设计 (11)3.2.1 AD控制转换模块的端口说明 (11)3.2.2 AD控制转换控制模块的编程思想 (12)3.2.3 该模块的仿真波形及分析 (13)3.3 频率计模块 (13)3.3.1 检测模块的端口说明及编程实现 (13)3.3.2 频率控制模块端口说明及编程实现 (14)3.3.3 计数模块端口说明及编程实现 (16)3.3.4 锁存模块端口说明及编程实现 (17)3.4 分频模块 (18)3.4.1 分频模块的端口说明及编程实现 (19)3.5 LED数码管显示 (20)3.5.1 LED数码管的端口说明及编程实现 (20)3.6 LED点阵显示模块 (21)3.6.1 该模块端口说明及编程实现 (22)4 软硬件调试 (24)4.1 软件使用中遇到的问题 (24)4.2 AD转换工作中遇到的问题 (24)4.3 频率计遇到的问题 (24)4.3.1 计数模块 (24)4.3.2 频率控制模块 (25)4.3.3 频率计 (25)4.4 点阵调试遇到的问题 (25)4.5 系统调试现象 (25)结论 (26)致谢 (27)参考文献 (28)附录系统程序 (29)绪论在进入21世纪以后，伴随着半导体工艺的发展，集成电路的规模、性能和市场都有着突飞猛进的发展，越来越多的大规模集成电路被应用都计算机、通信、电子等领域。

数字化语音存储与回放系统摘要: 文章介绍了一种数字化语音存储与回放系统的设计方法，该系统以单片机89C52为中心,采用两片AT628128存储芯片(128KB)构成256KB 的外部存储器来存放采集的语音数据，前端语音信号采集部分采用ADC0809实现模数转换，后端语音信号回放部分采用ADC9764实现数模转换，通过键盘等接口电路实现人机交互，单片机工作在中断查询模式，能够快速响应按键要求，以控制系统的语音信号采集开始、存储和回放等。

同时，外围电路辅以带通滤波器和放大器等电路对信号进行滤波放大，实现了语音信号的高保真度存储与回放。

关键词: 单片机;语音存储;语音回放Design of Digital Voice Storage and Replaying SystemAbstract: The article introduced one kind of digital voice storage and replaying system design method, this system take monolithic integrated circuit 89C52 as center processor, uses two piece of AT628128 memory chip (128KB) to constitute the 256KB exterior memory to store the voice data, front-end of the system uses the ADC0809 to realize a/d conversion , rear-end of the system uses the ADC9764 to realize digital-analog conversion, using keyboard connected with electric circuit to realize man-machine interaction, the monolithic integrated circuit work atinterruption-inquiry pattern so that it can response to the pressed key in a short time, it controls system voice signal gathering start, store and replay. At the same time, the periphery electric circuit auxiliary by band-pass filter and amplifier to the filter and enlarge the signal, which realizes the digital voice signal high fidelity storage and replaying.Key words: SCM; voice storage; voice replay前言目前,许多应用系统中都需要语音存储和回放处理。

FPGA数据采集与回放系统设计论文FPGA数据采集与回放系统设计论文在个人成长的多个环节中，大家或多或少都会接触过论文吧，论文是我们对某个问题进行深入研究的文章。

怎么写论文才能避免踩雷呢？下面是小编为大家整理的FPGA数据采集与回放系统设计论文，欢迎阅读，希望大家能够喜欢。

1系统及其原理基于通用信号处理开发板，利用FPGA技术控制AD9233芯片对目标模拟信号采样，再将采样量化后的数据写入USB接口芯片CY7C68013的FIFO中，FIFO写满后采用自动触发工作方式将数据传输到PC机。

利用VC＋＋6．0软件编写上位机实现友好的人机交互界面，将传输到PC机上的数据进行储存和实时回放。

本系统主要实现以下两大功能：1）ADC模块对目标模拟信号进行采样，利用FPGA技术将采样后的数据传输到USB接口芯片CY7C68013的FIFO中存储。

2）运用USB2．0总线数据传输技术，将雷达回波信号数据传输到PC 机实时回放。

分为应用层、内核层和物理层3部分。

应用层和内核层主要由软件实现。

应用层采用VC＋＋6．0开发用户界面程序，为用户提供可视化操作界面。

内核层基于DriverWorks和DDK开发系统驱动程序，主要起应用软件与硬件之间的桥梁作用，把客户端的控制命令或数据流传到硬件中，同时把硬件传输过来的数据进行缓存。

物理层主要以FPGA为核心，对USB接口芯片CY7C68013进行控制，通过USB2．0总线实现对中频信号采集。

系统设计采用自底向上的方法，从硬件设计开始逐步到最终的应用软件的设计。

2硬件设计FPGA在触发信号下，控制ADC采样输入信号，并存入FIFO中。

当存满时，将数据写入USB接口芯片CY7C68013，同时切换另一块FIFO接收ADC转换的数据，实现乒乓存储，以提高效率。

FPGA模块的一个重要作用是控制USB接口芯片CY7C68013。

当ADC采样后，数据进入FPGA模块，FPGA控制数据流将其写入CY7C68013的FIFO中，以便于USB向PC机传输。

基于FPGA的语音录制与回放系统0 引言随着微电子技术的发展，系统集成向高速、高集成度、低功耗发展已经成为必然，同时SoPC 技术也应用而生。

SoPC 将软硬件集成于单个可编程逻辑器件平台，使得系统设计更加简洁灵活。

SoPC 综合了SoC，PLD 和FPGA 的优点，集成了硬核和软核CPU、OSP、存储器、外围I／O 及可编程逻辑，用户可以利用SoPC 平台自行设计高速、高性能的CPU 和DSP 处理器，使得电子系统设计进入一个崭新的模式。

该设计运用SoPC 技术实现嵌入式数字化语音录制与回放。

其中，介绍了在FPGA 上构建WM8731 的I2C 总线，以及数字化语音在SRAM 中的存储，并利用Matlab 7．0．4 软件对所采集的语音数据进行仿真。

SoPC 是现在电子技术、电子系统设计的汇聚点和发展方向。

充分体现了其高性能、设计灵活和易用等特点。

1 系统整体方案系统以Altera 公司的FPGA 芯片(CycloneⅡ系列)EP2C35F672C6NK 为平台，结合音频编／解码芯片WM8731 实现语音录制与回放。

该FPGA 芯片具有丰富的片内资源，大量的逻辑宏单元和多个硬件乘法器，大量的自定义I／O 接口，此外还有4 个锁相环，为系统提供实时时钟。

设计中充分利用了FPGA 的高速并行和Avalon 总线自定义硬件外设的优势，从而构建了一个高集成度、高性能的系统。

语音通过话筒输入，由音频编／解码芯片WM8731 以8 kHz 的A／D 采样率转换成16 位PCM 码缓存。

此外，为确保采集的语音数据不丢失，先将语音存储在SRAM 中，再作后续处理。

整体系统框架图1 所示。

1．1 芯片工作原理音频编／解码芯片WM8731 上电后必须将工作模式设置在系统要求的状态下，因此上电后需要用VERILOG HDL 编写程序模块对芯片的工作模式进行设置。

该语音编／解码芯片有多种工作模式，A／D 变换后，。

8.1数字化语音存储与回放系统设计8.1系统设计及需求分析8.1.1 语音存储回放系统的功能要求用FPGA 实现数字化语音的储存和回放功能。

基于开发板DE2下，用QuartusII 软件进行verilog 编程，要求如下：1．语音频率范围：人耳能够听到的声音频率范围为20Hz~20kHz ，而一般语音频率位于300Hz~3.4kHz 之间。

2．语音采样频率：根据奈奎斯特采样准则，采样频率必须大于模拟信号最高频率的两倍。

语音频率最高为3.4kHz ，因此语音采样频率可取8kHz 。

3．ADC 与DAC 位宽：均为8位。

ADC 的位宽决定了信号的采样精度，DAC 的位宽一般与ADC 的相同。

4．语音存储时间：不少于4s 。

语音存储时间的长短取决于存储器的容量，例如存储容量为32KB 的静态随机存储器（SRAM ）可以存储4.096s （8kHz ⨯8位⨯4.096s=32KB ）的语音数据。

5．能够回放存储的语音信号，且回放语音质量好8.1.2 设计分析我们采用模块化的设计思想，实现各个功能模块，然后汇总成我们的语音储存与回放系统。

顶层模块包括SRAM 的控制单元，其中包括SRAM 读取和SRAM 写入，音频控制器，对WM8731L 写入时钟，控制数据的传送时钟信号，PLL时钟分频，对输入的50MHz 的音频进行分频，得到18.4MHz 的音频芯片主频率。

其中数据通过顶层模块来实现和SRAM 、ADCDAT 、DACDAT 的对接传送，I2C 总线来控制音频芯片写入寄存器配置，设置音频设备的输出输入模式和数据的传送方式及数据的位数。

图8.1.1 模块划分结构图那么根据所分的几个模块，我们一个一个来实现，先实现SRAM的读写数据，再通过I2C总线对WM8731L音频芯片进行控制字的设置，最后完成对信号的AD/DA转换。

各个模块完成后，在通过一个总的模块例化各个模块里的module就能实现最后的功能。

数字化语音存储与回放系统摘要：本系统基于语音信号的数字化存储与恢复原理，采用A/D、D/A转换技术与语音信号的插值压缩算法实现该原理，完成了对语音信号的数字化存储与回放功能。

整个系统由前级信号处理、信号压缩及后级语音回放三部分组成，单片机及FPGA完成信号的压缩算法，模拟电路完成前级信号处理和后级语音回放。

语音存储时间可以达到8秒，系统噪声电平较低，语音回放效果良好。

关键词：插值算法；FPGA A/D；D/A目录一、方案论证与选择.................. 错误！未定义书签。

1．题目任务要求及相关指标的分析. (2)2．方案的比较与选择. (2)二、系统总体设计方案及实现方框图； (5)三、理论分析与计算 (5)四、主要功能电路的设计 (6)五、系统软件的设计 (8)1．基本内容. .................. 错误！未定义书签。

2．流程图注意要点. (8)六、测试数据与分析 (10)1．测试原理与方法. (10)2．使用仪器及型号. (10)3．测试数据结果. (10)4．数据分析. (11)七、总结分析与结论。

(11)八、参考文献 (11)、方案论证与比较1. 题目任务要求及相关指标的分析(1)基本要求①放大器1的增益为46dB,放大器2的增益为40dB,增益均可调。

②带通滤波器：通带为300Hz〜3.4kHz。

③ADC :采样频率f s= 8kHz，字长=8。

④语音存储时间＞10秒。

⑤DAC :变换频率f尸8kHz，字长=8位。

⑥回放语音质量良好。

(2)发挥部分在保证语音质量的前提下：①减少系统噪声电平，增加自动音量控制功能。

②语音存储时间增加至20秒以上。

③提高存储器的利用率(在原有存储容量不变的前提下，提高语音的存储时间)。

④其它(例如：：“［二校正等)。

2. 方案的比较与选择(1)前置放大电路的方案比较与选择：方案①：差分放大电路。

差分放大电路的具体实现有两种方法。

毕业设计（论文）开题报告数字化语音存储与回放系统
系部：
专业：
学生姓名：
指导教师：
开题时间：2010 年 3 月30 日
一、总体说明
在开题报告中要求给出你对课题的理解，类似的研究在国内外的进展情况，你对系统设计的初步设想，主要需要解决的技术难题和解决思路，同时应给出课题的时间安排。

二、开题报告内容
1．毕业设计（论文）课题的目的、意义、国内外现状及发展趋势
2．课题主要工作（设计思想、拟采用的方法及手段）
3．完成课题的实验条件、预计设计过程中可能遇到的问题以及解决的方法和措施
4．毕业设计（论文）实施计划(进度安排)
5．参考文献
三、撰写要求
1．报告字数不少于3000字
2．报告内容一律用A4纸打印
3. 上交时间为毕业设计第三周周末。

数字化语音存储与回放系统 实验指导一、 数字语音处理1、 语音信号的采样（1）采样频率人耳可听到20Hz ～20KHz 的声音，但实际上人说话的声音带宽主要集中在300Hz ～3400Hz ，如电话线的带宽一般约为3KHz 。

根据采样定理，语音信号的采样频率应为语音带宽的2倍以上，对于300Hz ～3400Hz 的语音带宽，取采样频率为fs=8KHz 。

（2）平顶采样实际系统中的语音采样脉冲有一定的持续时间，即属于平顶采样。

如下图：（Ts 为采样间隔，τ为采样保持时间）平顶采样可以看成是理想采样后，再经过一个冲激响应是矩形的网络来形成的：stx(t)δ(t)不难进行下述推导： xs(t)= x(t)δ(t)= x(t)∑∞−∞=−n nTs t )(δ xsf(t)= xs(t)*h(t)==τττd t h xs )()(−∫∞∞−∑∞−∞=−n nTs t h nTs x )()(xsf(t)的频谱为: Xsf(ω)= Xs(ω)H(ω)=∑∞−∞=−n Ts H s n X /)()(ωωω 矩形脉冲的H(ω)= A τ2/)2/sin(ωτωτXsf(ω)= TsA τ∑∞−∞=−n s n X 2/)2/sin()(ωτωτωω由此可以看出，平顶采样时，加权项2/)2/sin(ωτωτ使信号频谱发生了变化，造成语音信号高频分量有部分损失，语音回放时失真。

实际PCM 系统中，均采用采样保持电路来提高输出信号的强度，为得到最大输出信号，通常取τ=Ts 。

Xsf(ω)= A∑∞−∞=−n Ts Ts s n X 2/)2/sin()(ωωωω加权项为：fsf fs f /)/sin(ππ分析该加权项：对fs=8KHzf=0时 ～ 0dB ； f=300Hz 时 ～ -0.02dB ； f=3400Hz 时 ～ -2.75dB 为了抵消平顶采样所产生的这种孔径失真，语音回放端需采用响应为)/sin()/(fs f fs f ππ的滤波网络进行频谱补偿。