下载文档原格式
DRAM （动态随机访问存储器）对设计人员特别具有吸引力，因为它提供了广泛的性能，用于各种计算机和嵌入式系统的存储系统设计中。
本文概括阐述了DRAM 的概念，及介绍了SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM、DDR5 SDRAM、LPDDR、GDDR。
DRAMDRAM较其它内存类型的一个优势是它能够以IC（集成电路）上每个内存单元更少的电路实现。
DRAM 的内存单元基于电容器上贮存的电荷。
典型的DRAM 单元使用一个电容器及一个或三个FET（场效应晶体管）制成。
典型的SRAM （静态随机访问内存）内存单元采取六个FET 器件，降低了相同尺寸时每个IC 的内存单元数量。
与DRAM 相比，SRAM 使用起来更简便，接口更容易，数据访问时间更快。
DRAM核心结构由多个内存单元组成，这些内存单元分成由行和列组成的两维阵列（参见图1）。
访问内存单元需要两步。
先寻找某个行的地址，然后在选定行中寻找特定列的地址。
换句话说，先在DRAM IC 内部读取整个行，然后列地址选择DRAM IC I/O（输入/ 输出）针脚要读取或要写入该行的哪一列。
DRAM读取具有破坏性，也就是说，在读操作中会破坏内存单元行中的数据。
因此，必需在该行上的读或写操作结束时，把行数据写回到同一行中。
这一操作称为预充电，是行上的最后一项操作。
必须完成这一操作之后，才能访问新的行，这一操作称为关闭打开的行。
对计算机内存访问进行分析后表明，内存访问中最常用的类型是读取顺序的内存地址。
这是合理的，因为读取计算机指令一般要比数据读取或写入更加常用。
此外，大多数指令读取在内存中顺序进行，直到发生到指令分支或跳到子例程。
图1. DRAMs 内存单元分成由行和列组成的两维阵列DRAM的一个行称为内存页面，一旦打开行，您可以访问该行中多个顺序的或不同的列地址。
这提高了内存访问速度，降低了内存时延，因为在访问同一个内存页面中的内存单元时，其不必把行地址重新发送给DRAM.结果，行地址是计算机的高阶地址位，列地址是低阶地址位。
存储器类型综述及DDR接口设计的实现类别：存储器阅读：917存储器综述在过去的数年里，ic37，确切地说是存储器市场，经历了巨大的变化。
在2000年电子工业低迷时期之前，电子系统设计师很少考虑他们下一个设计中元器件的成本，而更关注它们能够达到的最高性能。
今天，竞争的加剧以及利润率的下降迫使系统设计师在降低下一代产品成本的同时，保持、甚至提高系统的性能。
作为这种转变的结果，有一个工业部门经历了实质性的增长，它就是DRAM 存储器，尤其是双倍数据速率(DDR) SDRAM存储器。
DDR存储器最初是一种高性能、低成本的存储器解决方案，主要用于个人计算机和其它成本敏感的消费品市场。
近来，由于施加在整个电子工业上的经济压力，非消费产品也开始采用DDR 存储器了（图 1）。
图 1 来源：IC InsightsDDR是一种基于SDRAM的革命性的存储器技术。
DDR SDRAM的存取速度是SDRAM的两倍，因为DDR的数据传送发生在时钟的所有两个边沿。
而SDRAM仅在时钟的上升沿传送数据。
因此，D DR能够传送数据的速度高达2133MB/s。
与传统的SDRAM相比，DDR还具有更低的功耗。
它的工作电压是直流2.5V，而SDRAM是直流3.3V。
市场分析表明，在当今所有的电子系统中，超过50%采用了DDR存储器，并且预计在接下来的几年中将增长到80%。
DDR不是，并且永远也不会是一种针对所有设计的技术。
DDR存储器非常适用于那些高读写比率的设计。
而诸如四倍数据速率存储器，适用于50%读写比率的应用。
图2确定了多种顶尖的存储器技术以及它门各自所属的读/写曲线。
图 2不同存储器类型的读/写率的比较如上所述，每个系统有各自独特的存储器要求。
在服务器应用的例子中，读写趋于较高的比率，表示需要DDR。
在网络处理器与支持大数据包的MAC的接口例子中，在处理之前，这些数据包需要进行缓冲和存储，接近1:1的读写比率，表明QDR是一个合适的存储器结构。
DDR存储控制器的设计与应用随着科技的不断进步，数字电子设备在日常生活和工作中的应用越来越广泛。
其中，DDR存储控制器作为计算机存储系统的重要组成部分，对于整个系统的性能和稳定性具有举足轻重的作用。
本文将详细阐述DDR存储控制器的概念、设计步骤、技术方案以及实验结果，并探讨其未来的发展趋势。
DDR存储控制器，全称Double Data Rate SDRAM控制器，是一种用于管理计算机存储系统的芯片或模块。
其主要作用是控制数据的传输速率和带宽，协调内存与处理器之间的数据交换，从而确保数据的高速、稳定传输。
DDR存储控制器适用于各种计算机存储设备，如DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM等。
DDR存储控制器的硬件设计主要包括以下步骤：（1）确定控制器的架构和组成元件，包括数据路径、控制逻辑、时钟发生器等。
（2）设计电路板，包括布局布线和元件放置等。
（3）编写硬件描述语言（HDL），如Verilog或VHDL，用于实现控制器的逻辑功能。
（4）仿真和验证硬件设计，确保其符合预期的功能和性能要求。
DDR存储控制器的软件设计主要包括以下步骤：（1）编写存储控制器的驱动程序，包括初始化和配置控制器、读写数据等操作。
（2）优化数据传输速率和带宽，以实现更高效的数据传输和控制。
（3）配合硬件设计，实现软硬件联合调试和测试。
在DDR存储控制器的设计中，我们采用了以下技术方案：采用同步动态随机存取存储器（SDRAM）作为主要的存储介质，其具有较高的存储密度和较低的功耗。
使用双倍数据速率（DDR）技术，使得SDRAM在每个时钟周期内可以进行两次数据传输，从而大幅提高了数据传输速率和带宽。
引入高速缓存接口（Cache Interface），以提高数据访问速度和降低CPU的负载。
使用可编程逻辑门阵列（FPGA）作为控制器的主要芯片，其具有灵活性和可定制性，能够满足各种不同的存储需求。
我们设计并实现了一款DDR存储控制器，并对其进行了严格的测试。
专题：存储器与接口设计存储器接口类型可分为：异步存储器接口和同步存储器接口2大类型异步存储器接口类型是最常见的，也是我们最熟知的，MCU一般均采用此类接口。
相应的存储器有：SRAM、Flash、NvRAM……等，另外许多以并行方式接口的模拟／数字I/O器件，如A/D、D/A、开入／开出等，也采用异步存储器接口形式实现。
同步存储接口相对比较陌生，一般用于高档的微处理器中，TI DSP中只有C55x 和C6000系列DSP包含同步存储器接口。
相应的存储器有：同步静态存储器：SBSRAM和ZBTSRAM，同步动态存储器： SDRAM，同步FIFO等。
SDRAM可能是我们最熟知的同步存储器件，它被广泛用作PC机的内存。
C2000、C3x、C54x系列DSP只提供异步存储器接口，所以它们只能与异步存储器直接接口，如果想要与同步存储器接口，则必须外加相应的存储器控制器，从电路的复杂性和成本的考虑，一般不这么做。
C55x、C6000系列DSP不仅提供了异步存储器接口，为配合其性能还提供了同步存储器接口。
C55x和C6000系列DSP的异步存储器接口主要用于扩展Flash和模拟／数字I/O，Flash主要用于存放程序，系统上电后将Flash中的程序加载到DSP片内或片外的高速RAM 中，这一过程我们称为BootLoader同步存储器接口主要用于扩展外部高速数据或程序RAM，如SBSRAM、 ZBTSRAM或SDRAM等。
现在的问题是如何设计DSP系统的外部存储器电路，即DSP如何正确地与各种类型的存储器芯片接口。
在DSP外部存储器电路设计中经常会遇到下列一些问题：DSP提供的外部存储器接口信号与存储器芯片所需要的接口信号不完全一致某些DSP支持多种数据宽度的访问，如8／16／32位数据宽度等，存储器电路中如何实现？数据、地址线在PCB布线时，为了走线方便，经常会进行等效交换，哪些存储器可以作等效交换、哪些不行？下面我们将按存储器类型分别来解答这些问题异步存储器：Flash对于flash,读操作与SRAM相同;擦除和写入操作以命令序列形式给出，厂商不同，命令序列可能稍有不同写入命令序列后，Flash自动执行相应操作，直到完成，随后自动转为读状态。
存储器类型综述及DDR接口设计的实现
存储器类型综述及DDR接口设计的实现
存储器综述
在过去的数年里，电子市场，确切地说是存储器市场，经历了巨大的变化。
在 2000 年电子工业低迷时期之前，设计师很少考虑他们下一个设计中元器件的成本，而更关注它们能够达到的最高性能。
今天，竞争的加剧以及利润率的下降迫使系统设计师在降低下一代产品成本的同时，保持、甚至提高系统的性能种转变的结果，有一个工业部门经历了实质性的增长，它就是 DRAM 存储器，尤其是双倍数据速率(DDR) S DRAM 存储DDR存储器最初是一种高性能、低成本的存储器解决方案，主要用于个人计算机和其它成本敏感的消费品市场。
于施加在整个电子工业上的经济压力，非消费产品也开始采用DDR存储器了（图 1）。
图 1 来源：IC Insights
DDR是一种基于S DRAM 的革命性的存储器技术。
DDR S DRAM 的存取速度是S DRAM 的两倍，因为DDR的数据传时钟的所有两个边沿。
而S DRAM 仅在时钟的上升沿传送数据。
因此，DDR能够传送数据的速度高达2133MB/s。
与传统AM 相比，DDR还具有更低的功耗。
它的工作电压是直流2.5V，而S DRAM 是直流 3.3V 。
市场分析表明，在当今所有的电子系统中，超过50%采用了DDR存储器，并且预计在接下来的几年中将增长到80不是，并且永远也不会是一种针对所有设计的技术。
DDR存储器非常适用于那些高读写比率的设计。
而诸如四倍数据器，适用于50%读写比率的应用。
图2确定了多种顶尖的存储器技术以及它门各自所属的读/写曲线。
图 2
不同存储器类型的读/写率的比较
如上所述，每个系统有各自独特的存储器要求。
在服务器应用的例子中，读写趋于较高的比率，表示需要DDR。
理器与支持大数据包的MAC的接口例子中，在处理之前，这些数据包需要进行缓冲和存储，接近1:1的读写比率，表一个合适的存储器结构。
图3展示了一个通用通信线卡印刷电路板的例子。
基于系统设计者的要求，这张结构图上指出了在哪里一些通用型可以被采用。
在很多系统中采用了相似的决策过程，从而选择合适的存储器结构。
图 3
下面的目录指出了针对不同的系统和功能的合适的存储器结构。
这些选择基于系统结构和各自的性能/成本综合要·查找-快速的开关/访问时间
-临界延时，以读取为导向，较小的总线宽度(32/64位)
-存储器选择：ZBT (<10Gb/s) -> QDR/DDR (>10Gb/s)
-操作：地址转换
·查找-大型、高吞吐量（核心路由器）
-需要奇偶的:宽的I/O(>64)
-带宽和精度的要求是最重要的
-存储器选择：SDR (<10Gb/s) -> DDR/FCRAM (10Gb/s) -> RL DRAM /DDR II (10Gb/s-40Gb/s)
-操作：地址转换
·队列/包的管理
-延时 #1,随机读和写-无法预测的数据模式
-存储器选择：ZBT -> QDR
-操作：队列管理和流程控制
·流量整形/管理
-以突发为导向、窄的 I/O总线 (x18/x36)
-存储器选择：ZBT -> QDR
-操作：基于管理的路由表
·统计
-随机读/写，读操作占优势的，窄的 I/O总线 (x18/x36)
-存储器选择：ZBT -> QDR
-操作：为信息包跟踪数据，流量统计
·信息包单元缓冲器
-大的间隔尺度，宽的I/O总线 (>64bit)
-带宽为首要目标
-成本敏感的
-存储器选择：SDR -> DDR/FCRAM->RL DRAM /DDR II
-操作：处理不同尺寸的IP包（128B）
DDR接口设计的实现
至此，我们讨论了不同的存储器结构以及它们适用于系统中的哪些部分。
由于DDR在增长着的多种的数字设计中的认可率，本文剩余的部分将致力于DDR存储器，以及在 FPGA 中的DDR接口的实现。
在许多系统设计中，工程师将选用 FPGA 作为存储控制器（图 4）。
选用 FPGA 的优势在于它固有的灵活性。
不和微处理器， FPGA 结构通常能够提供DDR存储控制及其所需的电气接口。
采用 FPGA 作为存储控制器时，一个常见高速接口的需求，如同DDR所要求的一样。
由于许多 FPGA 布线资源的不确定性和有限的I/O速度，因此所要求的I/相关的时钟经常是设计的挑战。
当DDR速度高于200Mbps时，诸如温度和电压等环境因素也将影响必需的I/O性能。
器双倍于标准S DRAM 数据率的数据传送能力并不总是福音。
DDR I/O的高速度和非常短的DDR数据窗口，形成了重要存储控制器可靠地工作所需的速度（ 200MHZ 通过FR-4 PCB走线）使得PCB布局成为挑战。
而且，将一个DDR接口置灵活的 FPGA 结构，使得设计者在一个固有的不确定的布线结构中满足极为临界和紧绷的时序的工作变得相对复杂。
FPGA 中实现一个高速的DDR接口时，习惯于 FPGA 的高速和灵活性的设计者经常会惊讶地发现他们有可能遇到了困困难不是来自功能性的问题，而是来自在FR4和 FPGA 布线中信号传播速度的数量级下和数据窗口打交道的自然结果温度和电压引起的不同逻辑速度使得这些时序要求更为复杂。
与通用时钟信号相比，需要对选通信号进行控制和预处DR设计的实现进一步复杂化。
设计工程师不能再指望简单地将数据和地址线连接起来得到一个可靠的高速存储器接口。
