计算机组成原理 三存储器设计

计组实验报告范文-3存储器和IO扩展实验综合实验报告(2022--2022年度第一学期)名称：计算机组成原理综合实验题目：存储器和I/O扩展实验院系：计算机系班级：学号：学生姓名：指导教师：设计周数：一周成绩：日期年月一、目的与要求实验目的：（1）熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处；学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。

（2）理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案；（3）了解静态存储器系统使用的各种控制信号之间正常的时序关系；（4）了解如何通过读、写存储器的指令实现对58C65ROM芯片的读、写操作；（5）加深理解存储器部件在计算机整机系统中的作用；（6）学习串行口的正确设置和使用。

实验要求：（1）实验之前认真预习，明确实验目的和具体内容，设计好扩展8K字存储器容量的线路图，标明数据线和控制信号的连接关系，做好实验之前的必要准备；（2）想好实验步骤，明确通过实验到底可以学习哪些知识，想想怎么样有意识的提高教学实验的真正效果；（3）在教学实验过程中，要爱护教学实验设备和用到的辅助仪表，记录实验步骤中的数据和运算结果，仔细分析遇到的现象与问题，找出解决问题的办法，有意识的提高自己的创新思维能力；（4）实验之后认真写出实验报告，总结自己再实验过程中的收获，善于总结和发现问题。

二、实验正文1．主存储器实验内容1．1实验的教学计算机的存储器部件设计（说明只读存储器的容量、随机读写器的容量，各选用了什么型号及规格的芯片、以及地址空间的分布）答:ROM存储区选用4片长度8位、容量8KB的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片实现，每2个8位的芯片合成一组用于组成16位长度的内存字，6个芯片被分成3组，其地址空间分配关系是：0-1777h用于第一组ROM，固化监控程序，2000-2777h用于RAM，保存用户程序和用户数据，其高端的一些单元作为监控程序的数据区，第二组ROM的地址范围可以由用户选择，主要用于完成扩展内存容量（存储器的字、位扩展）的教学实验1．2扩展8K字的存储空间，需要多少片58C65芯片，58C65芯片进行读写时的特殊要求答:第一，要扩展8K字的存储空间，需要使用2片（每一片有8KB容量，即芯片内由8192个单元、每个单元由8个二进制位组成）存储器芯片实现。

第3章 习题解答3-1 解释下列名词：存储元，存储单元，存储体，存储容量，存取周期。

答：基本存储元是用来存储一位二进制信息0或1。

存储单元需要n 个存储元才能组成一个存储单元。

存储体是存储单元的集合。

存储容量就是存储器可以容纳的二进制信息的数量，常以字节（Byte ）为单位。

存储周期时间 是指存储器完成一次的存取操作所需的时间，即存储器进行两次连续、独立的操作（或读写）之间所需的时间，用TM 表示。

3-3 存储器的功能是什么？答：存储器是计算机中信息的存放地，是CPU 与外界进行数据交流的窗口，是计算机中的核心组成部分。

3-6 为什么动态RAM 需要刷新？常用的刷新方式有哪几种？答： 动态RAM 存在电容，电容放电需要刷新，常用的刷新有集中式刷新，分散式刷新，异步刷新三种3-8 八体交叉主存系统，每体并行读出两个字，每字长两字节，主存周期为T ，求存储器最大频宽。

答： 频宽为单位时间读出的二进制位数 W=Q/TQ 为读出信息的总量 Q=2×2×8B=32BW=32B/T3-9 设主存容量为4MB ，如果分别采用字为32位或16位编址，则需要地址码至少多少位？如果系统允许字节编址，则需要地址码至少多少位？答： 4MB=4×220B=222B32位编址 222B /22B=220 需要地址码为20位16位编址 222B /2B=221 需要地址码为21位允许字节编址 需要地址码为22位3-11 设有一个具有14位地址和8位字长的存储器，问：（1）该存储器能存储多少字节的信息？（2）如果存储器由4K ×4位RAM 芯片组成，需要多少片？（3）需要多少位地址作芯片选择？答：(1) 14位 214B=24KB =16KB (2) 82448416=⨯=⨯K K 片 (3) 14位->12位 高2位地址作芯片选择。

3-12 有一个4K ×16位的存储器，由1K ×4位的DRAM 芯片构成（芯片内部结构是64×64），问：（1）总共需要多少DRAM 芯片？（2）设计此存储体组成框图。

实验题目存储器部件教学实验一、实验目的：1. 熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处。

学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。

2. 理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案。

3. 了解静态存储器系统使用的各种控制信号之间正常的时序关系。

4. 了解如何通过读、写存储顺的指令实现对58C65 ROM芯片的读、写操作。

加深理解存储器部件在计算机整机系统中的作用。

二、实验设备与器材：TEC-XP+教学实验系统和仿真终端软件PCEC。

三、实验说明和原理：1、内存储器原理内存储器是计算机中存放正在运行中的程序和相关数据的部件。

在教学计算机存储器部件设计中，出于简化和容易实现的目的，选用静态存储器芯片实现内存储器的存储体，包括唯读存储区和随读写存储区两部分，ROM存储区选用4片长度8位、容易8KB的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片实现，每2个8位的芯片合成一组用于组成16位长度的内存字，6个芯片被分成3组，其地址空间分配关系是：0-1777h用于第一组ROM，固化监控程序，2000-2777h用于RAM，保存用户程序和用户数据，其高端的一些单元作监控程序的数据区，第二组ROM的地址范围可以由用户选择，主要用于完成扩展内存容量的教学实验。

地址总线的低13位送到ROM芯片的地址线引脚，用于选择芯片内的一个存储字。

用于实现存储字的高位字节的3个芯片的数据线引脚、实现低位字节的3个芯片的数据线引脚分别连接在一起接到数据总线的高、低位字节，是实现存储器数据读写的信息通路。

数据总线要通过一个双向三态门电路与CPU一侧的内部总线IB 相连接，已完成存储器、接口电路和CPU之间的数据通讯。

2、扩展教学机的存储空间四、实验内容：1) 要完成存储器容量扩展的教学实验，需为扩展存储器选择一个地址，并注意读写和OE等控制信号的正确状态。

实验四存储系统设计实验一、实验目的本实训项目帮助大家理解计算机中重要部件—存储器，要求同学们掌握存储扩展的基本方法，能设计MIPS 寄存器堆、MIPS RAM 存储器。

能够利用所学习的cache 的基本原理设计直接相联、全相联，组相联映射的硬件cache。

二、实验原理、内容与步骤实验原理、实验内容参考：1、汉字字库存储芯片扩展设计实验1)设计原理该实验本质上是8个16K×32b 的ROM 存储系统。

现在需要把其中一个（1 号）16K×32b 的ROM 芯片用4个4K×32b 的芯片来替代，实际上就是存储器的字扩展问题。

a) 需要4 片4个4K×32b 芯片才可以扩展成16K×32b 的芯片。

b) 目标芯片16K个地址，地址线共14 条，备用芯片12 条地址线，高两位（分线器分开）用作片选，可以接到2-4 译码器的输入端。

c) 低12 位地址直接连4K×32b 的ROM 芯片的地址线。

4个芯片的32 位输出直接连到D1，因为同时只有一个芯片工作，因此不会冲突。

芯片内数据如何分配：a) 16K×32b 的ROM 的内部各自存储16K个地址，每个地址里存放4个字节数据。

地址范围都一样：0x0000～0x3FFF。

b) 4个4K×32b 的ROM，地址范围分别是也都一样：0x000～0xFFF，每个共有4K个地址，现在需要把16K×32b 的ROM 中的数据按照顺序每4个为一组分为三组，分别放到4个4K×32b 的ROM 中去。

HZK16_1 .txt 中的1～4096个数据放到0 号4K 的ROM 中，4097～8192 个数据放到 1 号4K 的ROM 中，8193～12288 个数据放到2 号4K 的ROM 中，12289～16384个数据放到3 号4K 的ROM 中。

c) 注意实际给的16K 数据，倒数第二个4K（8193～12288 个数据）中部分是0，最后4K（12289～16384 数据）全都是0。

计算机组成原理计算机组成原理是指计算机硬件和软件的组成以及它们之间的工作原理。

计算机硬件主要包括中央处理器(CPU)、存储器、输入输出设备和总线等。

计算机软件则由系统软件和应用软件组成。

在计算机中，中央处理器是计算机的核心，它负责执行计算机程序中的指令。

中央处理器由控制器和运算器组成。

控制器用于解码和执行指令，而运算器用于进行数据运算。

存储器用于存储数据和指令，其主要有两种类型：主存储器和辅助存储器。

主存储器一般是随机存取存储器(RAM)，用于存储当前正在执行的程序和数据。

辅助存储器一般是固态硬盘(SSD)或磁盘，用于长期存储数据和程序。

输入输出设备负责将数据和指令输入计算机，并将计算结果输出到外部设备或显示器上。

常见的输入设备有键盘、鼠标和扫描仪，而输出设备有显示器、打印机和音频设备等。

总线是计算机各个组件之间进行通信的路径。

总线分为地址总线、数据总线和控制总线。

地址总线用于指示存储器或I/O设备的地址，数据总线用于传输数据，而控制总线用于传输与控制操作有关的信息。

系统软件是计算机操作系统的核心部分，它管理计算机的资源和提供用户与计算机硬件之间的接口。

应用软件则是由用户使用的各种程序，如办公软件、图像处理软件和游戏等。

在计算机工作原理方面，计算机是按照指令的顺序执行程序的。

计算机从存储器中读取指令和数据，存储在寄存器中，并通过总线传递信息。

控制器解码指令并控制算术逻辑单元(ALU)进行数据运算。

运算结果再存储在寄存器中，最后输出到输出设备或存储器中。

总之，计算机组成原理是计算机硬件和软件的组成和工作原理的总称。

通过了解计算机的组成和工作原理，可以更好地理解计算机的工作方式，从而进行计算机系统的设计和优化。

实验3通用寄存器实验一、实验目的1.熟悉通用寄存器的数据通路。

2.掌握通用寄存器的构成和运用。

二、实验要求在掌握了AX、BX运算寄存器的读写操作后，继续完成CX、DX通用寄存器的数据写入与读出。

三、实验原理实验中所用的通用寄存器数据通路如下图所示。

由四片8位字长的74LS574组成CX（R1 R0）、DX（R3 R2）通用寄存器组。

图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通选择。

RXW为寄存器数据写入使能，OP、DI为目的寄存器选择。

DRCK信号为寄存器写脉冲，下降沿有效。

准双向I/O输入输出端口用于置数操作，经2片74LS245三态门与数据总线相连。

图2-3-3通用寄存器数据通路四、实验内容五、实验过程 & 实验结果1.寄存器组写操作(1)(2)寄存器组的字写入通过“I/O单元”把CX的地址00打入IR，然后向CX写入2211h，操作步骤如下：按【单拍】按钮通过“I/O单元”把DX的地址02打入IR，然后向DX写入4433h，操作步按【单拍】按钮(3)寄存器组的字节写入通过“I/O单元”把CX的地址00打入IR，然后向CL写入55h，操作步骤按【单拍】按钮按【单拍】按钮K21 K16 K2=000 K21 K6 K2=111在IR保持为“XX00”的条件下，可省略打地址环节，按下流程向CH写入AAh2.寄存器读操作(1)(2)寄存器组字读(3)寄存器组字节读CH。

K7=1K10~K6=00101准双向I/O口实验一、实验目的熟悉与了解准双向I/O口的构成原理。

二、实验要求掌握准双向I/O口的输入／输出特性的运用。

三、实验原理Dais-CMX16+向用户提供的是按准双向原理设计的十六位输入/输出I/O口，当该位为“1”时才能用作输入源，上电或复位（手动态按【返回】键），该十六位I/O口被置位（即为“0FFFFh”）。

通常情况下，在用作输入的时候就不能再有输出定义。

电路结构如图2-3-4所示。

计算机组成原理实验报告计算机组成原理实验报告引言：计算机组成原理是计算机科学与技术专业的重要课程之一，通过实验可以更好地理解和掌握计算机的组成原理。

本篇实验报告将介绍我们在计算机组成原理实验中所进行的实验内容和实验结果。

实验一：逻辑门电路设计在这个实验中，我们学习了逻辑门电路的设计和实现。

通过使用门电路，我们可以实现与门、或门、非门等基本逻辑运算。

我们首先学习了逻辑门电路的真值表和逻辑代数的基本运算规则，然后根据实验要求，使用逻辑门电路设计了一个简单的加法器电路，并通过仿真软件进行了验证。

实验结果表明，我们设计的加法器电路能够正确地进行二进制数的加法运算。

实验二：数字逻辑电路实现在这个实验中，我们进一步学习了数字逻辑电路的实现。

通过使用多路选择器、触发器等数字逻辑元件，我们可以实现更复杂的逻辑功能。

我们首先学习了多路选择器的原理和使用方法，然后根据实验要求，设计了一个4位二进制加法器电路，并通过数字逻辑实验板进行了搭建和测试。

实验结果表明，我们设计的4位二进制加法器能够正确地进行二进制数的加法运算。

实验三：存储器设计与实现在这个实验中，我们学习了存储器的设计和实现。

存储器是计算机中用于存储和读取数据的重要组成部分。

我们首先学习了存储器的基本原理和组成结构，然后根据实验要求，设计了一个简单的8位存储器电路，并通过实验板进行了搭建和测试。

实验结果表明，我们设计的8位存储器能够正确地存储和读取数据。

实验四：计算机硬件系统设计与实现在这个实验中，我们学习了计算机硬件系统的设计和实现。

计算机硬件系统是计算机的核心部分，包括中央处理器、存储器、输入输出设备等。

我们首先学习了计算机硬件系统的基本原理和组成结构，然后根据实验要求，设计了一个简单的计算机硬件系统，并通过实验板进行了搭建和测试。

实验结果表明，我们设计的计算机硬件系统能够正确地进行指令的执行和数据的处理。

结论：通过这些实验，我们深入学习了计算机组成原理的相关知识，并通过实践掌握了计算机组成原理的基本原理和实现方法。

实验一运算器组成实验一、实验目的1、掌握运算器的组成及工作原理；2、了解4位函数运算器74LS181的组合功能，熟悉运算器执行算术和逻辑操作的具体实现过程；3、验证带进位控制的运算器功能。

二、实验设备1、EL-JY系列计算机组成及系统结构实验系统一套2、排线若干。

三、工作原理：算术逻辑单元ALU是运算器的核心。

集成电路74LS181是4位运算器，四片74LS181以并／串形式构成16位运算器。

它可以对两个16位二进制数进行多种算术或逻辑运算，74LS181 有高电平和低电平两种工作方式，高电平方式采用原码输入输出，低电平方式采用反码输入输出，这里采用高电平方式。

三态门74LS244作为输出缓冲器由ALU-G信号控制，ALU-G 为“0”时，三态门开通，此时其输出等于其输入；ALU-G 为“1”时，三态门关闭，此时其输出呈高阻。

四片74LS273作为两个16数据暂存器，其控制信号分别为LDR1和LDR2，当LDR1和LDR2 为高电平有效时，在T4脉冲的前沿，总线上的数据被送入暂存器保存。

四、实验内容：验证74LS181运算器的逻辑运算功能和算术运算功能。

五、实验步骤1、按照实验指导说明书连接硬件系统；2、启动实验软件，打开实验课题菜单，选中实验课题打开实验课题参数对话窗口：1)、在数据总线上输入有效数据，按"Ldr1"，数据送入暂存器1；2)、在数据总线上输入有效数据，按"Ldr2"，数据送入暂存器2；3)、在S3...Ar上输入有效数据组合，按"ALU功能选择端"，运算器按规定进行运算，运算结果送入数据缓冲器；4)、按"ALU_G"，运算结果送入数据总线。

5)、执行完后，按"回放"，可对已执行的过程回看。

6)、回放结束后，按"继续"（继续按钮在点击回放后出现），进行下次数据输入。

计算机组成原理课程设计
计算机组成原理课程设计
一、课程介绍
本课程主要介绍计算机组成原理，包括计算机的结构，功能，性能，介绍CPU，存储器，总线，输入/输出系统，及这些部件之间的工作关系。

二、课程目标
1. 学生能够认识计算机的概念、主要组成部分及功能。

2. 了解计算机基本工作原理，包括CPU，存储器，总线，输入/输出系统，以及这些部件之间的工作关系。

3. 掌握主要软件技术，包括汇编语言，编译语言，操作系统等。

三、内容安排
本课程包括以下主要内容：
1. 计算机基本概念：计算机的构成，计算机系统和计算机网络。

2. CPU：架构、指令集、运算法则和程序控制。

3. 存储器：存储器的类型、特性和性能。

4. 总线：总线的结构、架构及特点。

5. 输入输出系统：计算机系统的输入输出结构、设备接口、通信协议。

6. 汇编语言程序设计：汇编语言基本语法，程序编写及调试。

7. 编译语言程序设计：编译语言程序设计，程序语言、数据结构、程序编写及调试。

8. 操作系统程序设计：操作系统概念、基本功能结构，虚拟存储器，任务调度，工作管理，系统文件管理等。

四、课程评价
课程主要采用学习报告、小组讨论、实验报告等方式进行评价。

计算机组成原理第三版教学设计一、教学目标本教学设计主要针对计算机组成原理课程的学生。

通过本课程的学习，学生能够了解计算机的基本组成部分，理解计算机的运行原理，掌握计算机各个组成部分的功能和工作原理，能够对计算机进行简单的硬件和软件维护。

二、教学内容和方法1. 教学内容本课程主要涵盖以下内容：1.计算机的基本组成部分和层次结构2.计算机内存和存储器3.计算机中央处理器4.计算机的输入输出系统5.计算机总线和I/O系统2. 教学方法本课程采用以下教学方法：1.讲授理论知识：通过教师的讲授，向学生介绍计算机组成原理的相关理论知识。

2.实验教学：通过实验室实践，让学生亲手操作计算机硬件，加深对计算机组成原理的理解。

3.互动教学：通过课堂讨论和交流，促进学生之间的互动交流，激发学生的学习兴趣和积极性。

4.自主学习：通过布置相关阅读资料和作业，让学生自主学习和独立思考。

三、教学重点和难点1. 教学重点本课程的教学重点是：1.掌握计算机的基本组成部分和层次结构；2.理解计算机内存和存储器的工作原理；3.掌握计算机中央处理器的组成和工作原理；4.理解计算机输入输出系统的功能和原理；5.了解计算机总线和I/O系统的工作方式。

2. 教学难点本课程的教学难点是：1.深入理解计算机内部各个组成部分的工作原理；2.理解计算机硬件和软件之间的相互关系；3.掌握计算机各个组成部分的调试和维护方法。

四、教学评估本课程的教学评估将采取以下方式：1.作业评估：通过布置相关作业，检测学生对本课程的掌握情况。

2.实验评估：通过实验室实践，检测学生对本课程实践操作的掌握情况。

3.期末考试：对学生的理论知识、实践技能和综合素质进行综合评估。

五、教学资源本课程所需的教学资源包括：1.教材：《计算机组成原理》第三版；2.实验指导书：《计算机组成原理实验指导书》；3.实验设备：计算机硬件实验设备；4.教学软件：计算机模拟软件。

六、教学进度安排本课程的教学进度安排如下表所示：教学内容授课时间实验时间计算机的基本组成部分和层次结构2课时2课时计算机内存和存储器4课时8课时计算机中央处理器4课时8课时教学内容授课时间实验时间计算机的输入输出系统4课时8课时计算机总线和I/O系统2课时4课时七、教学总结本教学设计通过对计算机组成原理的课程目标、内容、方法、重点和难点、评估、资源和进度进行详细的规划和安排，旨在提高教学效果，促进学生的学习兴趣和积极性，为学生的综合素质提高奠定良好的基础。

计算机组成原理课程设计第一篇：CPU设计计算机中心处理器（Central Processing Unit, CPU）是计算机的心脏，它负责执行指令，完成计算和控制计算机的所有运算和数据传输。

在计算机组成原理课程设计中，设计一块CPU是非常重要的一步。

CPU的设计与制作需要有一定的基础和经验。

首先，需要了解CPU的工作原理和基本组成，包括寄存器、ALU、控制器和数据通路等。

其次，需要掌握数字逻辑、硬件描述语言和电子工艺制作等知识和技能，以实现CPU的具体功能。

设计一块CPU可分为以下几个步骤：1.确定CPU的整体架构和指令集。

根据需求和实际应用，确定CPU的整体架构和指令集。

可以参考现有的CPU设计，并根据实际情况进行优化和改进。

2.编写CPU的硬件描述语言代码。

使用硬件描述语言（如VHDL）编写CPU的硬件描述语言代码，包括寄存器、ALU、控制器和数据通路等。

3.使用仿真工具进行验证。

使用仿真工具模拟CPU的运行过程，验证硬件描述语言代码的正确性和功能实现。

4.设计和制作PCB电路板。

将CPU的硬件描述语言代码转换为PCB电路板设计，并制作出实际的电路板。

5.测试CPU的性能和功能。

对制作出的CPU进行测试，验证其性能和功能可靠性。

CPU的设计和制作是计算机组成原理课程设计中非常关键的一步，它直接影响到完成整个计算机系统的可靠性和性能。

因此，设计和制作一块优秀的CPU需要耐心和实践经验的积累。

第二篇：存储器设计存储器是计算机系统中重要的组成部分，用于存储数据和程序。

存储器需要具有读、写、删等常见操作，设计一块性能良好和容量适中的存储器是计算机组成原理课程设计的核心内容之一。

存储器的设计和制作需要掌握数字电路设计、电子工艺制作和人机交互等知识和技能。

下面是存储器设计的主要步骤：1.确定存储器的类型和容量。

根据实际需要和使用场景，确定存储器的类型和容量，包括SRAM、DRAM、FLASH等。

2.设计存储器的电路和控制线路。

第三章 存储器及存储系统3.1 存储器概述3.1.1存储器分类半导体存储器 集成度高 体积小 价格便宜 易维护 速度快 容量大 体积大 速度慢 比半导体容量大 数据不易丢失按照 存储 介质 分类磁表面存储器激光存储器随机存储器 主要为高速缓冲存储器和主存储器 存取时间与存储元的物理位置无关 (RAM)按照 存取 方式 分类串行访问存 储器 SAS 只读存储器 (ROM)存取时间与存储元的物理位置有关 顺序存取器 磁带 直接存储器 磁盘 只能读 不能写 掩模ROM: 生产厂家写可编程ROM(PROM): 用户自己写 可擦除可编程ROM EPROM :易失性半导体读/写存储器按照 可保 存性 分类存储器非易失性 存储器包括磁性材料半导体ROM半导体EEPROM主存储器按照 作用 分类辅助存储器缓冲存储器 控制存储器3.1.23级结构存储器的分级结构Cache 高速缓冲 存储器 主 存 主机 外 存1 高速缓 冲存储器 2 主存 3 外存CPU 寄 存 器3.2主存储器3.2.1 主存储器的技术指标1 存储容量 字存储单元 字节存储单元 2 存取时间 字地址 字节地址访问 写操作/读操作从存储器接收到访问命令后到从存 储器读出/写 入所需的时间 用TA表示 取决于介质的物理特性 和访问类型 3 存取周期 完成一次完整的存取所需要的时间用TM表示 TM > TA, 控制线路的稳定需要时间 有时还需要重写3.2.2 主存储器的基本结构地 址 译 码 器地址 CPUn位2n位存储体 主存 m位 数据寄存器 m位 CPUR/W CPU 控制线路3.2.3 主存储器的基本操作地址总线k位MAR数据总线n位主存容量 2K字 字长n位MDRCPUread write MAC 控制总线主存3.3半导体存储芯片工 艺速度很快 功耗大 容量小 PMOS 功耗小 容量大 电路结构 NMOS 静态MOS除外 MOS型 CMOS 静态MOS 工作方式 动态MOS 静态存储器SRAM 双极型 静态MOS型 双极型依靠双稳态电路内部交叉反馈的机制存储信息TTL型 ECL型存储 信息 原理动态存储器DRAM 动态MOS型功耗较小,容量大,速度较快,作主存3.3.1 静态MOS存储单元与存储芯片1.六管单元 1 组成T1 T2 工作管 T2 T4 负载管 T5 T6 T7 T8 控制管 XY字线 选择存储单元 T7 WY地址译码线 X地址 译码线Vcc T3 T4 A T1 T2 T8 W B T6T5WW 位线完成读/写操作2 定义 “0” T1导通 T2截止“1” T1截止 T2导通X地址 译码线Vcc T3 T4 A T1 T7 T2 T8Y地址译码线3 工作 XY 加高电平 T5 T6 T7 T8 导通 选中该 单元T5T6 BWW写入 在W W上分别读出 根据W W上有 加高 低电平 写1/0 无电流 读1/04保持XY 加低电平 只要电源正常 保证向导通管提供电流 便能维 持一管导通 另一管截止的状态不变 称静态2.静态MOS存储器的组成1 存储体 2 地址译码器 3 驱动器 4 片选/读写控制电路存储器外部信号引线D0 A0传送存储单元内容 根数与单元数据位数相同 9地址线 选择芯片内部一个存储单元 根数由存储器容量决定7数据线CS片选线 选择存储器芯片 当CS信号无效 其他信号线不起作用 R/W(OE/WE)读写允许线 打开数据通道 决定数据的传送方向和传 送时刻例.SRAM芯片2114 1K 4位Vcc A7 A8 A9 D0 D1 D2 D3 WE1外特性18 12114 1K 410 9地址端 数据端A9 A0 入 D3 D0 入/出 片选CS = 0 选中芯片 控制端 = 1 未选中芯片 写使能WE = 0 写 = 1 读 电源 地线A6 A5 A4 A3 A0 A1 A2 CS GND2内部寻址逻辑寻址空间1K 存储矩阵分为4个位平面 每面1K 1位 每面矩阵排成64行 16列 64 16 64 16 6 行 位 行 译 X0 地 1K 1K 码址 X63 X63 Y0 Y1564 161K64 161K列译码 4位列地址两 级 译 码一级 地址译码 选择字线 位线 二级 一根字线和一组位线交叉 选 择一位单元W W W WXi读/写线路 Yi存储器内部为双向地址译码 以节省内部 引线和驱动器 如 1K容量存储器 有10根地址线 单向译码需要1024根译码输出线和驱动器双向译码 X Y方向各为32根译码输出线和 驱动器 总共需要64根译码线和64个驱动器3.3.2 动态MOS存储单元与存储芯片1.四管单元 1 组成T1 T2 记忆管 C1 C2 柵极电容 T3 T4 控制门管W T3 T1C1 C2W A B T2 T4字线 W W 位线 Z 2 定义 “0” T1导通 T2截止 C1有电荷 C2无电荷 “1” T1截止 T2导通 C1无电荷 C2有电荷 3 工作 Z 加高电平 T3 T4导通 选中该单元Z写入 在W W上分别加高 低电平 写1/0 读出 W W先预 充电至高电平 断开充电回路 再根据W W上有 无电流 读1/0 W T3 T1C1 C2T4 T2W4保持Z 加低电平 需定期向电容补充电荷 动态刷新 称动态 四管单元是非破坏性读出 读出过程即实现刷新Z2.单管单元 C 记忆单元 T 控制门管 1 组成Z 字线 W 位线 W T Z C2定义“0” C无电荷 电平V0 低 “1” C有电荷 电平V1 高3工作写入 Z加高电平 T导通 读出 W先预充电 断开充电回路 Z加高电平 T导通 根据W线电位的变化 读1/0 4 保持 Z 加低电平 单管单元是破坏性读出 读出后需重写3.存储芯片例.DRAM芯片2164 64K 1位 外特性GND CAS Do A6 16 1 A3 A4 A5 A7 9 82164 64K 1空闲/刷新 Di WE RAS A0 A2 A1 VccA7—A0 入 分时复用 提供16位地址 数据端 Di 入 Do 出 = 0 写 写使能WE 高8位地址 = 1 读 控制端 行地址选通RAS =0时A7—A0为行地址 片选 列地址选通CAS =0时A7—A0为列地址 电源 地线 低8位地址 1脚未用 或在新型号中用于片内自动刷新 地址端动态存储器的刷新1.刷新定义和原因 定期向电容补充电荷 刷新动态存储器依靠电容电荷存储信息 平时无电源 供电 时间一长电容电荷会泄放 需定期向电容 补充电荷 以保持信息不变 注意刷新与重写的区别 破坏性读出后重写 以恢复原来的信息 非破坏性读出的动态M 需补充电荷以保持原来的 信息2.最大刷新间隔 2ms 3.刷新方法各动态芯片可同时刷新 片内按行刷新 刷新一行所用的时间 刷新周期 存取周期4.刷新周期的安排方式 1 集中刷新 2ms内集中安排所有刷新周期R/W R/W50ns刷新 刷新 2ms 死区用在实时要 求不高的场 合2分散刷新用在低速系 统中各刷新周期分散安排在存取周期中 R/W 刷新 R/W 刷新100ns3异步刷新 各刷新周期分散安排在2ms内 每隔一段时间刷新一行每隔15.6微秒提一次刷新请求 刷新一行 2毫秒内刷新完所有 15.6 微秒 行例. 2ms 128行R/W R/W 刷新 R/W R/W 刷新 R/W 15.6 微秒 15.6 微秒 15.6 微秒 刷新请求 刷新请求 DMA请求 DMA请求用在大多数计算机中3.3 只读存储器1掩模式只读存储器 MROM采用MOS管的1024 8位的结构图 UDDA0 A1 A90 地 址 译 1 码 驱 动 1023 器读出放大器读出放大器cs D7D0D12可编程读存储器 PROM用户可进行一次编程 存储单元电路由熔丝 相连 当加入写脉冲 某些存储单元熔丝熔 断 信息永久写入 不可再次改写3.EPROM 可擦除PROM用户可以多次编程 编程加写脉冲后 某些存 储单元的PN结表面形成浮动栅 阻挡通路 实 现信息写入 用紫外线照射可驱散浮动栅 原 有信息全部擦除 便可再次改写4.EEPROM 可电擦除PROM 既可全片擦除也可字节擦除 可在线擦除信息 又能失电保存信息 具备RAM ROM的优点 但写 入时间较长 .NOVRAM 不挥发随机存取存储器 实时性好 可以组成固态大容量存储装置 Flash Memor 闪存 集成度和价格接近EPROM,按块进行擦除 比普 通硬盘快的多3.4 主存储器组织存储器与微型机三总线的连接 1 数据线D0 2 地址线A0 3.片选线CS 连接地址总线高位ABN+1 4 读写线OE WE(R/W) 连接读写控制线RD WR微型机n nDB0 AB0Nn连接数据总线DB0ND0 A0 CSnNN连接地址总线低位AB0ABN+1 R/ WR/ W 存储器1存储器芯片的扩充用多片存储器芯片组成微型计算机系统所要求的存储器系统 要求扩充后的存储器系统引出线符合微型计算机 机的总线结构要求 一.扩充存储器位数 例1用2K 1位存储器芯片组成 2K 8位存储器系统 例2用2K 8位存储器芯片组成2K 16位存储器系统例1用2K 1位存储器芯片组成 2K 8位存储器系统当地址片选和读写信号有效 可并行存取8位信息例2用2K 8位存储器芯片组成2K 16位存储器系统D0D8715D0 R/W CE A0107R/W CE A010D0 R/W CE A0107地址片选和读写引线并联后引出 数据线并列引出二.扩充存储器容量字扩展法例用1K 4位存储器芯片组成4K 8位存储器系统存储器与单片机的连接存储器与微型机三总线 的一般连接方法和存储器 读写时序 1.数据总线与地址总线 为两组独立总线AB0 DB0NDB0 AB0n ND0 A0 CSn NABN+1 R/ W 微型机 地址输出 数据有效采 样 数 据R/ W 存储器nR/W2.微型机复用总线结构 数据与地址分时共用一 组总线AD0nD0Di Qi G 地址 锁存器nA0nALE R/W 单片机R/W 存储器ALE锁 存地 址 数据 有效 采 样 数 据 地址 输出 存锁 址地AD0n地址 输出数据 有效 采 样数 据R/W半导体存储器逻辑设计需解决 芯片的选用 地址分配与片选逻辑 信号线的连接例1.用2114 1K 4 SRAM芯片组成容量为4K 8的存储 器 地址总线A15 A0 低 ,双向数据总线D7 D0 低 ,读/写信号线R/W 1.计算芯片数 1 先扩展位数 再扩展单元数 2片1K 4 1K 8 8片 4组1K 8 4K 82 先扩展单元数 再扩展位数4片1K 4 4K 4 4K 8 2组4K 4 2.地址分配与片选逻辑存储器寻址逻辑8片芯片内的寻址系统(二级译码) 芯片外的地址分配与片选逻辑 由哪几位地址形成芯 片选择逻辑 以便寻 找芯片为芯片分配哪几位地址 以便寻找片内的存储单元 存储空间分配4KB存储器在16位地址空间 64KB 中占据 任意连续区间芯片地址 任意值 片选 A15…A12A11A10A9……A0 0 0 0 …… 0 0 0 1 …… 1 0 1 0 …… 0 0 1 1 …… 1 1 0 0 …… 0 1 0 1 …… 1 1 1 0 …… 0 1 1 1 …… 164KB1K 1K 1K 1K 4 4 4 4 1K 1K 1K 1K 4 4 4 44KB需12位地址 寻址 A11— A0低位地址分配给芯片 高位地址形成片选逻辑 芯片 芯片地址 片选信号 片选逻辑 1K A9 A0 CS0 A11A10 A11A10 1K A9 A0 CS1 A11A10 1K A9 A0 CS2 1K A9 A0 CS3 A11A103.连接方式1 扩展位数 2 扩展单元数 4 形成片选逻辑电路D7~D4 D3~D0 4 4 4 1K 4 4 R/W 1K 4 4 4 1K 4 4 4 1K 4 43 连接控制线1K 4 A9~A0 CS0 10 CS11K 4 10 CS21K 4 10 CS31K 4 10A11A10A11A10A11A10A11A10例2.某半导体存储器 按字节编址 其中 0000H 07FFH为ROM区 选用EPROM芯片 2KB/片 0800H 13FFH为RAM区 选用RAM芯片 2KB/片和1KB/片 地址总线A1 A0 低 给出地址分配和片选逻辑1.计算容量和芯片数ROM区 2KBRAM区 3KB2.地址分配与片选逻辑 存储空间分配 先安排大容量芯片 放地址低端 再安排小容量芯片便于拟定片选逻辑64KBA15A14A13A12A11A10A9…A00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 0 …… 0 …… 1 …… 0 …… 1 0 … 0 1 … 12K 2K 1KROM 5KB 需13 位地 RAM 址寻 址低位地址分配给芯片 高位地址形成片选逻辑 芯片 芯片地址 片选信号 片选逻辑 2K A10 A0 CS0 A12A11 2K A10 A0 CS1 A12A11 1K A9 A0 CS2 A12A11 A10 A15A14A13为全03.4.2 高速缓冲存储器。