EDA实验报告3

EDA实验报告三（3-8译码器的设计）实验三：3-8译码器的设计⼀、实验⽬的1、学习Quartus II 7.2软件设计平台。

2、了解EDA的设计过程。

3、通过实例，学习和掌握Quartus II 7.2平台下的⽂本输⼊法。

4、学习和掌握3-8译码器的⼯作和设计原理。

5、初步掌握该实验的软件仿真过程。

⼆、实验仪器PC机，操作系统为Windows7/XP，本课程所⽤系统均为WindowsXP（下同），Quartus II 7.2设计平台。

三、实验步骤1、创建⼯程，在File菜单中选择New Project Wizard，弹出对话框如下图所⽰在这个窗⼝中第⼀⾏为⼯程保存路径，第⼆⾏为⼯程名，第三⾏为顶层⽂件实体名，和⼯程名⼀样。

2、新建设计⽂本⽂件，在file中选择new，出现如下对话框：选择VHDL File 点击OK。

3、⽂本输⼊，在⽂本中输⼊如下程序代码：library ieee;use ieee.std_logic_1164.all;entity variable_decoder isport(A:in STD_LOGIC;B:in STD_LOGIC;C:in STD_LOGIC;Y:out STD_LOGIC_VECTOR(7 downto 0));end variable_decoder;architecture rtl of variable_decoder isbeginprocess(A,B,C)variable COMB:std_logic_vector(2 downto 0);beginCOMB:=C&B&Acase COMB iswhen "000"=>Y<="11111110";when "001"=>Y<="11111101";when "010"=>Y<="11111011";when "011"=>Y<="11110111";when "100"=>Y<="11101111";when "101"=>Y<="11011111";when "110"=>Y<="10111111";when "111"=>Y<="01111111";when others=>Y<="XXXXXXXX";end case;end process;end rtl;然后保存到⼯程中，结果如下图所⽰：4、编译，如果有多个⽂件要把这个⽂件设为当前顶层实体，这样软件编译时就只编译这个⽂件。

eda实验总结报告本文是关于EDA实验的总结报告。

EDA全称Exploratory Data Analysis，即探索性数据分析。

本次实验旨在通过对数据的探索性分析，更好地理解数据的特征，为后续的数据建模和分析提供基础。

一、实验目的本次实验的主要目的是通过探索性数据分析，全面了解数据的情况和属性，包括数据的分布、离群值、缺失值等等，为后续的数据处理和建模提供基础。

二、实验数据实验数据为一份包含39个字段的广告数据集，该数据集每行为一条记录，包含了广告的各项属性和指标。

数据集的字段包括：序号、时间、广告类型、广告尺寸、广告位置、出价、曝光量、点击量、点击率等。

三、实验步骤1. 导入数据首先，我们需要读取并分析数据，以确定数据集的基本特征。

在本次实验中，我们使用了Python中的pandas库来读取和处理数据。

2. 数据探索基于导入的数据，我们需要进行数据探索，分析数据的各种特征和属性。

具体包括以下几点：（1）统计数据基本特征，包括字段数量、数据类型、缺失值、异常值等等；（2）分析数据的分布情况，包括分布密度、分布频率等等；（3）分析数据的标签分布情况，包括正负样本比例、标签分布情况以及样本类别的不平衡性等等；（4）探索数据之间的关联性，包括特征之间的相关性、关联度等等；（5）对数据进行可视化展示，包括直方图、散点图、箱线图等等。

通过对数据的探索，我们可以更好地了解数据的基本特征，挖掘数据中的规律和特征。

四、实验结果通过对数据的探索性分析，我们得到了以下结论：（1）数据特征经过初步分析可以看出，该数据集包含39个字段，其中有19个字段为数值型特征，16个字段为分类型特征，以及4个字段为时间型特征。

通过观察可以发现，该数据集中的异常值较少，而缺失值相对较多。

（2）数据分布经过数据分布的分析，我们发现该数据集的分布情况呈现长尾分布，即数据中存在大量较小的值和少量的较大的值。

（3）标签分布通过对数据集中的标签进行分析，我们发现整个数据集的正样本比例约为30%，而负样本比例为70%。

eda技术实验报告EDA技术实验报告引言EDA（Electronic Design Automation）技术是电子设计自动化的缩写，是现代电子设计中不可或缺的一环。

它通过计算机辅助设计，提高了电路设计的效率和质量。

本文将介绍EDA技术的背景、应用和实验结果。

背景随着电子产品的不断发展，电路设计变得越来越复杂，传统的手工设计已经无法满足需求。

EDA技术的出现填补了这一空白。

它利用计算机的强大计算能力和算法，帮助设计师完成电路设计、仿真、布局和验证等工作。

应用1. 电路设计EDA技术的核心应用是电路设计。

通过EDA工具，设计师可以绘制电路图、选择器件、进行参数设置等。

EDA工具还可以自动进行电路优化，提高电路性能。

2. 仿真验证在电路设计完成后，需要对电路进行仿真验证。

EDA技术可以提供准确的仿真结果，帮助设计师分析电路的性能和稳定性。

仿真验证可以帮助设计师发现潜在的问题，提前解决。

3. 物理布局物理布局是将电路逻辑转化为实际的物理结构。

EDA技术可以自动进行物理布局，优化电路的面积和功耗。

物理布局的好坏直接影响到电路的性能和可靠性。

4. 电路验证在电路设计完成后，需要进行电路验证，确保电路的正确性和可靠性。

EDA技术可以自动进行电路验证，提供准确的验证结果。

电路验证可以帮助设计师发现设计缺陷，提高电路的可靠性。

实验设计在本次实验中，我们选择了一款EDA工具进行实验。

首先，我们设计了一个简单的数字电路，包括与门和或门。

然后，利用EDA工具进行电路仿真和优化。

最后，对电路进行物理布局和验证。

实验结果通过实验，我们得到了以下结果：1. 仿真结果显示，设计的数字电路在不同输入条件下均能正确输出结果，验证了电路的正确性。

2. 通过优化算法，我们成功提高了电路的性能，减少了功耗和面积。

3. 物理布局结果显示，电路的布局紧凑，满足了设计要求。

4. 电路验证结果显示，电路的功能和性能均符合设计要求，验证了电路的可靠性。

实验一组合电路的设计1. 实验目的：熟悉MAX + plus II 的VHDL 文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。

2. 实验内容：设计一个2选1多路选择器，并进行仿真测试，给出仿真波形。

3. 实验程序如下：library ieee;use ieee.std_logic_1164.all; entity mux21a isport(a,b,s:in std_logic;y:out std_logic); end entity mux21a; architecture one of mux21a is beginy<=a when s='0' else b ; end architecture one ;4. 仿真波形（如图1-1所示）图1-1 2选1多路选择器仿真波形5. 试验总结：从仿真波形可以看出此2选1多路选择器是当s为低电平时，y输出为b, 当s为高电平时，y输出为a（y<=a when s='0' else b ;），完成2路选择输出。

实验二时序电路的设计1. 实验目的：熟悉MAX + plus II VHDL文本设计过程，学习简单的时序电路设计、仿真和测试。

2. 实验验内容：设计一个锁存器，并进行仿真测试，给出仿真波形。

3. 实验程序如下：library ieee;use ieee.std_logic_1164.all;entity suocun7 isport(clk: in std_logic;en: in std_logic;D: in std_logic_vector(7 downto 0);B:out std_logic_vector(7 downto 0)); end suocun7;architecture one of suocun7 issignal K: std_logic_vector(7 downto 0); beginprocess(clk,en,D)beginif clk'event and clk='1' thenif en ='0'thenK<=D;end if;end if;end process;B<=K;end one;4.仿真波形（如图2-1所示）图2-1 8位锁存器仿真波形此程序完成的是一个8位锁存器，当时钟上升沿到来（clk'event and clk='1'）、使能端为低电平（en ='0'）时，输出为时钟上升沿时的前一个数，从仿真波形看，实现了此功能。

EDA实验报告学院：班级：姓名：学号：实验三译码器、选择器实验实验内容：1：按照教材第5 章内容，编写BCD-七段显示译码器、数据选择器、数据分配器、数字比较器的Verilog HDL 程序，并实现其仿真；(一)BCD-七段显示译码器程序代码如下：modulebcd_decorder(y,a);output[6:0]y;input[3:0]a;reg[6:0]y;always@(a)begincase(a[3:0])4'b0000:y[6:0]=7 'b1111110;4'b0001:y[6:0]=7 'b0110000;4'b0010:y[6:0]=7 'b1101101;4'b0011:y[6:0]=7'b1111001;4'b0100:y[6:0]=7'b0110011;4'b0101:y[6:0]=7'b1011011;4'b0110:y[6:0]=7'b1011111;4'b0111:y[6:0]=7'b1110000;4'b1000:y[6:0]=7'b1111111;4'b1001:y[6:0]=7'b1111011;4'b1010:y[6:0]=7'b1110111;4'b1011:y[6:0]=7'b0011111;4'b1100:y[6:0]=7'b1001110;4'b1101:y[6:0]=7'b0111101;4'b1110:y[6:0]=7'b1001111;4'b1111:y[6:0]=7'b1000111;endcaseendendmodule功能仿真如下：时序仿真如下：包装如下：(二)数据选择器程序代码如下：modulemux4(y,d0,d1,d2,d3,g,a);output y;input d0,d1,d2,d3;input g;input[1:0]a;reg y;always@(d0 or d1or d2 or d3 or g or a)beginif(g==0) y=0;elsecase(a[1:0])2'b00:y=d0;2'b01:y=d1;2'b10:y=d2;2'b11:y=d3;default:y=0;endcaseendendmodule功能仿真如下：时序仿真如下：包装如下：(三)数据分配器程序代码如下：module demux4(y0,y1,y2,y3,din,a);output y0,y1,y2,y3;input din;input[1:0]a; reg y0,y1,y2,y3; always@(din,a) begin y0=0;y1=0;y2=0;y3=0;case(a[1:0])2'b00:y0=din;2'b01:y1=din;2'b10:y2=din;2'b11:y3=din;default:;endcaseendendmodule功能仿真如下：时序仿真如下：包装如下：(四)数字比较器程序代码如下：module comparator_4(y1,y2,y3,a, b);output y1,y2,y3;input[3:0]a,b;reg y1,y2,y3;always@(a,b)begin if(a>b)beginy1=1;y2=0;y3=0;endelse if(a==b)beginy1=0;y2=1;y3=0;endelse if(a<b)beginy1=0;y2=0;y3=1;endendendmodule功能仿真如下：时序仿真如下：包装如下：2：按照教材第6 章内容，编写RS 触发器、JK 触发器Verilog HDL 程序，并实现其仿真；(五)RS 触发器程序代码如下：moduleRS(q,qn,s,r);output q,qn;input s,r;reg q,qn; reg q1,qn1;always@(*)beginq1=~(s&qn1);qn1=~(r&q1);q=q1;qn=qn1;endendmodule功能仿真如下：时序仿真如下：包装如下：(六)JK 触发器程序代码如下：moduleJK(q,qn,j,k,r,s,cp);output q,qn;input j,k,r,s,cp;reg q,qn;always@(posedge cp)beginif({r,s}==2'b01)beginq<=0;qn<=1;endelse if({r,s}==2'b10)beginq<=q;qn<=qn;endelse if({r,s}==2'b11)beginif ({j,k}=='b00)beginq<=q;qn<=qn;endelse if ({j,k}=='b01)beginq<=0;qn<=1;endelse if ({j,k}=='b10)beginq<=1;qn<=0;endelse if ({j,k}=='b11)beginq<=~q;qn<=~qn;endendendendmodule功能仿真如下：时序仿真如下：包装如下：实验四时序逻辑电路实验实验内容：1：按照教材第7 章内容，编写同步4 位二进制计数器、异步计数器、减法计数器、寄存器的Verilog HDL 程序，并实现其仿真（1）同步4 位二进制计数器程序如下：modulecnt16(co,q,clk,r,s,en,d); output[3:0]q;output co;input clk,r,s,en;input[3:0]d;reg[3:0]q;reg co;always@(posedge clk) if(r) begin q=0;endelsebeginif(s)begin q=d;endelseif(en)beginq=q+1;if(q==4'b1111)begin co=1;endelsebegin co=0;endendelsebegin q=q;endendendmodule功能仿真如下：时序仿真如下：包装如下：（2）异步计数器程序如下：moduleyb_cnt16(q,clk,rst); output[3:0]q;input clk,rst;reg[3:0]q;reg[3:0]qn;always@(posedge clk) beginif(!rst)beginq[0]=0;qn[0]=1;end elsebeginq[0]=~q[0];qn[0]=~q[0]; endendalways@(posedge qn[0])beginif(!rst)beginq[1]=0;qn[1]=1;endelsebeginq[1]=~q[1];qn[1]=~q[1];endendalways@(posedgeqn[1])beginif(!rst)beginq[2]=0;qn[2]=1;endelsebeginq[2]=~q[2];qn[2]=~q[2];endendalways@(posedgeqn[2])beginif(!rst)beginq[3]=0;qn[3]=1;endelsebeginq[3]=~q[3];qn[3]=~q[3];endendendmodule功能仿真如下：时序仿真如下：包装如下：（3）减法计数器程序如下：modulejian_cnt10(q,clk,rst); output[3:0]q;input clk,rst;reg[3:0]q;always@(posedge clk) beginif(rst)begin q<=0;endelse if(q==4'b0000)beginq<=4'b1001;endelsebegin q<=q-1;endendendmodule功能仿真如下：时序仿真如下：包装如下：（4）寄存器程序如下：modulereg8_1(q,d,oe,clk); output[7:0]q; input[7:0]d;input oe,clk; reg[7:0]q;always @(posedge clk)beginif(oe)begin q<=8'bz;endelsebegin q<=d;endendendmodule功能仿真如下：时序仿真如下：包装如下：。

eda仿真实验报告EDA仿真实验报告一、引言EDA（Electronic Design Automation）是电子设计自动化的缩写，是指利用计算机技术对电子设计进行辅助、自动化的过程。

在现代电子设计中，EDA仿真是不可或缺的一环，它可以帮助工程师验证电路设计的正确性、性能和可靠性。

本篇报告将介绍我在EDA仿真实验中的经验和收获。

二、实验背景本次实验的目标是对一个数字电路进行仿真，该电路是一个4位加法器，用于将两个4位二进制数相加。

通过仿真，我们可以验证电路设计的正确性，并观察其在不同输入情况下的输出结果。

三、实验步骤1. 电路设计：首先，我们根据给定的要求和电路原理图进行电路设计。

在设计过程中，我们需要考虑电路的逻辑关系、时序要求以及输入输出端口的定义等。

2. 仿真环境搭建：接下来，我们需要选择合适的EDA仿真工具，并搭建仿真环境。

在本次实验中，我选择了Xilinx ISE Design Suite作为仿真工具，并创建了一个仿真项目。

3. 仿真测试向量生成：为了对电路进行全面的测试，我们需要生成一组合适的仿真测试向量。

这些测试向量应该覆盖了电路的所有可能输入情况，以验证电路的正确性。

4. 仿真运行：在仿真环境搭建完成后，我们可以开始进行仿真运行了。

通过加载测试向量，并观察仿真结果，我们可以判断电路在不同输入情况下的输出是否符合预期。

5. 仿真结果分析：仿真运行结束后，我们需要对仿真结果进行分析。

通过对比仿真输出和预期结果，可以判断电路设计的正确性。

如果有不符合预期的情况，我们还可以通过仿真波形分析，找出问题所在。

四、实验结果与讨论在本次实验中，我成功完成了4位加法器的仿真。

通过对比仿真输出和预期结果，我发现电路设计的正确性得到了验证。

无论是正常情况下的加法运算，还是特殊情况下的进位和溢出，电路都能够正确地输出结果。

在实验过程中，我还发现了一些有趣的现象。

例如，在输入两个相同的4位二进制数时，电路的输出结果与输入完全一致。

eda实验报告
1. 实验目的
通过本次实验，了解EDA（Electronic Design Automation）的基本概念和应用模式，并通过实际操作掌握EDA工具的使用方法和流程。

2. 实验原理
EDA是电子设计自动化的缩写，是指通过计算机技术来实现电子系统设计的各个环节的自动化。

常用的EDA工具有电路仿真、电路布局、原理图设计、印刷电路板设计等。

3. 实验步骤
3.1 电路仿真
首先，我们需打开EDA工具，并导入所需的仿真器和电路元件库。

其次，我们需绘制电路图并进行仿真，根据仿真结果进一步分析和改进电路设计。

3.2 电路布局
在电路设计完成后，我们需进行电路布局，以便更精确地计算
电路性能和参数。

在布局过程中，我们需根据电路设计需求进行
元件排布，并考虑布局紧凑性和功耗等因素。

3.3 原理图设计
电路图设计是EDA工具中非常重要的一个环节，它可以帮助
我们全面了解电路设计的各个细节，确定电路元件的类型和参数，以及进一步优化电路性能。

3.4 印刷电路板设计
在进行电路仿真、布局、原理图设计后，我们需将电路设计转
化为印刷电路板（PCB）的形式。

在进行印刷电路板设计前，我
们需考虑各个细节，在选择印刷方式、器件布局、线路距离、阻
抗匹配等方面进行优化和调整。

4. 实验结论
通过本次实验，我深刻认识到EDA工具在电子设计中的应用
和重要性，并掌握了EDA工具的基本操作方法和流程。

此外，我
了解了EDA工具在电子设计和生产中的优势和局限性，对于今后
电子设计工作的开展和优化有很大的指导意义。

实验报告姓名：吴克亮学号：1053305016班级：电气一班一、实验名称：组合逻辑电路设计二、实验目的：1、掌握用VHDL 语言和EPLD 进行组合逻辑电路的设计方法。

2、加深对EPLD 设计全过程的理解。

三、实验要求学习常用组合逻辑的可综合代码的编写,学习VHDL语言的编程思想与调试方法，学习通过定制LPM元件实现逻辑设计，通过波形仿真设计的正确与否。

四、实验设备：MAX+plus 2五、实验步骤：1、采用文本编辑器输入VHDL 语言源程序，建立工程。

2、编译。

3、仿真。

4、对芯片进行编程。

5、根据管脚分配情况连线。

实验程序：LIDRART IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY PAN4_5 ISPORT(D:IN STD_LOGIC_VECTOR(3 DOWNTO 0); y:OUT STD_LOGIC);END PAN4_5;ARCHITECTURE DEHA OF PAN4_5 ISSIGNAL DATAIN:INTEGER;BEGINDA TA<=CONV_INTEGER(D);PROCESSBEGINIF(DATAIN>=5)THENY<='1';ELSEY<='0';END PROCESS;END DEHA;编译结果编译通过后进行波形仿真实验心得体会做完EDA实验，我感到受益匪浅。

这不仅使我了解了EDA 的实验系统，学习了MAX+PLUSⅡ软件的使用，掌握了基本的电路设计流程、方法以及技巧，更增强了我对EDA设计的兴趣。

在实验的过程中，老师又结合实际详细的教了我们VHDL 语言的基本指令及编程方法，教我们熟悉了在PC机上运用MAX+PLUSⅡ软件和EPLD进行电路设计的设计和仿真过程。

EDA设计实验报告姓名：张永坦学号：0804220156院系：电光学院专业:通信工程指导老师:宗志圆实验一单级放大电路实验内容1.实验内容设计一个分压偏置的单管电压放大电路,要求信号源频率2kHz，峰值10mV ，负载电阻3.9kΩ，电压增益大于50。

2.调节电路静态工作点，观察电路出现饱和失真和截止失真的输出信号波形，并测试对应的静态工作点值。

3.在正常放大状态下测试：①电路静态工作点值;②三极管的输入、输出特性曲线和 、r be 、r ce值；③电路的输入电阻、输出电阻和电压增益；④电路的频率响应曲线和f L、f H值。

实验过程实验原理图V110mVpk 2kHz 0°C118uFR220kΩR32kΩR42kΩR53.9kΩQ12N2219C240uFC318uF45VCC10VVCCR120kΩKey=A61%2XSC1ABExt Trig++__+_16V110mVpk 2kHz 0°C118uFR220kΩR32kΩR42kΩR53.9kΩQ12N2219C240uFC318uF45VCC10VVCCR1100kΩKey=A89%2XSC1ABExt Trig++__+_16正常工作时V110mVpk 2kHz 0°C118uFR220kΩR32kΩR42kΩR53.9kΩQ12N2219C240uFC318uF45VCC10VVCCR150kΩKey=A38%2XSC1ABExt Trig++__+_16正常工作时三极管的输入输出特性曲线、 、r be 、r ce 值测定β=ic/ib=102 输出特性曲线Q12N2219V11.5 VI120.76uA130Rce=uce/ic=2。

14k Ω输入特性曲线Q12N2219V10.65 VV21.5 V130Rbe=ube/ib=1.937k Ω频响曲线和fl 、fh 值fL=270。

05HzfH=14.67MHz 输入输出电阻、电压增益C118uF R220kΩR32kΩR42kΩQ12N2219C240uFC318uF45VCCR150kΩKey=A 38%2V210mVpk 2kHz 0°3U1AC 1e-009W 6.549uA+-U27.071mV+-160WRi=7.071mV/6。

《EDA技术》实验报告
本次实验报告是关于EDA技术的研究和应用。

EDA技术全称电子设计自动化技术，能
够实现电子设计的自动化和优化。

首先，我们讨论了EDA技术的应用范围。

EDA技术主要应用于现代集成电路的设计和
制造，目的是提高电路的性能，并减少设计和制造的成本和时间。

EDA技术可用于设计各
种电路，包括数字电路、模拟电路、混合信号电路和射频电路等。

其次，我们介绍了EDA技术的主要工具。

EDA技术工具包括原理图编辑器、电路模拟器、布局编辑器和综合工具等。

这些工具可以协同工作，在电路设计的不同阶段对电路进
行分析和优化。

接着，我们描述了EDA技术的设计流程。

EDA技术的设计流程分为四个主要阶段：设计，模拟，综合和布局。

在设计阶段，设计师使用原理图编辑器和其他工具来设计电路。

在模拟阶段，设计师将电路模型装入电路模拟器中，并进行仿真以验证电路的功能和性能。

在综合阶段，设计师使用综合工具将电路转换为特定的逻辑网表文件。

在布局阶段，设计
人员使用布局编辑器来设置电路的物理布局。

最后，我们讨论了EDA技术的优缺点。

EDA技术的主要优点是提高电路设计的效率和
准确性，并减少了设计和制造的成本和时间。

然而，EDA技术也存在一些缺点，例如，设
计人员需要具备高水平的技术和知识，否则可能出现算法错误或设计缺陷。

综上所述，EDA技术在现代电子设备设计和制造中起着非常重要的作用，技术的发展
将会极大程度上促进电子设备的设计和制造的进步和发展。