下载文档原格式
SOPC实验指导书电信学院实验中心目录第一章EL-SOPC4000实验系统的资源介绍 (1)一、系统功能概述 (1)二、系统硬件资源 (2)三、特别说明 (11)第二章数字可编程设计实验 (12)实验一组合逻辑3-8译码器的设计 (12)第三章基于NIOS的软核设计实验 (23)实验一 Nios软核的设计 (23)实验二外设模块的设计 (27)实验三 SOPC应用系统的生成 (40)实验四 Nios II软核验证以及Nios II IDE软件的介绍 (46)实验五 SOPC系统的PIO验证 (52)实验六基于NIOS的交通灯实验 (55)实验七 7段数码管显示实验 (59)实验八按键及拨码开关实验 (61)实验九 16×16 LED点阵实验 (62)实验十 UART与PC机通信实验 (64)第一章EL-SOPC4000实验系统的资源介绍一、系统功能概述EL-SOPC4000实验箱是集EDA 和SOPC 开发为一体的综合性实验箱，它不仅可以独立完成各种EDA 设计，也可以完成多种SOPC开发。
主CPU适配器E-PLAY-SOPC配合EL-SOPC4000底板，可完成各种基本的EDA实验。
在实验板上有丰富的外围扩展资源，有常用的按键，拨码开关，LED灯，蜂鸣器，交通灯，16x16点阵，数码管，4x4矩阵键盘，AD/DA，CAN功能单元，RS232，RS485，可调时钟输出。
实验板上还集成了一个8寸的VGA接口的液晶屏，可完成视频图像的显示。
由于CPU 适配器E-PLAY-SOPC本身具有E_PLAY接口，只需提供电源即可独立完成功能测试，也可控制用户开发的E_PLAY接口模块。
由于EL-SOPC4000底板加入了两路E_LAB外扩接口，可以配合公司现有的多种E_LAB模块，来完成大学生毕业设计、电子设计竞赛、及创新设计，同时该系统也是从事教学及科研的广大教师和工程师们的理想开发工具，具有极高的灵活性，开放性和可开发性。
1．实验目的 (1)2．实验内容 (1)3．预备知识 (1)4．实验设备 (1)5．基础知识 (1)(1)SOPC的基本概念 (1)(2)NIOS II简介 (1)(3)Avalon总线简介 (1)(4)开发工具简介 (2)6．实验过程 (3)(1)Quartus II的应用—跑马灯工程开发流程 (3)设计输入_控制模块 (4)编译工程 (15)工程仿真 (17)设计输入_分频模块 (20)锁定引脚 (22)下载配置文件 (24)(2)创建基于NIOS II的SOPC硬件系统 (26)创建系统模块 (26)编译工程 (34)锁定引脚 (34)(3)开发基于NIOS II的软件工程 (34)创建工程 (34)编译工程 (39)工程仿真 (39)SOPC实验指导1．实验目的(1)了解SOPC设计技术(2)了解基于软核的嵌入式系统设计的原理和技术(3)学习并掌握一种系统定制的方法2．实验内容(1) 创建并完成一个基本的跑马灯工程,熟悉Altera综合开发平台Quartus II 的应用(2) 利用SOPC Builder创建基于NIOS II的SOPC硬件系统(3) 利用NIOS II IDE开发应用程序，利用软件实现控制一个LED灯闪烁3．预备知识(1)C语言基础、VHDL或Verilog语言基础(2)程序调试的基础和方法4．实验设备(1)硬件：NIOS II Evaluation Kit(基于Cyclone EP1C12)、PC机；(2)软件：操作系统(Windows98/2000/XP)、Quartus II、NIOS II IDE。
5．基础知识(1)SOPC的基本概念z SOPC即片上可编程系统，这种技术基于FPGA芯片，将处理器、存储器、I／O口等系统设计需要的模块集成到一起，完成整个系统的主要逻辑功能，具有设计灵活，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。
(2)NIOS II简介z在很多对速度的要求不是很高的低端应用，Altera将一个软核放入PLD，这 个软核就是NIOS，它只占芯片内部很少的一部分逻辑单元，成本很低。
昆明理工大学信息工程与自动化学院学生实验报告（ 201—201学年 第 学期 ）课程名称：EDA 技术 开课实验室： 年 月 日 年级、专业、班 学号 姓名 成绩 实验项目名称 SOPC 设计“hello world ”实验 指导教师教师评语教师签名：年 月 日一、实验目的通过本实验具体学习SOPC 开发流程。
二、实验设备1、 带有windows 操作系统，quartusII ，niosII 软件的PC 机台。
2、 FPGA 实验箱及电源线，下载线。
三、实验要求熟悉SOPC 从定制cpu 到nios 软核内程序编写的整个流程。
四 实验原理利用QuartusII 中的SOPCbuilder 来定制cpu ，然后配合niosII ，来实现一个完整的嵌入式系统功能，这是不同于FPGA 的开发方式。
五、实验步骤1、 按照前面实验在QuartusII 中建立工程，在TOOLs 菜单中选择SOPC Builder ，如图 3.1。
图3.1 建立工程✧新工程名命名为SOPC。
✧建完这个工程后，首先建一个原理图文件。
✧File->new->Block Diagram/Schematic File,通过此操作建好一个原理图文件，如图3.2所示。
图3.2 建立原理图文件2、定制CPU，参照上图，有一个图标，点击它打开SOPC builder，打开后，在弹出的界面system name后填写名字，这里写的是cpu，自己可以起其他名字，然后点ok，如图 3.3。
图 3.3 SOPC builder 界面1) 构建处理器模块：处理器就是用来做解释程序，运算等操作，图中左栏可以看到，Nios II Processer选项，双击后弹出处理器的属性选项框，我们自己设置参数，来定制所需的处理器，如图 3.4。
图 3.4 处理器属性框✧这里为我们提供了三种类型的CPU，Nios II/e 占用资源最少600-800LEs，功能也最简单，速度最慢。
《SOPC技术》课程实验报告姓名：学号：班级：同组者：指导教师：高金定信息科学与工程学院2013-2014学年第一学期《SOPC技术》课程实验报告学生姓名：所在班级：指导教师：高金定老师记分及评价：一、实验名称实验1：基于LPM的正弦信号发生器的设计二、任务及要求【任务】在QuartusII平台上，采用查找表的设计方法，利用LPM兆功能模块，完成64点（8位）的正弦信号发生器的设计。
正弦信号发生器结构框图如下：【要求】1.数据存储ROM和地址信号发生器均由LPM模块实现。
2.在Quartus II软件上进行时序仿真。
3.利用Signal Tap II嵌入式逻辑分析仪进行在线测试与分析。
（此步需使用实验箱，并且要确保实验箱与电脑处于在线可下载状态）【思考】1.编写DAC0832数模转换程序，利用示波器观察输出信号波形。
2.如何在此基础上设计方波、三角波等信号发生器？如何实现波形幅度等参数可调？三、实验程序（原理图）四、仿真及结果分析五、硬件验证1、选择模式：2、引脚锁定情况表：六、小结《SOPC技术》课程实验报告学生姓名：所在班级：指导教师：高金定老师记分及评价：一、实验名称实验2：基于DSP Builder正弦信号发生器的设计二、任务及要求【任务】采用DSP Builder系统建模的方法，设计正弦信号发生器，要求采用查找表的方法，完成正弦信号发生器模块的建模、仿真。
Signal Compiler【要求】：1.完成模型构建及仿真，得到如下波形图。
2.将模型转换成VHDL硬件描述语言，利用Modelsim软件进行RTL仿真。
3.再在Quartus II软件上进行编译、时序仿真与时序分析。
4.利用Signal Tap II嵌入式逻辑分析仪进行在线测试与分析。
（此步需使用实验箱，并且要确保实验箱与电脑处于在线可下载状态）三、仿真模型及参数四、仿真及结果分析五、小结《SOPC技术》课程实验报告学生姓名：所在班级：指导教师：高金定老师记分及评价：一、实验名称实验3：基于DSP Builder的FIR数字低通滤波器的设计二、任务及要求【任务】：调用DSP Builder模块，设计FIR低通数字滤波器，完成建模与仿真。
Sopc_LED实验指导一．实验目的：1.掌握NIOS II软核的定制流程。
2.掌握NIOS II的开发流程。
3.熟识NIOS II IDE 开发环境的使用。
4.掌握基本的软件的调试方法。
5.掌握通过寄存器形式对硬件进行控制，可以更透彻地看清NIOS II 开发过程。
二．实验内容：1．PIO 模块的构建。
2．软件编程，通过寄存器形式对硬件进行控制。
3．下载程序并硬件调试。
4. 扩展实验：程序功能通过SOPC建立的软核来运行程序功能：LED 显示控制。
通过PIO 直接控制8 个LED 产生流水灯效果三．实验简介：这一节，我将给大家了解第一个与硬件有关的程序，虽然内容简单，却极具代表性。
我将采用一种寄存器的操作方案，让大家感受到开发NIOS跟单片机一样的简单，看透NIOS II开发的本质，尽量避免使用NIOS II IDE提供的API，这样做有很多好处。
首先，有单片机开发经验的人应熟悉这种操作方案，其次，它是硬件试验部分的第一课，通过这个简单的实验，可以让你对单片机的操作有一个感官上的了解，可以说意义不同寻常。
这一节，我也通过LED 实验来带大家进入NIOS II 的开发世界，感受NIOS 的魅力所在，下面我们开始吧。
四．实验内容：1.硬件开发第一步，我们要在软核中加入PIO 模块。
打开我们上一次建的Quartus 工程，如下图红圈所示（如果你没保留上次的工程，需要按照上次指导书重新再做一个下面的。
）双击上图的hello_word后进入了SOPC BUILDER界面，如下图所示点击下图所示红圈处PIO(Parallel I/O)点击后，如下图所示，红圈1处是你需要的PIO口的宽度，即你需要几个IO口，这里面我设置为8，即我要控制8个LED，红圈2是选择输出方式，我选择为输出（Output）。
接下来，点击Finish，完成PIO模块的构建，然后将其改名为LED,如下图所示接下来，需要自动分配一下基地址，上一次已经讲过，如下图所示接下来，双击cpu，看下图红圈的地址为下图的。
摘要时钟，自从它发明的那天起，就成为人类的朋友，但随着时间的推移，人们对它的功能又提出了新的要求，怎样让时钟更好的为人民服务，怎样让我们的老朋友焕发青春呢？这就要求人们不断设计出新型时钟。
本人设计的产品为24小时制的多功能数字钟，具有时钟时间设置、闹钟时间设置、闹钟开、闹钟关等功能，数字显示小时、分钟、秒，闹钟就绪灯，蜂鸣器。
本论文针对上述情况，在设计中采用EDA自动化设计技术。
以计算机为基本平台，以硬件描述语言为系统逻辑描述表达方式，以EDA工具作为开发环境，以大规模可编程逻辑器件为设计载体，以专用集成电路ASIC为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。
这样的设计方法，大大的缩短了设计的周期，降低了设计成本。
设计出来的数字钟具有功能多、体积小、功耗低的特点。
在论文中主要涉及的内容有：1、介绍Verilog HDL语言。
2、介绍在QuartusII软件上对数字钟的设计。
3、介绍系统仿真结果和硬件验证与分析。
4、对整个设计系统进行总结。
关键词: 电子设计自动化 Verilog HDL 可编程逻辑器件目录摘要............................................................................. 错误！未定义书签。
第1章绪论 (3)第2章Verilog HDL语言 (5)2．1 Verilog HDL语言简介 (5)2．2 Verilog HDL主要特点 (5)2．3 Verilog HDL语言开发软件---QuartusⅡ (5)第3章数字钟Verilog HDL的设计 (7)3．1设计方案及工作原理 (7)3.1.1数字钟设计原理 (7)3.1.2 数字钟功能 (7)3．2 数字钟钟控定时器的基本组成 (8)3.2.1 D触发器的设计 (8)3.2.2数据选择器的设计 (9)3.2.3 计数器的设计 (9)3.2.4 数据分配器 (12)3.2.5译码器 (13)3.2.6分频器 (13)3.2.7闹时器 (13)3.2.8 报时器 (15)3．3 数字钟原理图 (17)第4章软件调试 (17)结论.......................................................................................................... 错误！未定义书签。
SOPC系统设计技术实验报告姓名:学号:院系: 信息科学与工程学院专业：电子科学与技术指导老师:完成日期: 2015年04月25日实验二、NIOSII实现串口收发数据及LCD显示一、实验目的（1）进一步熟悉Quartus II、SOPC Builder、NIOS II IDE的操作；（2）掌握SOPC硬件系统及NIOS II软件的开发流程。
二、实验内容（1）、实验平台：硬件：PC级、SmartSOPC+教学实验开发平台；软件：Quartus II 9.0， SOPC Builder 9.0， NIOS II IDE 9.0。
（2）、实验内容：建立包含SDRAM、JTAG_UART、Timer、LCD的NIOS II处理器系统，通过JTAG_UART从IDE的控制端窗口读取输入值N，计算1至N的累加值，并将计算结果及计算花费时间的显示在LCD中。
三、实验步骤3.1硬件设计根据实验内容，可以得出本次实验的硬件结构图如图3.1所示：图3.1 硬件设计结构图具体硬件设计步骤如下：1)、在Quartus II中建立一个工程命名为：smallCore，器件设置为EP3C55F484C8;2)、以原理图输入方式建立空白顶层模块，并保持；3)、打开SOPC Builder，命名SOPC系统名称为nios2system，开始建立NIOS II 系统。
4）、双击SOPC Builder主界面左侧中的“Nios II Processor”，出现Nios II CPU 的配置向导对话框，如图1.4所示，在这里可以有三种Nios II CPU选择，我们选择快速型的Nios II/f，不使用硬件乘法器及除法器。
然后单击Next进入下一步配置；Instruction Cache项中选择2 Kbytes，在Data Cache项中选择512 Bytes，单击Next 进行下一步配置；在“Advanced Features”和“MMU and MPU Settings”选项卡中选择默认参数，然后单击Next，到了“JTAG Debug Module”选项卡，如图1.6所示。
SoPC课程设计(报告）题目：液晶控制显示器学院：电子工程学院系部：微电子学系专业：集成电路设计与集成系统班级： 1002 学生姓名：曹松松指导教师：曾泽沧起止时间： 2013年6月17日——2013年6月28日目录1 课程设计要求 (2)基本要求 (2)2 实验使用平台 (2)3 题目：选题2 (2)4 课程设计总结 (5)5 附件 (5)1课程设计要求基本要求课程设计要求所有题目采用Quartus II 工具提供的图形输入或者VerilogHDL语言输入方式作为电路设计工具，在NiosII上采用C语言实现编程，自定向下正向设计方法，先设计硬件系统，再进行软件编程，能够生成正确的FPGA下载代码和NiosII执行的软件代码。
硬件功能仿真和时序仿真采用第三方工具（建议为：modelsim），综合与布局布线工具为：Quartus II，SOPC Builder建立软件运行环境，具体要求为：1）根据课设题目，进行总体设计方案（10分）；2）硬件电路顶层设计、模块划分、引脚定义（10分）；3）电路设计及NiosII设计，提交电路设计源代码或电路图（10分）；4）综合与布局布线，提交综合与布局布线报告（10分）；5）FPGA下载代码和引脚分布（10分）；6）软件总体设计及画出流程图（10分）；7）程序设计，提交程序代码（10分）；8）程序编译下载及仿真调试（10分）。
2实验使用平台实验平台使用Altera的DE2开发板，开发工具使用Altera的Quartus II和Nios II IDE。
3 题目：选题2在字符型液晶显示器上移动显示“XIAN UNIVERSITY POST AND TELECOMMUNICATIONS YOUR NAME 2013-6”，要求FPGA 设计硬件，内嵌NiosII，液晶显示采用软件实现。
1）根据课设题目，进行总体设计方案；（10分）此次sopc课程设计选题2，题目相对比较简单。
实验七SOPC 基础实验SOPC即System-On-a-Programmable-Chip（可编程片上系统），本章通过一系列的实验，使学习者对SOPC的应用有较为深刻的认识，并对FPGA的仿真与设计环境有深入的了解，为进一步的工作奠定基础。
7.1 SOPC概述SOPC是PLD和ASIC技术融合的结果，它是一种特殊的嵌入式系统。
首先它是片上系统（SOC），即由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。
由于FPGA无论在逻辑门密度还是在运行频率等诸多方面都取得了长足进步，基于FPGA的嵌入式系统成为SOPC的热点。
目前已经可以把处理器软核、ASIC硬核、数字信号处理器件以及网络控制等各种数字逻辑控制器以IP核的形式集成到FPGA芯片里，构成嵌入式系统。
7.2 基本硬件设计实验嵌入式开发环境EDK是用于设计嵌入式处理系统的集成软件，是利用嵌入式PowerPC™硬处理器核和/或Xilinx MicroBlaze™软处理器核进行Xilinx平台FPGA设计时所需的全部技术文档和IP。
EDK包括硬件部分和软件部分：1. 硬件部分：Xilinx Platform Studio (XPS)XPS是设计嵌入式处理器系统硬件部分的开发环境和用户图形界面。
可使用底层系统生成器BSB（Base System Builder ）创建XPS工程，BSB能够快速和有效地创建工程设计。
Xilinx推荐使用BSB向导来创建任何新的嵌入式设计工程，BSB能够满足你所有设计的需要，并且可以帮助你节省很多时间。
使用BSB创建XPS的过程如下：创建顶层工程文件(*.xmp File)选择板型选择和配置处理器选择和配置多重I/O口添加内部的外围设备设置软件观看系统摘要页2. 软件部分：Software Development Kit (SDK)SDK是综合的开发环境，是对XPS的补充，可用C/C++进行嵌入式软件应用的编写和验证。
本科学生综合性实验报告学号114090523 姓名罗朝斌学院物电学院专业、班级11光电子实验课程名称电子设计自动化（EDA实验）教师及职称罗永道副教授开课学期2013 至2014 学年下学期填报时间2014 年 6 月9 日云南师范大学教务处编印实验序号七实验名称SOPC的设计实验时间2014年6月9日实验室同析楼113一．实验预习1.实验目的:1、学习字符型液晶显示器的控制原理2、学习ram的使用3、设计字符型液晶显示控制器4、理解nios 处理器中LCD IP 核的工作原理，软硬件驱动方式，以及从flash启动LCD 软件代码的详细操作过程，并能够灵活的运用到自己的实际开发中。
5、掌握SOPC的设计方法，熟悉和练习QuartusⅡ的应用。
2．实验原理、实验流程或装置示意图：液晶屏幕分为点阵型和液晶型两种，本次实验用到的是字符型可以显示2行16个字。
液晶模块采用14 针标准接口第1 脚：VSS为地电源第2 脚：VDD接5V 正电源第3 脚：V0 为液晶显示器对比度调整端，接正电源时对比度最弱，接地电源时对比度最高，对比度过高时会产生“鬼影”，使用时可以通过一个10K 的电位器调整对比度第4 脚：RS为寄存器选择，高电平时选择数据寄存器、低电平时选择指令寄存器。
第5 脚：RW为读写信号线，高电平时进行读操作，低电平时进行写操作。
当RS 和RW 共同为低电平时可以写入指令或者显示地址，当 RS 为低电平RW 为高电平时可以读忙信号，当RS 为高电平RW 为低电平时可以写入数据。
第 6 脚：E端为使能端，当E 端由高电平跳变成低电平时，液晶模块执行命令。
第7～14 脚：D0～D7 为8 位双向数据线。
1602正面图1602背面图1602 液晶模块内部的字符发生存储器（CGROM)已经存储了160 个不同的点阵字符图形，如表1 所示，这些字符有：阿拉伯数字、英文字母的大小写、常用的符号、和日文假名等，每一个字符都有一个固定的代码，比如大写的英文字母“A”的代码是0100_0001B （41H），显示时模块把地址41H 中的点阵字符图形显示出来，我们就能看到字母“A”1602LCD采用标准的14脚（无背光）或16脚（带背光）接口，各引脚接口说明如表10-13所示:编号符号引脚说明编号符号引脚说明1 VSS 电源地9 D2 数据2 VDD 电源正极10 D3 数据3 VL 液晶显示偏压11 D4 数据4 RS 数据/命令选择12 D5 数据5 R/W 读/写选择13 D6 数据E 使能信号14 D7 数据7 D0 数据15 BLA 背光源正极8 D1 数据16 BLK 背光源负极1602液晶模块的读写操作、屏幕和光标的操作都是通过指令编程来实现的。
（说明：1为高电平、0为低电平）指令1：清显示，指令码01H,光标复位到地址00H位置。
指令2：光标复位，光标返回到地址00H。
指令3：光标和显示模式设置 I/D：光标移动方向，高电平右移，低电平左移 S:屏幕上所有文字是否左移或者右移。
高电平表示有效，低电平则无效。
指令4：显示开关控制。
D：控制整体显示的开与关，高电平表示开显示，低电平表示关显示 C：控制光标的开与关，高电平表示有光标，低电平表示无光标 B：控制光标是否闪烁，高电平闪烁，低电平不闪烁。
指令5：光标或显示移位 S/C：高电平时移动显示的文字，低电平时移动光标。
指令6：功能设置命令 DL：高电平时为4位总线，低电平时为8位总线 N：低电平时为单行显示，高电平时双行显示 F: 低电平时显示5x7的点阵字符，高电平时显示5x10的点阵字符。
指令7：字符发生器RAM地址设置。
指令8：DDRAM地址设置。
指令9：读忙信号和光标地址 BF：为忙标志位，高电平表示忙，此时模块不能接收命令或者数据，如果为低电平表示不忙。
指令10：写数据。
指令11：读数据。
与HD44780相兼容的芯片时序表如下：读状态输入RS=L，R/W=H，E=H 输出D0—D7=状态字输出无写指令输入RS=L，R/W=L，D0—D7=指令码，E=高脉冲读数据输入RS=H，R/W=H，E=H 输出D0—D7=数据输出无写数据输入RS=H，R/W=L，D0—D7=数据，E=高脉冲3．实验设备及材料电脑一台，QuartusII 实验平台，EDA实验箱、EDA开发板4．实验方法步骤及注意事项实验方法步骤1、先将工程HSDSP2812拷贝到D盘根目录下。
2、D:\HSDSP2812\example\fgpa\SOPC\helloworld 然后再进入QuartusII 环境，打开工程文件。
3、通过JTAG方式将FPGA配置文件下载到开发板中。
4、SOPC系统搭建好后，进入IDE开发环境，进行C代码开发5、将开发后的代码下载到Sopc 系统中，系统开始运行，即可在LCD 上看到显示的结果！注意事项1、工程文件名一定要为HSDSP2812，否则编译错误。
2、首先需要搭建SOPC系统，才可以进行C程序的开发和下载。
3、SOPC系统搭建好后，不能关闭开发板的电源，否则SOPC系统将消失，需从新搭建SOPC系统。
4、在C程序开发工程中，如果程序中输出语句要显示汉字，则1602不能显示。
原因是1602显示屏中没有自带汉字字库。
二．实验内容程序如下：#include"system.h"#include"alt_types.h"#include"altera_avalon_pio_regs.h"#include <stdio.h>#include <string.h>#define ESC 27#define ESC_TOP_LEFT "[1;0H"#define ESC_COL2_INDEX1 "[2;1H"int main (void){alt_u8 seg[8]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07}; volatile int j;FILE *lcd;FILE *fp;fp=fopen("/dev/uart","w");int i;lcd=fopen("/dev/lcd_0","w");fprintf(lcd,"%c%s This is hseda!",ESC,ESC_TOP_LEFT); fprintf(fp,"wellcome to hseda!\n");while(1){for(j=0;j<8;j++){fprintf(fp,"wellcome to hseda RS232!\n");fprintf(lcd,"%c%swelcome to nios!",ESC,ESC_COL2_INDEX1); IOWR_ALTERA_AVALON_PIO_DATA(LED_SD_BASE, seg[j]);i = 0;while (i<800000)i++;fprintf(lcd,"%c%!!",ESC,ESC_COL2_INDEX1); i = 0;while (i<800000)i++;}}fclose(lcd);fclose(fp);return 0;}SOPC 原理图VCCclkINPUT VCCrstINPUT VCCRXDINPUT sdram_addr[11..0]OUTPUT sdram_ba[1..0]OUTPUT sdram_cas OUTPUT sdram_cke OUTPUT sdram_csOUTPUT sdram_ras OUTPUT sdram_we OUTPUT flash_ce OUTPUT flash_oe OUTPUT flash_we OUTPUT sdram_clkOUTPUTTXDOUTPUTSEL0OUTPUT SEL1OUTPUT flash_addr[21..0]OUTPUT FLASH_RSTOUTPUTLCD_RS OUTPUTLCD_RW OUTPUT LCD_E OUTPUT SD[7..0]OUTPUT sdram_dqm[1..0]OUTPUT REAL1OUTPUT REAL2OUTPUTVCC flash_data[7..0]BIDIR VCC LCD_D[7..0]BIDIR VCC sdram_data[15..0]BIDIR clkin rst_nreset_n delay_rst_blockinst3VCC Cyclone IIinclk0 frequency: 50.000 MHzOperation Mode: Normal Clk RatioPh (dg)D C (%)c01/10.0050.00c21/10.0050.00inclk0c0c2altpll0inst1clk reset_nrxd_to_the_uartLCD_E_from_the_lcd_0 LCD_RS_from_the_lcd_0 LCD_RW_from_the_lcd_0out_port_from_the_led_sd[7..0]zs_addr_from_the_sdram[11..0] zs_ba_from_the_sdram[1..0] zs_cas_n_from_the_sdram zs_cke_from_the_sdram zs_cs_n_from_the_sdram zs_dqm_from_the_sdram[1..0] zs_ras_n_from_the_sdram zs_we_n_from_the_sdram address_to_the_cfi_flash[21..0] read_n_to_the_cfi_flash select_n_to_the_cfi_flash write_n_to_the_cfi_flashtxd_from_the_uartLCD_data_to_and_from_the_lcd_0[7..0]zs_dq_to_and_from_the_sdram[15..0]data_to_and_from_the_cfi_flash[7..0]lcd_flash_niosinst4GNDCAMMPAYHSDSP2812HEADERHUASHENG TECHNOLOGY DESIGNERZhangZhenYanNUMBER 1.00REVADATETue Oct 12 15:31:38 2010SHEET 1OF1第一步程序执行下载：第一步程序下载完成：SOPC中的ALTPLLSOPC BuilderAvalon-MM Tristate BridgeInterval TimerFlash Memory(CFI) SDRAM ControllerUART PIOC haracter LCD 最终程序下载：2．对实验现象、实验结果的分析及其结论实验运行结果如下：有实验现象可知，1602上显示，数码管上显示（00，11，22,33,44,55,66,77,88,99）。
