集成电路设计实习Integrated

集成电路设计实习Integrated Circuits Design LabsI t t d Ci it D i L b单元实验一（第一次课）基本门电路设计－－电路仿真2006-2007 Institute of Microelectronics Peking University实验内容z实验内容：z完成CMOS反相器的电路设计z实验目的z掌握基本门电路的设计方法z熟悉Cadence的设计数据管理结构，以及定制设计的原理图输入、电路仿真、版图设计、版图验证工具的使用z提示：z电路结构和优化设计可以参考《CMOS VLSI分析与设计》Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page2反相器的设计z设计目的：基于csmc05工艺，完成一个具有逻辑反相功能的电路z设计要求：z1、反相器的逻辑阈值在Vdd/2附近，即噪声容限最大z2、反相器的版图高度限制为24微米，电源和地线宽度各为2微米z3、反相器宽度限制为mos器件不折栅z4、为了给顶层设计留出更多的布线资源，版图中只能使用金属1和多晶硅作为互连线，输入，输出和电源、地线等pin脚必须使用金属1z5、版图满足设计规则要求，并通过LVS检查z6、为了满足以后复杂门电路设计的需要，要求反相器版图满足上、下、左、右并置排列的时候不违反设计规则Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page3如何开始设计z作为我们的第一个设计，请按照后面的具体指导进行z设计过程：z设置Cadence环境z启动icfbz建立自己的设计库z用Virtuoso Schematic Composer 画电路图z在Analog Design Environment中进行电路仿真z用Virtuoso（XL）Layout Editer画版图z利用diva工具进行版图验证和提取Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page41 熟悉设计环境z在本地目录中建立自己的工作目录，名称为姓名缩写加上学号后四位，例如js0459z将设计数据包dsnLab.tar.gz文件拷贝到自己的工作目录，可以用命令行cp命令，也可以用鼠标拖动＋control键（注意一定在移动过程中按住control键）z利用gzip –d命令将设计数据解压，利用tar –xvf命令将数据解包，输入文件名的过程中按esc键可以帮助自动完成相关输入z解压完成后可以看到dsnLab目录，为我们的设计目录，以后所有的设计均放在该目录中，利用rm命令可以删除tar文件z进入dsnLab目录中，lab1,lab2…等目录为单元实验目录，而logicLab和analogLab分别为数字和模拟综合实验目录，CSMC05LIB目录为数字半定制设计中使用的csmc0.5um工艺标准05单元库，CSMC05MS为定制设计中使用的csmc0.5um工艺的PDK 包，即模拟库Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page5工艺环境1z本课程中面向的工艺为无锡上华CSMC公司的0.5umCMOS双层多晶硅三层金属的混合信号工艺z CSMC05MS目录中为定制设计用库文件：z docs目录中为工艺描述和设计规则文件，以及PDK包的说明文件，版图设计过程中我们可以参考design rule文件中的设计规则design rulez libs目录中为PDK包，也就是模拟单元库，包括mos器件的pcell和工艺库等目录中为器件模型文件，为我们设计中使用的z models s05mixddst02v12.scsspectre仿真器用模型参数文件z ruledeck中为版图检查文件z skill中为PDK包中的脚本源程序killz stream中为版图输入和输出图层控制文件z tech中为版图设计工艺和显示文件z一般来说，我们只是使用这些文件，而不需要修改，也不要把设计数据放入这些目录Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page6工艺环境2z CSMC05LIB目录中为数字半定制设计用标准单元库文件：z apollo目录中为synopsy的后端设计数据，我们不用z cdl目录中为标准单元和IO单元的电路网表，用于dracula工具的lvs检查；spice目录中为单元的spice网表z IOdoc目录中为标准单元和O单元的说明文档z dracula目录中为dracula工具的drc和lvs检查文件，针对我们的设计进行了部分修改z gds目录中为标准单元和IO单元的版图，为gds格式z而icons目录中为逻辑综合中单元的symbol，可以不用z se中为cadence后端设计用数据z starrc中为物理设计中互连线的RC提取文件z synopsys目录中为逻辑综合文件z verilog和vhdl中为库的逻辑仿真模型，我们使用verilog模型il hdl ilz virtuoso中为单元库提供的版图设计工艺和显示文件，我们使用模拟库中的文件即可Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page72. 设计环境lab1z进入lab1目录，lab1为定制设计实验，该目录已经配置了定制设计环境在file manager界面的菜单选择view－show hidden objects选项，可以看z file manager show hidden objects到包括隐藏文件（以.开头的文件）在内的所有目录和文件z其中的.cdsinit文件为cadence定制工具dfII的初始化文件，看看你的本地目录student下是否有该文件，如果没有可以将其拷贝或者链接到本地目录下，这样其他lab中的定制设计可以使用该文件p y文件名显示为白色，表示该文件为其他文件链接到本目录，利z display.drf用鼠标右键－properties观察其属性，可以看到改文件为CSMC05MS库中的文件链接而来cds.lib文件为dfII的库定义文件，打开该文件可以看到首行用include命令z cds lib将CSMC05MS目录中的一个库定义文件包括进来，这样可以利用该库文件定义的库进行扩展z在cds.lib文件中还可以看到已经定义了两个库，分别是半定制标准单元库中的标准单元和IO单元的版图，这两个库在当前目录下z在unix中（./）表示当前目录，(～/)表示本地目录/Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page83. 启动Cadence (icfb&)z从你的工作目录启动Cadence定制工具dfII<prompt> icfb &z icfb为可执行文件的名称，（&）符号表示让该软件在terminal的后台执行，即你i fb t i l还可以在该terminal中运行其他命令z工具启动后出现CIW: Command Interpreter WindowInstitute of Microelectronics, Peking University集成电路设计实习－单元实验一Page9CIWz在CIW窗口中，你可以查看不同工具的运行状况，包括各种错误提示（如果设计中有错误，首先需要查看错误信息，这对我们确定问题很有帮助）z CIW窗口为图形界面的dfII工具集成了cadence的定制设计工具，我们利用该设计平台开展定制设计Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page104. 建立自己的设计库z在dfII的tools菜单下启动library manager工具，可以帮助我们管理库中的设计数据z Cadence启动后会自动加载cds.lib文件定义的库在library managerz library manager中可以看到已经有了6个库，其中的IOcells3L 和corecells3L为cds.lib中定义的本目录下的库，而其他4个为include命令引入的其他目录下的库z CSMC05MS为模拟单元和工艺库，其中包括了定制设计所需的器件，还包括工艺信息z analogLib库为dfII提供的器件库，而basic为dfII提供的基本符号库，我们主要用analogLib中的工艺无关器件和CSMC05MS中的工艺相关器件构建电路z cdsDefTechLib为dfII提供的缺省工艺库，我们不用Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page11建立自己的Design Libz第一步：CIW File New LibraryCIW->File->New->Libraryz第二步：弹出“e b a y对话框New Library”在“Name”项填写要建的design lib的名字，这里是“design03 ”，选择“Attach to an existing techfile”z第三步：弹出”Attach Design Library to Technology File”对话框在“Technology Library”中选择“CSMC05MS”Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page125. 原理图输入，创建新的Schematicz建立了设计库，并把设计库附加到工艺库上，则可以在设计库中开始设计z第一步：CIW->File->New->Cellviewz第二步：弹出“Create New File”对话框“Library Name”项选择“design03”“Cell Name”项填入”inv”“Tool”项选择”Composer-Schematic”z“Tool”项确定后, 相应的“View Name”项会出现内容,因而无需输入”Schematic”z点击“OK”后就进入Virtuso SchematicComposerInstitute of Microelectronics, Peking University集成电路设计实习－单元实验一Page13添加元件并编辑属性z Schematic窗口：Add->Instancez在“Add Instance中，点击BrowseAdd Instance”z在“Library Browser”中（如下页所示），选择需要添加的：Instancez Library：CSMC05MSz Cell: pmos4z Cellview: symbolz编辑元件的属性z修改MOSFET的Length, WidthInstitute of Microelectronics, Peking University集成电路设计实习－单元实验一Page14analogLib中的电源与全局节点z独立源：z如vdc vpulse vpwlvdc vpulse vpwlz受控源：z Vccsz全局节点z Vdd vcc gnd vdda vddd vss vssa vssd等z电路图中的电源和全局节点选用analogLib中的元件，其他元件选自CSMC05MSInstitute of Microelectronics, Peking University集成电路设计实习－单元实验一Page15添加Pinz反相器中包括一个pmos和一个nmos器件，他们分别连接到电源/地和输入，输出信号之间z完成器件和电源的添加以后，需要定义输入和输出信号，在DFII中输入和输出信号用pin的方式定义，严格上说，电源和地也是pin，是输入输出属性的pinz Schematic窗口:Add->Pinz指定”Pin namesPin names”z选择“Direction”Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page16完成反相器的电路图z 完成连线后，就得到了反相器的电路analogLib vdd CSMC05MS 4原理图CSMC05MS pmos4Pin, input 型Pin, output 型CSMC05MS nmos4analogLib gndInstitute of Microelectronics, Peking University集成电路设计实习－单元实验一Page 17Virtuso Schematic Composer常用操作z Instance（添加元件，快捷键i）z Pin（添加pin，快捷键p）z Wire（连线，快捷键w）z Check and Save（检查连接关系并保存，快捷键X）z Copy（c），Move（m）z Zoom in by 2（]），Zoom out by 2（[），Fit（f）Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page186. 创建反相器的符号图Symbolz为了使得设计好的反相器可以被更高层的设计例化为子电路，我们可以创建反相器的符号视图（symbol view）z Schematic窗口中：Design-> Create cellview->From Cellview z弹出“Cellview From Cellview”对话框，一般不改变默认值z Symbol Generation Options窗口中gz默认Left Pins是“in”，Right Pins是“out”，即in端口在左，out端口在右，如果有必要，可以改变它们的位置Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page19z通过Symbol Editing窗口中的Add->Shape->Line(Circle,Arc…)为了美观y g p()可以修改symbol形状，我们暂时不修改选择框LablePin name Pin7. Inv 的仿真z 自此，我们已经完成了反相器的电路原理图设计，并生成了该电symbol library manager 路的y ，在y g 中可以看到你的设计库中的该单元有schematic 和symbol 两个view ，view 是同一个设计的不同形式z 下面我们利用电路仿真来对电路的功能和性能进行验证和优化，定制设计中使用spice 仿真器进行电路仿真，即输入电路网表和器件模型，spice 进行计算，输出计算结果，显示为波形，设计者可以根据波形判断电路的特性z dfII 中的集成仿真环境ADE （analog design environment ）可以调用spice 仿真器进行电路仿真以及其他分析z 我们首先构建被仿真电路inv 的仿真电路，然后利用ADE 进行仿真z 对于反相器我们可以利用spice 直流扫描功能得到其传输特性曲线，观察其噪声容限等直流特性；然后进行瞬态仿真观察其速度和功Institute of Microelectronics, Peking University集成电路设计实习－单元实验一耗等时序特性（即甘老师书上第四章内容）Page 21Inv的仿真z在设计库中新建一个schematictest inv_，作为仿真的电路，在其中例化inv，并增加激励源，我们要通过spice仿真观察inv对激励信号的输出响应是否满足设计要求z左边的直流源V0给vdd供电，线上加上label“Vdd！”表示这根线和全局变量Vdd相连z其中的vdc＝5可以通过选中该元件后按“q”键编辑属性得到z右边的直流源V2加到inv输入端，用于直流扫描Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page22Inv的仿真z启动Analog Design Environmentz Schematic窗口：Tools->Analog EnvironmentTools>Analog EnvironmentInstitute of Microelectronics, Peking University集成电路设计实习－单元实验一Page23仿真的设置z Simulator设置: Analog Design Environment窗口中z Setup->Simulator/Directory/HostSetup>Simulator/Directory/Hostz Simulator默认会选择spectreInstitute of Microelectronics, Peking University集成电路设计实习－单元实验一Page24仿真的设置z Model设置: Analog Design Environment窗口中z Setup->Model Librariesz Model Library File: 使用Browse找到模型文件（在CSMC05MS/models下）z Section: ttz AddInstitute of Microelectronics, Peking University集成电路设计实习－单元实验一Page25仿真的设置z Analysis设置z Analysis>ChooseAnalysis->Choosez Analysis:dcz Saving Variablesz Component Parameterz Component Name: /V2z Parameter Name: dcParameter Name:dcz Sweep Rangez Start-Stopz Start: 0z Stop: 5z Enabledz OKInstitute of Microelectronics, Peking University集成电路设计实习－单元实验一Page26仿真的设置z输出结果的显示z Output>To Be Plotted>Select On SchematicOutput->To Be Plotted->Select On Schematicz在schematic中选择要观测的连线或端点z为便于观测，可以给线加上labelz注意z电压值：选择Net，而不是元件的Terminals！！z电流值：选择Terminalz点击元件：该元件的所有Terminalz点击某个Terminal：此端电流Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page27仿真z运行仿真11.检查并保存Schematic2.simulation-> Netlist And Run3.仿真结束，显示波形z这是反相器的直流扫描的波形，是输出电压在不同输入电压下的电平值，即我们在cmos课中学习的反相器的输入输出特性曲线z inv输入信号和输出信号交点即为的阈值电平，如果器件的电流相同，该电平应该为Vdd/2z可以用逻辑阈值点计算噪声容限Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page288. 确定mos管尺寸z调整pmos管和nmos管的尺寸比例，观测对直流特性中的阈值电平的变化，即电路的噪声容限的影响z根据设计要求，按照反相器阈值点定义的噪声容限最大原则定下mos管尺寸Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page299. 瞬态分析z进行瞬态扫描，观测mos管的大小对延迟时间的影响z扫描类型为tranz把直流源V2换成瞬态源vpulsez设置瞬态源的脉宽和周期时间z设置瞬态分析时间z进行瞬态分析并观察输出波形，利用波形观察器中的标尺测量延迟时间z观察vdc节点的电流波形，利用波形观察器中的计算器工具可以计算电源输出的平均电流，乘以电压就得到该时间段内的平均功耗z自此，就完成了电路设计，下面可以进行inv电路的版图设计Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page30。