下载文档原格式
数码管的各个引脚的功能是什么？
现在常用的数码管是7段式LED数码管，即每位数码管里面有7个LED构成数字显示再加一个显示小数点的数码管，可以显示0—9的10个数字和一个小数点。
这种形式的数码管分为共阳极与共阴极两种，共阳极就是把所有LED的阳极连接到共同接点com，每个LED的阴极分别为a、b、c、d、e、f、g及dp（小数点）；共阴极则是把所有LED的阴极连接到共同接点com，而每个LED的阳极分别为a、b、c、d、efg及dp （小数点），如下图所示。
各段相对应，通过控制各个LED的亮灭来显示数字。
实际的数码管的引脚是怎样排列的呢？对于单个数码管来说，从它的正面看进去，
左下角那个脚为1脚，以逆时针方向依次为1~10脚，左上角那个脚便是10脚了，上面图中的红色数字分别与这10个管脚一一对应。
注意，3脚和8脚是连通的，这两个都是公共脚。
还有一种比较常用的四位数码管，内部的四个数码管共用a~dp 8根数据线，因为里面有四个数码管，所以它还有四个位端，用来控制哪一位数字点亮，共有12个引脚，如上面图中，引脚排列依然是从左下角的那个脚（1脚）开始，以逆时针方向依次为1~12脚，与上图中的数字与之一一对应。
LED数码管及引脚图资料LED数码管实际上是由七个发光管组成8字形构成的，加上小数点就是8个。
这些段分别由字母a,b,c,d,e,f,g,dp来表示。
当数码管特定的段加上电压后，这些特定的段就会发亮，以形成我们眼睛看到的2个8数码管字样了。
如：显示一个“2”字，那么应当是a亮b亮g亮e亮d亮f不亮c不亮dp不亮。
LED数码管有一般亮和超亮等不同之分，也有0.5寸、1寸等不同的尺寸。
小尺寸数码管的显示笔画常用一个发光二极管组成，而大尺寸的数码管由二个或多个发光二极管组成，一般情况下，单个发光二极管的管压降为1.8V左右，电流不超过30mA。
发光二极管的阳极连接到一起连接到电源正极的称为共阳数码管，发光二极管的阴极连接到一起连接到电源负极的称为共阴数码管。
常用LED数码管显示的数字和字符是0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。
led数码管（LED Segment Displays）是由多个发光二极管封装在一起组成“8”字型的器件，引线已在内部连接完成，只需引出它们的各个笔划，公共电极。
led数码管常用段数一般为7段有的另加一个小数点，还有一种是类似于3位“+1”型。
位数有半位，1，2，3，4，5，6，8，10位等等....，led数码管根据LED的接法不同分为共阴和共阳两类，了解LED的这些特性，对编程是很重要的，因为不同类型的数码管，除了它们的硬件电路有差异外，编程方法也是不同的。
图2是共阴和共阳极数码管的内部电路，它们的发光原理是一样的，只是它们的电源极性不同而已。
颜色有红，绿，蓝，黄等几种。
led数码管广泛用于仪表，时钟，车站，家电等场合。
选用时要注意产品尺寸颜色，功耗，亮度，波长等。
下面将介绍常用LED数码管内部引脚图片10引脚的LED数码管图1 这是一个7段两位带小数点10引脚的LED数码管LED数码管引脚定义图2 引脚定义每一笔划都是对应一个字母表示DP是小数点.LED数码管要正常显示，就要用驱动电路来驱动数码管的各个段码，从而显示出我们要的数位，因此根据LED数码管的驱动方式的不同，可以分为静态式和动态式两类。
常用器件的介绍1．ＩＣ的管脚功能IC芯片分别：74HC245、74HC595、74HC138、74HC04、4953。
各IC管脚功能如下：A: 74HC245功能是放大及缓冲。
各引脚如图20 和1接电源(+5V)19脚和10脚接电源地(GND)当电源是以上接时：输入脚分别为2、3、4、5、6、7、8、9。
输出脚分别为11、12、13、14、15、16、17、18注：2脚输入时，18脚输出。
其它脚以此类推。
B：74HC138功能是8选1译码器，输出为8行。
控制行数据。
各引脚如图第8脚GND，电源地。
第15脚VCC，电源正极第1-3脚A、B、C，输入脚。
第4-6脚选通输入端，（一般第5脚为EN ）9-15脚和第7脚输出端。
C：74HC595功能是8位串入、并出移位寄存器。
控制列数据。
各引脚如图16脚和10脚接电源（+5V），13脚和8脚接电源地（GND）。
列信号输出脚：1、2、3、4、5、6、7、15。
第一列输出脚为7脚，以此类推。
另第八列输出脚为15脚。
数据信号输入脚（Din）为14，数据信号输出脚（Din）为9。
锁存信号脚（L）为12脚，移位信号脚(S)为11脚。
D：74HC04功能是六带缓冲反相器，控制使零信号（EN）。
各引脚如下图14脚接电源（+5V），7脚电源地（GND）。
信号输入脚为：1、3、5、9、11、13。
信号输出脚为：2、4、6、8、10、12。
E：4953行管功能是开关作用，每个行管控制2行。
1脚和3脚接电源（+5V）。
信号输入脚：2、4。
信号输出脚：5、6、7、8。
5脚和6脚为一组输入，7脚和8脚、5脚和6脚为一组输出。
P10单元板,是由1个74HC245,一个74HC04.一个74HC138,四个行管4953和16个74HC595列管组成.TB62726与5026 5024 16126的作用：LED驱动芯片，16位移位锁存器。
第1脚GND，电源地。
第24脚VCC，电源正极第2脚DATA，串行数据输入第3脚CLK，时钟输入.第4脚STB，锁存输入 .第23脚输出电流调整端，接电阻调整第22脚DOUT，串行数据输出第21脚EN，使能输入第5-12脚和13-20脚驱动输出端。
74LS192引脚图管脚及功能表在74LS192引脚图中，该集成电路具有16个引脚，每个引脚都具有独特的功能和作用。
下面将逐一介绍每个引脚的功能及表达方式。
引脚1：CPD（Clock Disable）该引脚用于时钟禁用。
当CPD引脚被拉低时，时钟信号将被禁用，进而停止计数操作。
引脚2和3：D0和D1（Data Inputs）这两个引脚是数据输入引脚，用于输入要被计数的二进制数值。
它们连接到外部电路或其他集成电路以提供输入数据。
引脚4：D2（Data Input）D2引脚也是一个数据输入引脚，用于输入二进制数的第三位。
同样，它连接到外部电路或其他集成电路以提供输入数据。
引脚5：D3（Data Input）D3引脚是数据的第四位输入引脚，用于输入要被计数的二进制数值。
引脚6：RCOA（Ripple Carry Output A）该引脚是一个进位输出引脚，用于在级联连接的多个计数器之间传递进位信号。
引脚7：RCOB（Ripple Carry Output B）RCOB引脚是另一个进位输出引脚，同样用于级联连接的计数器中传递进位信号。
引脚8：RCI（Ripple Carry Input）RCI引脚是一个进位输入引脚，用于接收来自上一个计数器的进位信号。
引脚9：QA（Output A）QA引脚是一个二进制输出引脚，用于输出计数器的第一位二进制数据。
引脚10：QB（Output B）QB引脚是输出引脚，用于输出计数器的第二位二进制数据。
引脚11：QC（Output C）QC引脚是输出引脚，用于输出计数器的第三位二进制数据。
引脚12：QD（Output D）QD引脚是输出引脚，用于输出计数器的第四位二进制数据。
引脚13：GND（Ground）GND引脚是电路接地引脚，用于提供电路的零电位。
引脚14：VCC（Positive Power Supply）VCC引脚是正电源引脚，用于提供集成电路所需的正电压。
引脚15：CP1（Clock Pulse 1）CP1引脚是时钟脉冲1引脚，用于控制计数器的时钟信号。
八段数码管1. 简介八段数码管是一种常用的数字显示器件，由八个独立的LED（Light Emitting Diode）组成。
它可以显示数字、字母和一些特殊字符。
在数字钟、电子计算器等电子设备中广泛应用。
八段数码管八段数码管2. 数字与编码每个数码管由七个线段和一个小圆点组成，线段可以通过亮灭的状态显示不同的数字和字符。
数码管采用共阳极或共阴极的方式连接，共阳极时，需要给某个线段接通高电平来点亮，共阴极时则需要给线段接通低电平。
每个线段具有一个独特的标识符，如下图所示：a-----f | | b| g |-----e | | c| d |-----dp通过控制不同线段的高低电平状态，可以显示不同的数字和字符。
3. 数字和字符的编码使用七段编码将数字和字符与数码管的线段对应起来。
常见的七段编码方式有两种：•连接式编码：通过连接线段的方式实现数字和字符的显示。
每个数字或字符都需要占用相应线段，因此在一个八段数码管上只能显示一个字符或数字。
•离散式编码：通过对各个线段分别控制实现数字和字符的显示，可以同时在一个八段数码管上显示多个字符或数字。
4. 连接式编码连接式编码的七段编码方式是将每个数字和字符与数码管的对应线段相连，通过点亮相应的线段来显示字符或数字。
七段编码的对应关系如下表所示：数字/字符a b c d e f g dp 0on on on on on on off off 1off on on off off off off off 2on on off on on off on off 3on on on on off off on off 4off on on off off on on off 5on off on on off on on off 6on off on on on on on off 7on on on off off off off off8on on on on on on on off9on on on on off on on off5. 离散式编码离散式编码的七段编码方式是通过对各个线段分别控制来实现数字和字符的显示。
数字时钟显示电路图发布: | 作者: | 来源: liuxianping | 查看:3663次 | 用户关注：数字时钟以时、分、秒显示时刻，共用六个数码管，本例采用共阳极数码管，用三极管控制电源的通断。
工作原理：6个数码管的字型段输入端(a、b、c、d、e、f，g)全部并接到译码器相应的输出端。
电源控制开关管分别接到3～6译码器的六个输出端。
时钟六个计数器输出端均采用四位，分别为xl【、xt￡、 m x⋯X2n x2z、x2h x2‘，⋯，x 、x x 、x 相应的每一位都接到4个6选1的选择器上，选择器输出共4位接到数字时钟以时、分、秒显示时刻，共用六个数码管，本例采用共阳极数码管，用三极管控制电源的通断。
工作原理：6个数码管的字型段输入端(a、b、c、d、e、f，g)全部并接到译码器相应的输出端。
电源控制开关管分别接到3～6译码器的六个输出端。
时钟六个计数器输出端均采用四位，分别为xl【、xt￡、 m x⋯ X2n x2z、x2h x2‘，⋯，x 、x x 、x 相应的每一位都接到4个6选1的选择器上，选择器输出共4位接到译码器的输入端(y 、y 、y 、Y )上。
数码管及与之对应要显示的计数器，由Q]、、的编码(BCD码)进行循环选择例如，当Q 、、均为⋯0 时，则3～6译码器的输出端1为高电平，第一个数码管加上电源，与此同时，六选一选择器对应的输出分别为Y y— y Xs—x X —x 。
这时译码器的输出a，b，⋯⋯，g虽然接到所有数码管上，但由于只有第一个数码管加上电源，故只有该管点亮，显示第一个计数器的状态(x 、x 。
、xX )。
同理，当Q 、Q Q 为001”时，第二个数码管点亮，显示第二个计数器的状态。
依此类推，到第六个数码管断电后，接着第一个又开始点亮。
如此循环显示，循环周期为6ms，给人的感觉，就相当所有数码管都一直在同时加电，实际上每次只有一个，消耗的功率只有静态显示的六分之一。
LM8361、TMS3450、TMS1943数字钟电路LM8361 和 TMS3450 都是 70 － 80 年代 LED 数码管数字钟的代表品种。
这两种芯片的用户功能基本一样。
但是，LM836X 系列驱动的是一种静态共阴屏幕，TMS3450 驱动的是一种双阴极的屏幕，驱动引脚比静态的少一半（这种专用屏幕很难用其他数码管替代）。
它们的主要功能是：1.12 小时 AM,PM 或者 24 小时制式显示，50HZ 或者 60HZ 时基输入（可以通过引脚选择），供电 DC6V - DC12V （最大极限供电 DC15V！），秒闪烁（冒号闪烁）。
2.具有秒显示，睡眠（最大 2 小时倒计时），定时输出（LM8361 每天一次定时，LM8363 以上型号有 2 路定时功能），日期功能（不包括年度，但是有月，日，星期功能－－仅仅LM836X 系列有日期功能），它们都使用一个数码管屏幕来显示。
3.分类说明：【a】秒显示：按住秒显示按键，屏幕显示的是当前秒数字并且会正常走动。
最大秒显示为 9:59 分钟。
可以作为秒表使用。
【b】睡眠（倒计时）：按照睡眠按键，屏幕显示倒计时时间 59:00 分钟，如果在此时同时按动调整小时键，会增加倒计时为 1:59 小时，这时候，同时可以使用调整小时或者分钟的按键对这个中时间进行减数到 0:00 小时，以方便在不需要那么长时间的时候应用。
倒计时控制属于一种“立即有效”的方式，就是当您按下睡眠按键后，控制输出端口立即输出高电平（对电源供电的负极而言），等到倒计时走到 0:00 的时候，该输出回回到输出低电平状态。
倒计时功能只是当次有效，不会在以后的时间里重复执行。
每按动一次睡眠按键，就会执行一次倒计时。
说明：目前，电孵化行业就是使用这种睡眠倒计时功能来执行每次 1:59 小时后。
利用其输出来进行自动翻蛋。
（利用其输出的低电平来翻蛋，然后马上又通过有关动作开关自动让其执行下一次倒计时，翻蛋时间长短不受限制）。
电子设计自动化(EDA)—数字时钟LED数码管显示二、实验内容和实验目的1. 6个数码管动态扫描显示驱动2. 按键模式选择(时\分\秒)与闹钟(时\分)调整控制,3. 用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、闹钟模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。
要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
实验目的: 1）学会看硬件原理图, 2）掌握FPGA硬件开发的基本技能3）培养EDA综合分析、综合设计的能力三、实验步骤、实现方法(或设计思想)及实验结果主要设备: 1）PC机, 2）硬件实验箱, 3）Quartus II软件开发平台。
1．打开Quartus II , 连接实验箱上的相关硬件资源, 如下图1所示。
2．建立新文件, 选择文本类型或原理图类型。
3. 编写程序。
4．编译5. 仿真, 加载程序到芯片, 观察硬件输出结果(数码管显示)6．结果正确则完成。
若结果不正确, 则修改程序, 再编译, 直到正确。
模24计数器模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY count24 ISPORT(clk,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END count24;ARCHITECTURE arc OF count24 ISSIGNAL a,b:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(clk,en)BEGINhh<=a;hl<=b;IF(clk'EVENT AND clk='1') THENIF(en='1') THENIF(a="0010" AND b="0011") THENa<="0000";b<="0000";ELSE IF(b="1001") THENa<=a+'1';b<="0000";ELSE b<=b+'1';END IF;END IF;IF(a="0010" AND b="0010") THENcout<='1';ELSE cout<='0';END IF;END IF;END IF;END PROCESS;END arc;模60计数器模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY count60 ISPORT(clk,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END count60;ARCHITECTURE arc OF count60 ISSIGNAL a,b:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL sout:STD_LOGIC;BEGINPROCESS(clk)BEGINhh<=a; hl<=b;IF(clk'EVENT AND clk='1') THENIF(en='1') THENIF(a="0101" AND b="1001") THENa<="0000";b<="0000";ELSE IF(b="1001") THENa<=a+'1';b<="0000";ELSE b<=b+'1';END IF;END IF;END IF;END IF;END PROCESS;sout<='1' WHEN a="0101" AND b="1001" ELSE '0';cout<=sout AND en;END arc;4-7显示译码模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY segment4to7 ISPORT(s:IN STD_LOGIC_VECTOR(3 DOWNTO 0);a,b,c,d,e,f,g:OUT STD_LOGIC);END segment4to7;ARCHITECTURE arc OF segment4to7 IS SIGNAL y:STD_LOGIC_VECTOR(6 DOWNTO 0); BEGINa<= y(6);b<= y(5);c<= y(4);d<= y(3);e<= y(2); f<= y(1);g<= y(0);PROCESS(s)BEGINCASE s ISWHEN "0000"=>y<="1111110"; WHEN "0001"=>y<="0110000"; WHEN "0010"=>y<="1101101"; WHEN "0011"=>y<="1111001"; WHEN "0100"=>y<="0110011"; WHEN "0101"=>y<="1011011"; WHEN "0110"=>y<="1011111"; WHEN "0111"=>y<="1110000"; WHEN "1000"=>y<="1111111"; WHEN "1001"=>y<="1111011"; WHEN OTHERS=>y<="0000000"; END CASE;END PROCESS;END arc;带闹钟控制模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mode_adjust_with_alarm ISPORT (adjust,mode,clk1hz: IN STD_LOGIC;clkh,enh,clkm,enm,clks,enha: OUT STD_LOGIC;clkh_a,clkm_a:OUT STD_LOGIC;mode_ss: OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END mode_adjust_with_alarm;ARCHITECTURE arc OF mode_adjust_with_alarm ISTYPE mystate IS (s0,s1,s2,s3,s4,s5);SIGNAL c_state,next_state: mystate;BEGINPROCESS (c_state)BEGINCASE c_state ISWHEN s0=> next_state <= s1; clkh<=clk1hz; clkm<=clk1hz; clks<=clk1hz;enh<='0'; enm<='0'; enha<='0'; clkh_a<= '0'; clkm_a<= '0'; mode_ss <="000";WHEN s1=> next_state <= s2; clkh<=adjust; clkm<= '0'; clks<='0';enh<='1'; enm<='0';enha<='0'; clkh_a<= '0';clkm_a<= '0'; mode_ss <="001";WHEN s2=> next_state <= s3; clkh<= '0'; clkm<=adjust; clks <= '0';enh<='0';enm<='1';enha<='0'; clkh_a<= '0'; clkm_a<= '0'; mode_ss <="010";WHEN s3=> next_state <= s4; clkh<= '0'; clkm<= '0'; clks<=adjust;enh<='0'; enm<='0';enha<='0'; clkh_a<= '0'; clkm_a<= '0'; mode_ss <="011";WHEN s4=> next_state <= s5; clkh<= clk1hz; clkm<= clk1hz; clks<=clk1hz;enh<='0';enm<='0';enha<='1'; clkh_a<=adjust; clkm_a<= '0'; mode_ss <="100";WHEN s5=> next_state <= s0; clkh<= clk1hz; clkm<= clk1hz; clks<=clk1hz;enh<='0'; enm<='0'; enha<='0'; clkh_a<= '0'; clkm_a<=adjust; mode_ss <="101";END CASE;END PROCESS;PROCESS (mode)BEGINIF (mode'EVENT AND mode='1') THENc_state<=next_state ;END IF;END PROCESS;END arc;扫描模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY scan ISPORT(clk256hz:IN STD_LOGIC;ss:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END scan;ARCHITECTURE arc OF scan ISTYPE mystate IS (s0, s1,s2,s3,s4,s5);SIGNAL c_state,next_state: mystate;BEGINPROCESS ( c_state )BEGINCASE c_state ISWHEN s0=> next_state <=s1; ss<="010";WHEN s1=> next_state <=s2; ss<="011";WHEN s2=> next_state <=s3; ss<="100";WHEN s3=> next_state <=s4; ss<="101";WHEN s4=> next_state <=s5; ss<="110";WHEN s5=> next_state <=s0; ss<="111";END CASE;END PROCESS;PROCESS (clk256hz)BEGINIF (clk256hz'EVENT AND clk256hz='1') THENc_state<=next_state ;END IF;END PROCESS;END arc;复用模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux ISPORT(hh,hl,mh,ml,sh,sl,hha,hla,mha,mla:IN STD_LOGIC_VECTOR(3 DOWNTO 0);ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);y:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);alarm:OUT STD_LOGIC);END mux;ARCHITECTURE arc OF mux ISSIGNAL a,hhtmp,hltmp,mhtmp,mltmp,shtmp,sltmp:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(mode_ss)BEGINCASE mode_ss ISWHEN "000"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "001"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "010"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "011"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "100"=> hhtmp<=hha; hltmp<=hla; mhtmp<=mha; mltmp<=mla; shtmp<=sh; sltmp<=sl;WHEN "101"=> hhtmp<=hha; hltmp<=hla; mhtmp<=mha; mltmp<=mla; shtmp<=sh; sltmp<=sl;WHEN OTHERS=>hhtmp<="0000";hltmp<="0000";mhtmp<="0000";mltmp<="0000";shtmp<="0000";sltmp<="0000"; END CASE;END PROCESS;PROCESS(ss)BEGINCASE ss ISWHEN "010"=> a <=hhtmp;WHEN "011"=> a <=hltmp;WHEN "100"=> a <=mhtmp;WHEN "101"=> a <=mltmp;WHEN "110"=> a <=shtmp;WHEN "111"=> a <=sltmp;WHEN OTHERS => a <="0000";END CASE;y<=a;END PROCESS;alarm<='1' WHEN ((hh=hha)AND(hl=hla)AND(mh=mha)AND(ml=mla)) ELSE '0';END arc;闪烁模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY blink_control ISPORT(ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);blink_en:OUT STD_LOGIC);END blink_control;ARCHITECTURE arc OF blink_control ISBEGINPROCESS (ss,mode_ss)BEGINIF(ss="010" AND mode_ss="001") THEN blink_en<='1';ELSIF(ss="011" AND mode_ss="001") THEN blink_en<='1';ELSIF(ss="100" AND mode_ss="010") THEN blink_en<='1';ELSIF(ss="101" AND mode_ss="010") THEN blink_en<='1';ELSIF(ss="110" AND mode_ss="011") THEN blink_en<='1';ELSIF(ss="111" AND mode_ss="011") THEN blink_en<='1';ELSIF(ss="010" AND mode_ss="100") THEN blink_en<='1';ELSIF(ss="011" AND mode_ss="100") THEN blink_en<='1';ELSIF(ss="100" AND mode_ss="101") THEN blink_en<='1';ELSIF(ss="101" AND mode_ss="101") THEN blink_en<='1';ELSE blink_en<='0';END IF;END PROCESS;END arc;Top文件LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY design3 ISPORT (mode,adjust,clk1hz,clk2hz,clk256hz,clk1khz:IN STD_LOGIC;alarm,a,b,c,d,e,f,g:OUT STD_LOGIC;ss:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END design3;ARCHITECTURE arc OF design3 ISCOMPONENT mode_adjust_with_alarm PORT (adjust,mode,clk1hz: IN STD_LOGIC;clkh,enh,clkm,enm,clks,enha: OUT STD_LOGIC;clkh_a,clkm_a:OUT STD_LOGIC;mode_ss: OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END COMPONENT;COMPONENT scan PORT (clk256hz:IN STD_LOGIC;ss:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END COMPONENT;COMPONENT segment4to7 PORT (s: IN STD_LOGIC_VECTOR(3 DOWNTO 0);a,b,c,d,e,f,g: OUT STD_LOGIC);END COMPONENT;COMPONENT mux PORT(hh,hl,mh,ml,sh,sl,hha,hla,mha,mla:IN STD_LOGIC_VECTOR(3 DOWNTO 0);ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);y:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);alarm:OUT STD_LOGIC);END COMPONENT;COMPONENT blink_control PORT(ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);blink_en:OUT STD_LOGIC);END COMPONENT;COMPONENT count24 PORT (clk,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END COMPONENT;COMPONENT count60 PORT (clk ,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END COMPONENT;SIGNALclkh,enh,clkm,enm,clks,clkh_a,clkm_a,coutm,couts,coutm_en,couts_en,cout,vcc,coutma_en,coutma,alarm1,bli nk_en,blink_tmp,enha: STD_LOGIC;SIGNAL mode_ss,ss1:STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL hh,hl,mh,ml,sh,sl,hha,hla,mha,mla,y,i:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINvcc<='1';coutm_en <= enh OR coutm;couts_en <= enm OR couts;coutma_en<= enha OR coutma;blink_tmp<=blink_en and clk2hz;i(3)<=y(3) OR blink_tmp;i(2)<=y(2) OR blink_tmp;i(1)<=y(1) OR blink_tmp;i(0)<=y(0) OR blink_tmp;ss<=ss1;alarm<=alarm1 AND clk1khz;u1:mode_adjust_with_alarmPORT MAP( adjust,mode,clk1hz,clkh,enh,clkm,enm,clks,enha,clkh_a,clkm_a,mode_ss);u2:count24 PORT MAP(clkh,coutm_en,cout,hh,hl);u3:count60 PORT MAP(clkm,couts_en,coutm,mh,ml);u4:count60 PORT MAP(clks,vcc,couts,sh,sl);u5:count24 PORT MAP(clkh_a,coutma_en,cout,hha,hla);u6:count60 PORT MAP(clkm_a,vcc,coutma,mha,mla);u7:mux PORT MAP(hh,hl,mh,ml,sh,sl,hha,hla,mha,mla,ss1,mode_ss,y,alarm1);u8:scan PORT MAP(clk256hz,ss1);u9:blink_control PORT MAP(ss1,mode_ss,blink_en);u10:segment4to7 PORT MAP(i,a,b,c,d,e,f,g);END arc;实验结果:数字钟包括正常的时分秒计时, 实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒。
共阳共阴LED数码管引脚图管脚接口共阳共阴LED数码管引脚图管脚接口常见的数码管由七个条状和一个点状发光二极管管芯制成，叫七段数码管如下图所示，根据其结构的不同，可分为共阳极数码管和共阴极数码管两种。
根据管脚资料，您可以判断使用的是何总接口类型.<LED数码管引脚图>LED数码管中各段发光二极管的伏安特性和普通二极管类似，只是正向压降较大，正向电阻也较大。
在一定范围内，其正向电流与发光亮度成正比。
由于常规的数码管起辉电流只有1～2 mA，最大极限电流也只有10～30 mA，所以它的输入端在5 V电源或高于TTL高电平(3.5 V)的电路信号相接时，一定要串加限流电阻，以免损坏器件。
数码管使用的电流与电压电流：静态时，推荐使用10-15mA；动态时，16/1动态扫描时，平均电流为4-5mA，峰值电流50-60mA。
电压：查引脚排布图，看一下每段的芯片数量是多少？当红色时，使用1.9V乘以每段的芯片串联的个数；当绿色时，使用2.1V乘以每段的芯片串联的个数。
怎样测量数码管引脚，分共阴和共阳?找公共共阴和公共共阳首先，我们找个电源（3到5伏）和1个1K（几百的也欧的也行）的电阻， VCC串接个电阻后和GND接在任意2个脚上，组合有很多，但总有一个LED会发光的找到一个就够了，，然后用GND不动，VCC（串电阻）逐个碰剩下的脚，如果有多个LED（一般是8个），那它就是共阴的了。
5．2．1数码显示原理1．LED显示器的结构与原理LED数码显示器是由若干个发光二极管组成的，当发光二极管导通时，相应的点或线段发光，将这些二极管排成一定图形，控制不同组合的二极管导通，就可以显示出不同韵字形。
单片机应用系统中常用的LED显示器为七段显示器，再加上有一个小数点，因此也可把它称为八段显示器。
结构形式有共阴极和共阳极两种，它的结构图如图5．11所示。
共阴极是把所有发光二极管的阴极连起来，通常接地，通过控制每一只发光二极管的阳极电平来使其发光或熄灭，阳极为高电平发光，为低电平熄灭；共阳极是把所有发光二极管的阳极连起来，通常为高电平(如+5V)，通过控制每一只发光二极管的阴极电平来使其发光或熄灭，阴极为低电平发光，为高电平熄灭。
FPGA开发板管脚映射对应表（感谢学友gao编辑提供）系统时钟、复位引脚映射复位-RESET【低电平有效】、clk5PIN_131系统工作默认52MHz时钟输入clk0PIN_23系统工作默认52MHz时钟输入clk4PIN_132【只能通过外部时钟输入定义】clk1PIN_24【该引脚有扩展插座接口引出，供用户使用】【只能通过外部时钟输入定义】clk2PIN_27【该引脚有扩展插座接口引出，供用户使用】【只能通过外部时钟输入定义】clk3PIN_28【该引脚有扩展插座接口引出，供用户使用】【只能通过外部时钟输入定义】clk6PIN_130【该引脚有扩展插座接口引出，供用户使用】【只能通过外部时钟输入定义】clk7PIN_129【该引脚有扩展插座接口引出，供用户使用】LED灯引脚映射led[0]1PIN_142【该管脚为低电平时点亮led1】led[1]2PIN_141【该管脚为低电平时点亮led2】led[2]3PIN_139【该管脚为低电平时点亮led3】led[3]4PIN_138【该管脚为低电平时点亮led4】led[4]5PIN_137【该管脚为低电平时点亮led5】led[5]6PIN_135【该管脚为低电平时点亮led6】led[6]7PIN_134【该管脚为低电平时点亮led7】led[7]8PIN_133【该管脚为低电平时点亮led8】按键引脚映射key[0]s1PIN_107【按下S1时，该管脚为低电平】key[1]s2PIN_108【按下S2时，该管脚为低电平】key[2]s3PIN_110【按下S3时，该管脚为低电平】key[3]s4PIN_112【按下S4时，该管脚为低电平】key[4]s5PIN_113【按下S5时，该管脚为低电平】key[5]s6PIN_114【按下S6时，该管脚为低电平】key[6]s7PIN_115【按下S7时，该管脚为低电平】key[7]s8PIN_116【按下S8时，该管脚为低电平】拨码开关引脚映射ckey[1]PIN_128【拨码开关1向上拨通，则该管脚为低电平】ckey[2]PIN_127【拨码开关2向上拨通，则该管脚为低电平】ckey[3]PIN_118【拨码开关3向上拨通，则该管脚为低电平】ckey[4]PIN_117【拨码开关4向上拨通，则该管脚为低电平】数码管引脚映射个位dig[0]PIN_150【该管脚为低电平点亮个位，即：个位的7段+小数点全亮】最低位十位dig[1]PIN_149【该管脚为低电平点亮十位，即：十位的7段+小数点全亮】百位dig[2]PIN_152【该管脚为低电平点亮百位，即：百位的7段+小数点全亮】千位dig[3]PIN_151【该管脚为低电平点亮千位，即：千位的7段+小数点全亮】万位dig[4]PIN_205【该管脚为低电平点亮万位，即：万位的7段+小数点全亮】十万位dig[5]PIN_206【该管脚为低电平点亮十万位，即：十万位的7段+小数点全亮】百万位dig[6]PIN_207【该管脚为低电平点亮百万位，即：百万位的7段+小数点全亮】千万位dig[7]PIN_208【该管脚为低电平点亮千万位，即：千万位的7段+小数点全亮】最高位A 段seg[0]a PIN_170【该管脚为低电平点亮a 段】B 段seg[1]b PIN_165【该管脚为低电平点亮b 段】C 段seg[2]c PIN_169【该管脚为低电平点亮c 段】D 段seg[3]d PIN_175【该管脚为低电平点亮d 段】E 段seg[4]e PIN_173【该管脚为低电平点亮e 段】F 段seg[5]f PIN_168【该管脚为低电平点亮f 段】G 段seg[6]g PIN_164【该管脚为低电平点亮g 段】小数点seg[7]PIN_171【该管脚为低电平点亮"小数点"段】蜂鸣器引脚映射蜂鸣器beepPIN_3【该引脚输入一定频率的交流信号，蜂鸣器会响】接口板上未用I/O 引脚插座P1引脚映射13579111315246810121416P I N _176P I N _162P I N _160P I N _198P I N _200P I N _203P I N _35P I N _39P I N _181P I N _163P I N _179P I N _161P I N _199P I N _201P I N _34P I N _37A/D 转换器【转换器【TLC549c TLC549c TLC549c】引脚映射】引脚映射D/A 转换器【转换器【TLC5620c TLC5620c TLC5620c】引脚映射】引脚映射模拟信号输入J1-ADIN实测值：实测值：+2.5V+2.5V 实测值实测值：：+4.85V 实测值：实测值：0V 0V COM3-2、ALTERA PIN_30(sdat_in)COM3-1、ALTERA PIN_31(adc_clk)COM3-3、ALTERA PIN_33(cs_n)J1-GNDTL C 549cA 通道模拟信号输出J2-A COM4-1ALTERA PIN_45(PIN_45(dac_load dac_load dac_load))D 通道模拟信号输出J2-D C 通道模拟信号输出J2-C B 通道模拟信号输出J2-B TL C 5620cCOM4-4、ALTERA PIN PIN_48(_48(_48(dac_data dac_data dac_data))8bit 串行数字信号输入端口COM4-3、ALTERA PIN_PIN_47(47(47(dac_dac_dac_clk)clk)4个通道参考电压实测值：个通道参考电压实测值：+2.5V+2.5V COM4-2ALTERA PIN_46(PIN_46(dac_ldac dac_ldac dac_ldac))实测值：实测值：+4.85V+4.85V。
