下载文档原格式
版本变更记录目录1. 特性 (1)2. 描述 (1)3. 应用领域 (1)4. 引脚 (2)4.1 引脚定义 (2)4.2 引脚描述 (2)5. 结构框图 (3)6. 典型应用电路 (3)7. 电气特性 (4)7.1 极限参数 (4)7.2 典型参数 (5)7.3 开关时间特性 (6)8. 应用设计 (6)8.1 Vcc端电源电压 (6)8.2 输入逻辑信号要求和输出驱动器特性 (6)8.3 自举电路 (8)9. 封装尺寸 (9)9.1 SOP8封装尺寸 (9)EG2003芯片数据手册V1.01. 特性◼高端悬浮自举电源设计，耐压可达200V◼适应5V、3.3V输入电压◼最高频率支持500KHZ◼VCC和VB端电源带欠压保护◼低端VCC电压范围10V-20V◼输出电流能力I O+/- 0.3 A/0.6A◼内建死区控制电路◼HIN输入通道高电平有效，控制高端HO输出◼LIN输入通道低电平有效，控制低端LO输出◼外围器件少◼封装形式：SOP-82. 描述EG2003是一款高性价比的MOS管、IGBT管栅极驱动专用芯片，内部集成了逻辑信号输入处理电路、欠压保护电路、电平位移电路、脉冲滤波电路及输出驱动电路，专用于无刷电机控制器、电源DC-DC中的驱动电路。
EG2003高端的工作电压可达200V，低端Vcc的电源电压范围宽10V～20V。
该芯片输入通道HIN内建了一个200K下拉电阻，LIN内建了一个200K下拉电阻,在输入悬空时使上、下功率MOS管处于关闭状态,输出电流能力I O+/- 0.3/0.6A，采用SOP8封装。
3. 应用领域◼移动电源高压快充开关电源◼无线充电驱动器变频水泵控制器◼DC-DC电源◼无刷电机驱动器4. 引脚4.1 引脚定义LIN图4-1. EG2003管脚定义4.2 引脚描述5. 结构框图LOGNDVCCHOVS VB图5-1. EG2003内部电路图6. 典型应用电路+15V+200VOUT图6-1. EG2003典型应用电路图7. 电气特性7.1 极限参数注：超出所列的极限参数可能导致芯片内部永久性损坏，在极限的条件长时间运行会影响芯片的可靠性。
1.概述TM1723是一种带键盘扫描接口的LCD驱动控制专用电路，内部集成有MCU 数字接口、数据锁存器、LCD 驱动、键盘扫描、幻彩背光驱动等电路。
本产品性能优良，质量可靠，无须更改解码板底层指令，与天微电子现有3通讯口LED驱动IC的指令集完全兼容。
现有的支持LED显示的解码板可以直接外接LCD显示前面板，不需要外加单片机进行按键扫描（或通过解码板扫描按键），不需要另外用HT6221作按键扫描。
同时支持PWM背光驱动和SW普通输入扩展口。
主要应用于VCR、VCD、DVD 及家庭影院等产品的显示屏驱动。
采用SOP32封装形式。
2.443..4.▲注意：DIO在时▲SEGx/KEYx5.显示寄存器该寄存器存储通过串行接口从外部器件传送到TM1723 的数据，有效地址寄存器共11字节单元，分别与芯片SGE和COM管脚所接的LCD段位对应，分配如下图：写LCD显示数据的时候，按照从显示地址从低位到高位，从数据字节的低位到高位操作。
采用地址自动加一模式送数据时，00H、01H、06H~08H、0DH 地址数据可任意填充，建议填充数据0。
6.在传送的指令或数据保持有效）。
6.1. 显示模式设置工作模式设置好后，不允许在使用中切换工作模式。
6.2.6.3. 地址命令设置图（2）键扫数据储存地址如下所示，先发读键命令后，开始读取按键数据BYTE1—BYTE2字节，读数据从低位开始输出。
芯片KEY（0—3）和KS引脚对应的按键按下时，相对应的字节内的BIT位为1。
7.2.该寄存器存储通过串行接口从TM1723的读取数据，地址分配如下：▲注意与KS3三7.3.t=130us图（7）T、t 和IC工作的振荡频率有关，我公司TM1723经过多次完善，振荡频率不完全一致，测量参数仅仅提供参考，以实际测量为准。
8.端口控制寄存器8.1.PWM图（8）TM1723芯片+5V供电，用示波器观察到PWM口的波形，如图（9）：8.2.以图（10）为例子介绍SW输入口的原理。
2003芯片参数摘要：一、2003 年芯片技术发展背景1.全球半导体产业的繁荣2.我国芯片产业的崛起二、2003 年芯片主要参数1.工艺制程2.核心频率3.缓存容量4.功耗5.性能提升与市场需求三、2003 年芯片技术的应用领域1.个人电脑市场2.手机芯片市场3.嵌入式系统市场四、2003 年芯片技术对我国产业的影响1.推动了国内芯片产业的发展2.提高了我国电子产品竞争力3.培养了国内芯片设计人才五、2003 年芯片技术发展的展望1.未来芯片技术发展趋势2.我国芯片产业面临的挑战与机遇正文：2003 年，全球半导体产业正处于繁荣时期，我国芯片产业也在这一时期逐渐崛起。
当时的芯片技术参数成为了行业内关注的焦点，这些参数对于芯片性能的提升以及市场需求的满足具有重要意义。
在工艺制程方面，2003 年的芯片技术采用了先进的制程工艺，例如90 纳米、65 纳米等，这些工艺使得芯片集成度更高，性能更为强大。
核心频率也是衡量芯片性能的重要指标，当时的芯片核心频率达到了数GHz，为用户提供了更快的计算速度。
缓存容量在2003 年的芯片技术中也有显著提升，大容量的缓存能够提高数据处理速度，降低内存访问延迟，从而提升整体性能。
此外，功耗也是当时芯片设计的重要考量因素，低功耗芯片不仅有利于节能减排，还可以延长电子产品的使用寿命。
在性能提升的同时，2003 年芯片技术也满足了各个领域的市场需求。
在个人电脑市场，高性能芯片使得电脑处理任务更为迅速；在手机芯片市场，芯片技术的进步推动了手机功能的丰富和性能的提升；在嵌入式系统市场，芯片技术的发展为各种智能设备提供了强大的支持。
2003 年芯片技术的快速发展对我国产业产生了深远影响。
首先，芯片技术的引进和国产化推动了国内芯片产业的发展，为我国半导体产业奠定了坚实的基础。
其次，高性能的国产芯片提高了我国电子产品的竞争力，使得国内企业能够在国际市场上站稳脚跟。
最后，芯片技术的研发和应用培养了国内芯片设计人才，为我国芯片产业的持续发展储备了力量。
2003年版AC9500产品介绍北京华世佳电子技术有限公司推出AC9500系列网络门禁产品已经五年，经过长期实际使用，产品的可靠性得到广大用户的认可，产品安装调试容易，产品价格也已经有较大的下降。
为了更加方便用户操作，减少因忘记读取进出门数据，影响考勤等工作。
并能在局域网中应用，公司推出AC9500的辅助程序。
下面较为详细介绍2003年版AC9500产品软件：1．HSN2000门禁管理程序HSN2000 V2.0版门禁管理软件仍然按使用的通信接口分为AC01和HSN2000两个版本，界面及功能没有变化，但在[记录查询]的[非法卡查询]中增加了[选非法卡]的功能，可以将新卡在读卡机上读卡后，在[选非法卡]中将新卡的卡号直接发送到钥匙库中，经编辑后成为可供使用的钥匙卡。
2．门禁管理助手（新增软件）HSN2000门禁管理软件为前台软件，在没有运行的情况下不能读取进出门记录。
安装新提供的门禁管理助手后，当微机开机后该软件自动启动并在后台工作，定时读取进出门记录，不影响微机的其他功能。
同时在门禁管理助手中直接运行门禁管理软件和考勤软件（新版单班次考勤软件），操作方便。
同时提供门禁系统的备份及恢复操作，经常做系统的备份可以在保证系统发生故障（微机损坏、硬盘被格式化）时，可以将门禁系统恢复到备份时的工作状态（包括更换微机）。
3．新版单班次考勤软件新版单班次考勤软件V3.3版使用较以前的版本更容易，功能也更强。
新版软件为单班次版本，只对上午第一次刷卡和当天的最后一次刷卡进行考勤统计。
考勤统计后产生按单位统计的日报表和月报表，可以打印和导出电子表格（EXCEL）。
如果需要多班次的考勤软件需要向公司订做。
4．TCP环境下的辅助软件为了在局域网环境下使用AC9500门禁系统，需要使用TCP—RS232转换器将RS-232/RS-485转换器（功能与AC01相同但不能使用AC01）或HSN2000网络控制器连接到局域网中，安装门禁管理软件的微机通过网卡经过虚拟串行通信端口与RS-232/RS-485转换器或HSN2000网络控制器通信（再连接一个或多个AC9500）。
珠海泰芯半导体有限公司Zhuhai Taixin Semiconductor Co.，Limited 珠海市高新区港湾一号科创园港11栋3楼ISO9001：2015质量管理体系受控文件TX8C126x 用户手册珠海泰芯半导体有限公司保密文件，请勿外传。
目录TX8C126x 用户手册............................................................................................................................11.产品概述.. (13)1.1.说明...................................................................................................................................131.2.特性...................................................................................................................................132.中央处理器. (16)2.1.累加器（ACC ）................................................................................................................162.2.寄存器（B ）.....................................................................................................................162.3.堆栈指针寄存器（SP ）...................................................................................................162.4.堆栈指针寄存器（SPH ）................................................................................................172.5.数据指针寄存器（DPTR0/DPTR1）................................................................................172.6.数据指针控制寄存器（DPCFG ）....................................................................................182.7.程序状态寄存器（PSW ）.................................................................................................12.8.PCON1...................................................................................................................................12.9.程序计数器（PC ）.............................................................................................................23.存储器.. (3)3.1.程序存储器.........................................................................................................................33.2.XDATA 数据存储器..............................................................................................................43.3.IDATA .....................................................................................................................................43.4.SFR 空间...............................................................................................................................64.时钟系统. (7)4.1.时钟系统概述.....................................................................................................................74.2.时钟系统主要功能.............................................................................................................74.3.时钟系统框图.....................................................................................................................84.4.系统振荡器. (9)4.4.1.内部低速RC 振荡器..............................................................................................94.4.2.内部高速RC 振荡器..............................................................................................94.4.3.外部晶体振荡器. (10)5.复位系统 (10)5.1.上电复位...........................................................................................................................105.2.掉电复位...........................................................................................................................105.3.看门狗复位.. (10)5.3.1.WDT_CON.............................................................................................................115.3.2.WDT_KEY..............................................................................................................125.4.低电检测复位. (12)5.4.1.LVD_CON0.............................................................................................................135.4.2.LVD_CON1.............................................................................................................145.4.3.LVD_CON2.............................................................................................................155.4.4.LVD_CON3. (15)6.低功耗管理 (17)6.1.Idle Mode 及唤醒..............................................................................................................176.2.Stop Mode 及唤醒.............................................................................................................176.3.Sleep Mode 及唤醒...........................................................................................................176.4.低功耗唤醒单元结构图...................................................................................................186.5.寄存器详细说明 (18)6.5.1.WKUP_CON0.........................................................................................................196.5.2.WKUP_PND...........................................................................................................206.5.3.LP_CON (21)7.系统控制模块 (22)7.1.功能概述...........................................................................................................................227.2.寄存器列表.. (22)珠海泰芯半导体有限公司保密文件，请勿外传。
THX203H是通华芯微电子公司生产的一款商性能的电流模式PWM控制器，它是专为高性价比AD／DC转换器而设计，在85V-265V的宽电压范围内提供高达12W的连续输出功率，峰值输出功率更可以达到l8W。
因其具有优化的高合理性的电路设计，所以在数字丑星接收机开关电源巾得到使用广泛，如天成TD-759数字卫星接收机就是采用了奉芯片作主变换电路。
THX203H采用常见的DIP8封装形式，各引脚功能，内部方框原理，典型应用电路(注：该图是应用于中九接收机，在普通DVB接收机中输出电压略有差异)。
其工作过程是这样的：电源启动阶段，上电时CR关闭；FB上拉电流源关闭；OE由功率管输入启动电流到VCC；OB控制功率管的基极电流，限制功率管电极电流(即THX203H启动接受电流)，从而保证功率管的安全；在VCC电压上升到8．8V，启动阶段结束，进入正常阶段；正常阶段，VCC电压应保持在4.8—9.0V，VR输出2.5V基准；FB上拉电流源开启；振荡器输出OSC1决定最大占空比，输出OSC2试图触发电源进入开周期、及屏蔽功率管开启电流峰；若FB小于1.8V(约在1.2—1.8V)之间振荡器周期将随之增加，FB越小振荡器周期越宽、直至振荡器停振(此特性降低了开头电源的待机功耗)；若外围反馈试图使VCC大于9.6V，则内电路反馈到FB使VCC稳压在9.6V(利用此特性可以不采用外围反馈电路，由内电路稳定输出电压，但稳压精度较低)；开周期，OB为功率管提供基极电流，0ET拉功率管的发射极到IS，而且OB采用斜坡电流驱动(指OB开电流是IS的函数，当IS=OV时OB开电流约40mA，然后OB开电流随IS线性增加，当IS 增加到0.6V时OB开电流约l20mA，此特性有效地选用了OB的输出电流，降低了THX203H的功耗)，若IS检测到FB指定电流则进入关周期；关周期，OB 下拉，功率管不会立即判断，但OE箝位1.5V(功率管判断后基地反向偏置，提高了了耐压)；在开或关周期，如检测到功率管超上限电流，则上限电流触发器优先置位，强制FB下降，占空比变小，从而保护功率管和变压器；在下一个关周期开始沿或FB小于1.8V，上限电流触发器复位。
2003a芯片电流
2003A芯片是一种集成电路芯片，通常用于驱动电机或其他高功率负载。
关于2003A芯片的电流，需要考虑两个方面，输入电流和输出电流。
首先，让我们来看2003A芯片的输入电流。
输入电流是指芯片本身从电源获取的电流。
2003A芯片的输入电流取决于工作状态和工作电压。
一般来说，2003A芯片的静态工作电流较低，通常在几毫安以下。
但是，在驱动负载时，输入电流会随着输出负载的变化而变化。
因此，在设计电路时，需要考虑2003A芯片的输入电流对电源的要求以及对整个系统功耗的影响。
其次，2003A芯片的输出电流是指其可以驱动的负载电流。
2003A芯片通常被用于驱动电机或其他高功率负载，因此其输出电流较大。
具体的输出电流取决于芯片的设计和工作条件，一般可以在芯片的规格书中找到。
需要注意的是，2003A芯片的输出电流也会受到工作温度、散热等因素的影响，因此在实际应用中需要进行合理的设计和选型。
总的来说，2003A芯片的电流涉及到输入电流和输出电流两个
方面，需要综合考虑其在实际应用中的工作条件和要求。
在使用2003A芯片时，需要根据具体的应用场景和设计要求来合理地考虑和处理其电流特性。
广州唯创电子有限公司MP3录音模块WT2003芯片资料V0.032014-01-03Note：WAYTRONIC ELECTRONIC CO.,L TD. reserves the right to change this document without prior notice. Information provided by WAYTRONIC is believed to be accurate and reliable. However, WAYTRONIC makes no warranty for any errors which may appear in this document. Contact WAYTRONIC to obtain the latest version of device specifications before placing your orders. No responsibility is assumed by WAYTRONIC for any infringement of patent or other rights of third parties which may result from its use. In addition,WAYTRONIC products are not authorized for use as critical components in life support devices/systems or aviation1.WT2003概述WT2003是广州唯创电子有限公司研发的一款小巧的新型高品质MP3芯片，支持WAV、MP3音频解码。
采用SOP16封装，体积更小，但响应速度更快。
支持SPI-FLASH或者TF卡作为存储介质，具有USB接口，可以通过PC机自由更换存储器音频内容，并具有USB声卡功能。
2.芯片特性兼容MCS-51指令系统最大支持48MHz系统时钟支持MP3、WMA、WAV解码支持MPEG-1, MPEG-2 ,MPEG-2.5 和 Layer 1、2、3解码两个多功能8位定时器，支持捕捉和PWM模式两个多功能16位定时器，支持捕捉和PWM模式一个全速USB 2.0收发器锁相环时钟发生器9路10位ADC上电自动复位内置双通道LDO 5V→1.8V；5V→3.3V3. WT2003系统功能框图注意：TF 方案和SPI-FLASH 方案对应不同的程序方案。
Mode: SW2103 (V1.1) 第 1 页 共 12 页 SW2103DatasheetDesigned for Type-C Logic Detect and ControlVersion 1.1珠海智融科技有限公司ZHUHAI ISMARTWARE TECHNOLOGY CO., LTD.Copyright StatementThe digital copy of this document is protected by the Copyright Act (China), compiled and owned by iSmartWare (iSW). This profile may be consulted by you, provided you comply with the provisions of the Act and the following conditions of use:•Any use you make of these documents or images must be for marketing only, and you may not make them available to any other purpose.•iSW control the copyright of this document. You will recognize the owner’s right to be identifies as the owner of this profile, and due acknowledgment will be made to the owner where appropriate.•You will obtain the owner’s permission before publishing any material from this document.To request permissions please contact to the owner by using the website below: Table of Content1. General Description (4)2. Applications (4)3. Features (4)4. Schematic Circuit Diagram (5)5. Application Function Description (5)6. Pin Configuration and Function (6)6.1 Pin Configuration (6)6.2 Pin Descriptions (6)7. Absolute Maximum Ratings (7)8. SWB (Single Wire Bus) (8)8.1 Write Timing (8)8.2 Read Timing (9)9. Register List (10)9.1 REG 00: Mode Configure (10)9.2 REG 01:CTRL Register (10)9.3 REG 02: IRQ Indication (11)10. Mechanical and Packaging (11)10.1 Package Summary (11)10.2 Package Outline and Dimensions (12)1. General DescriptionSW2103 is a USB Type-C logic detect and control IC, equipment with BC1.2 DCP support. It could realize the function of enabling the traditional USB device to support the transformation of Type-C interface. SW2103 uses CC pins to determine port attach/detach status and orientation, role type and current mode, provides VBUS enable signal output. It provides PMODE pin for current mode configure, swap key for role which makes it convenient in power bank applications. It also provides single wire bus which make it easy to dynamically configure role and current mode for phone and pads. It supports Battery Charging Spec BC1.2 for DCP. It is compatible with Apple mode and Samsung mode.T he SW2103 have an alternate configuration as a DFP or UFP according to the Type-C specifications. The CC logic block monitors the CC1 and CC2 pins for pullup or pulldown resistances to determine when a USB port have been attached, the orientation of the cable, and the role detected. The CC logic detects the Type-C current mode as standard, 1.5A or 3.0A depending on the role detected. VBUS detection is implemented to determine a successful attach in UFP and DRP.2. Applications•Power Bank•Power Supply Adapter•Car Charger•Mobile phone and Pads3. Features•Support USB Type-C specification 1.1•Support Strong-DRP/DRP/DFP/UFP role•Support Type-C standard, 1.5A and 3A mode•Support VBUS enable signal output, can be as USB ID control signal•Provide key swap for Type-C role•Provide VCONN power•Support Dead Battery•Support BC1.2 DCP•Support Apple & Samsung device•Support YD/T 1591-2009 Chinese telecommunication industry standard•Single wire bus (rate < 5kbps)•Under-V oltage lock out protection•Available in QFN16 (3×3mm) package•Operating voltage: 2.7V~6V(without DP/DM)4. Schematic Circuit DiagramSW2103VBUSVCCGNDIRQCC2_TACHCC1CC2Vbus_EnSWB Type-C receptacle50kAP1uFGNDGNDVBUSCC2CC1GPIOIRQAnalog SwitchTX+TX-RX+RX-TX1+TX1-RX1+RX1-TX2+TX2-RX2+RX2-Micro-B receptacle D+D-GNDVBUS ID DP DP DM DM VBUS DM DP ID GNDVbatIDVBUS SELSEL SEL 10k10k2.2kPhone&Pad Application Diagram5. Application Function Description SW2103 support DFP/StrDRP/DRP/UFP role.When it attached with Type-C device successfully, theVBUS_EN and CC2_TACH will change according to role and orientation.SW2103_Role_FunctionApplication Scene (SW2103 VS device)DetachAttachedSW2103 roledevice role SW2103 role device role Adapter VS AdapterDFP(VBUS_EN=LOW CC2_TACH=LOW)DFPdetacheddetachedAdpater VS Powerbank /phone/u-diskStrDRP or DRPor UFPDFP(VBUS_EN=HIGHCC2_TACH=HIGH)UFPPowerbank VS AdapterStrDRP(VBUS_EN=LOW CC2_TACH=LOW)DFPUFP(VBUS_EN=LOW CC2_TACH=HIGH) DFPPowerbank VS PowerbankStrDRP rand role(CC2_TACH=HIGH)rand rolePowerbank VS phone /u-diskDRP or UFPDFP(VBUS_EN=HIGH CC2_TACH=HIGH) UFPphone VS adapter /powerbank DRP(VBUS_EN=LOW CC2_TACH=LOW)DFP or StrDRPUFP(VBUS_EN=LOW CC2_TACH=HIGH)DFPphone VS phoneDRP randrandphone VS u-disk UFPDFP(VBUS_EN=HIGH CC2_TACH=HIGH) UFPu-disk VS adapter /powerbank/phoneUFP(VBUS_EN=LOWCC2_TACH=LOW)DFP or StrDRPor DRPUFP(VBUS_EN=LOW CC2_TACH=HIGH)DFPA: in this table, the cable orientation attached with SW2103 is CC2.6. Pin Configuration and Function6.1 Pin ConfigurationQFN16 Top View12341211109876513141516GND PADIRQ PMODE VBUS_ENSWBN CV B U SN CV C CCC2_TACHCC2CC1DPN C D M D _S E LN C6.2 Pin DescriptionsItem Name Type Function Description1 IRQ O Open drain output, Interrupt output to AP 2PMODEIPower level mode settingFloat : standardGND : 1.5AVCC : 3.0 A3 VBUS_EN O Push-pull output, Control signal of VBUS4 SWB IO Open drain input-output, Single wire bus5 NC NC /6 VBUS I Type-C VBUS input7 VCC PI Power supply8 NC NC /9 CC2_TACH O Open drain output, Indication of CC2 tach, provide Type-C cable orientation identification10 CC2 IO Type-C configure channel CC211 CC1 IO Type-C configure channel CC112 DP IO BC1.2 Host DP13 NC NC /14 DM IO BC1.2 Host DM15 D_SEL I Digital input, Type-C role swap key. More than 3 times low level (>32ms) in 3 second will enable role swap.16 NC NC /7. Absolute Maximum RatingsOver operating free-air temperature range (unless otherwise specified)Parameters Symbol MIN Max Unit Input Supply V oltage VCC -0.3 10 V Type-C VBUS Supply Voltage VBUS -0.3 20 V Type-C interface Signal CC1,CC2 -0.3 10 VStorage Temperature Range -40 +150 ℃Electronic Static Discharge(HBM) ESD 4 KV【Notice】Stresses beyond those listed under absolute maximum ratings may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under recommended operating conditions is not implied. Exposure to absolute-maximum-rated conditions for extended periods my affect device reliabilityRecommended Operation ConditionsParameters Symbol MIN Typical Max Unit Input supply Voltage VCC 2.7 6 V Type-C VBUS Supply voltage VBUS 3.3 5 6 V Operation Temperature -40 125 ℃8. SWB (Single Wire Bus)Within the 32 host clock cycle and after read/write command is sent out, if the host cannot receive the effective response, the device is regarded as read/write failure and should resend the command.SWB adopts high byte order for sending data. During the first phase, the 7th represents for parity check code. The write command concludes the register address and data written which contains 16 bits parity check code. The read command concludes the register address which contains 8 bits parity check code. Similarity, responding to write command in the device and during the first phase, the 7th represents for the address received by the device and parity check code of the data, and the 8th always be the 0. Responding to read command in the device and during the first phase, the 7th represents for the parity check code of the received address, and the 8th presents for the read data of a total of 8 bits parity check code results.During the first phase, the 9th and the 4th in register and data are generated from the logical invert by the one bit before the adjacent.8.1 Write TimingExample: Register address is D8h, Write Data is 75hsync code 010bdeviceaddress10bfirst phasesecond phase register address D8hwrite data 75hwritethird phaseparitycheckRequestfromhostantilogicphaseantilogicphaseHost Write Timing DiagramGoodparitysync code 010bdeviceaddress10bparitycheckgoodparitycheckfromdeviceantilogicphasefirst phase Slave Respond to the Write Timing Diagram8.2 Read TimingExample: Register address is D8h, read data is 75hRequestsync code 010bdeviceaddress10b readparitycheckfromhostfirst phaseantilogicphasesecond phase register address D8hantilogicphaseHost Reading Timing DiagramGoodparitysecond phasesync code 010bdeviceaddress10bGoodparitycheckfromdevicefirst phaseparitycheckantilogicphaseread data 75hantilogicphaseSlave Respond to the Read Timing Diagram9. Register List9.1 REG 00: Mode ConfigureDefault: 0x00HBit Description R/W Default7-6 BC1.2 default mode0: apple divider 1 mode;1: apple divider 2 mode;x: reservedThe default value is determined by internal memory status.R/W -5 IRQ enable0: IRQ disable1: IRQ enableR/W 0x04 AP mode only for power level0: device mode1: AP modeIn device mode, the power level is determined by PMODE pin.In AP mode, the power level is determined by register configuration.R/W 0x03-2 CC default role mode0: UFP;1: DFP;2: DRP;3: strong DRP;The default value is determined by internal memory status.R/W -1-0 UFP power level info0: standard power1: 1.5A2: 3.0A3: reservedR -9.2 REG 01:CTRL RegisterDefault: 0x00HBit Description R/W Default 7-6 / / /5-4 CC current role under DRP mode0:untach;1: UFP;2: DFP;3: reservedR -3-2 DFP configure power level0: standard power1: 1.5A2: 3.0AR/W 0x03: reserved1 EMARKER exist0: not exist1: existIf emarker exist, host can get this status through read this bit.R -0 Role swap indication0: nothing1: role swap enableIn AP mode writing 1 to this bit to enable role swap; in device modeit indicates role swap enabled when this bit is set to 1.R/W -9.3 REG 02: IRQ IndicationDefault: 0x00HBit Description R/W Default7-5 IRQ indication0: dfp tach1: ufp tach2: dfp detach3: ufp detach4: ufp pwr level changeR -4-1 / / /0 IRQ pending bit0: nothing1: IRQ is pendingThis bit is cleared by writing 1 to this bit.R/W 0x010. Mechanical and PackagingThe following pages include mechanical packaging information. This information is the most current data available for the designated devices. This data is subject to change without notice and revision of this document.10.1 Package Summary10.2 Package Outline and Dimensions。
（mpc83xx中文翻译，绝对难找）powerpc 第7章 e300处理器内核概述第七章 e300处理器核概述本章概述由原始MPC603e PowerPC微处理器设计派生出的嵌入式e300处理器核的特性。
e300核是PowerPC微处理器系列的一个实现。
在整个文档中，交替使用术语‘e300 核’、‘核’和‘处理器’。
在描述实现特定（implementation-specific）的特性时使用术语e300c1，而在描述属于该处理器系列的特性时使用术语e300。
MPC8349E使用e300c1核。
7.1 概述本节介绍e300核的详细信息，提供显示其主要功能单元的结构图（见e300 PowerPC核参考手册的字节序模式和字节顺序一章），并简要介绍这些单元是如何交互的。
说明e300核与源自MPC603e处理器的先前PowerPC实现的所有不同之处。
更多信息请参见e300 PowerPC核参考手册。
e300核是该精简指令集计算（RISC）微处理器系列中的一个低功耗实现。
该核实现了PowerPC系统结构的32位部分，该部分定义了32位有效地址，8、16和32位整型数据类型，以及32和64位浮点数据类型。
e300核是一个超标量处理器，它每个时钟可以发出和撤回多达3条指令。
指令可以不按程序顺序执行，以提高性能，但该核使指令的执行看起来象顺序执行一样。
e300c1核集成了5个执行单元：整数单元（IU integer unit）、浮点数单元（FPU floating-point unit）、转移处理单元（BPU branch processingunit）、取/存单元（LSU load/store unit）和系统寄存器单元（SRU system register unit）。
并行执行5条指令的能力和具有快速执行时间的简单指令的使用使基于e300核的系统具有很高的效率和吞吐率。
绝大多数整型指令在一个时钟周期内执行完成。
SW2003数据手册保护产品被非法复制/防抄板版本1.0版本修订历史时间版本号说明2014-11V0.1概要2015-06V0.4数据手册（初版）2015-07V1.0公开发布版本版权声明版权所有，违法必究。
非经本公司书面同意，任何单位或个人不得擅自摘抄、复制本文档内容的全部或部分（包括文字和图片），并不得以任何形式进行传播。
任何单位或个人不得删除、修改或移除本文档版权及所有的权利声明。
本公司会不定期对本文档内容进行更新。
除非另有说明：（1）本文档不构成任何明示或暗示的担保；（2）本公司不承担任何使用本文档产生的责任；（3）本文档不构成任何明示或暗示的权利授予。
使用者应当承担全部责任去获取实现本文档方案可能需要的第三方授权，本公司对这些第三方授权不承担任何明示或暗示的保证、费用补偿或其他责任。
获得使用本文档许可请与本公司联系，公司网址如下：目录1.概述 (5)2.应用 (5)3.特性 (5)4.电路原理图 (6)5.产品系列编号 (6)6.引脚配置与功能 (7)6.1引脚配置图 (7)6.2引脚配置功能说明 (7)7.原理流程图 (8)8.绝对最大额定值 (9)9.I2C接口和休眠模式 (9)10.多功能pin脚描述 (11)10.1硬件锁 (11)10.2脉宽调制 (11)11.寄存器列表 (12)11.1寄存器00:解密控制 (12)11.2寄存器01:脉宽调制周期设置 (12)11.3寄存器02:占空比设定 (13)11.4寄存器10-1F:密文(只写)/明文(只读) (13)11.5寄存器A1-A7:Chip ID (13)12.机械封装 (14)12.1封装概要 (14)12.2芯片/封装尺寸 (15)1.概述SW2003是SW200X系列中一款基于AES-128算法的加密芯片，旨在保护知识产权，防止被非法拷贝。
芯片内部提供56bits可编程的Chip ID,用来帮助客户进行授权管理。
除了加解密之外，芯片还主要集成了硬件锁（LOCK）和脉宽调制（PWM）两大功能。
SW2003使用两线串行接口，主处理器可以通过此总线对其进行访问。
2.应用POS机/对讲机安防设备（智能电子门锁等）数字机顶盒(STB)平板电脑(Pad)打印机/墨盒游戏机和教育机数字视频录像机/监控器(DVR)便携式媒体播放器(PMP)3.特性☆对称加密算法:AES-128算法☆串行接口速率高达400KHz☆56bits Chip ID☆支持脉宽调制输出/占空比(0-100%)☆小于20μA@3.3v的待机电流☆2.8V-5.5V工作电压☆小型SOT23-66L封装4.电路原理图5.产品系列编号产品代码主要功能SW2001AES 加密算法+Chip ID SW2002AES 加密算法+Chip ID看门狗+上电复位SW2003AES 加密算法+Chip ID硬件锁+脉宽调制6.引脚配置与功能6.1引脚配置图6.2引脚配置功能说明序号名称类型功能说明1FLAG O 硬件锁信号输出/脉宽调制输出（开漏输出）2GND G 接地3SCK I 串行时钟输入4SDA I/O 串行数据输入/输出5VPP PI 编程电压6VCCPI工作电压7.原理流程图NOHOST SLA VEKEY KKEY KRandom MSleep ModeC1=Encryption(K,M)C2=Odd_Check(M)Send C1/C2to SlaveStart SlaveDecryptionCompleted?Read M’from SlaveYESM=M’?YESVerify SuccessSystem StopAccess?YESNOWake UpStart?YESNOM’=Decryption(K,C1)C2’=Odd_Check(M’)C2=C2’?Set Complete FlagNONo Accessto5sSleep ModeYESCheck Success Check Fail?8.绝对最大额定值标准运行温度范围（特例除外）参数符号最小值最大值单位输入电压V IN 2.8 5.5V工作电压VCC 2.8 5.5V工作温度-40125℃储存温度-40150℃静电释放ESD2KV【注】当操作超出绝对最大额定值时，可能会对设备造成永久性损伤，并影响设备的稳定性。
9.I2C接口和休眠模式SW2003仅支持单字节读写。
设备地址中的bit2和bit3可以通过内部存储器编程设定，具体的7bits设备地址为“011xx00”。
当SDA在低电平状态下超过2秒,SW2003将会释放SDA。
休眠模式—时序图:参数符号最小值典型值最大值单位Sleep Mode on Time t SLON 4.27 5.12 6.56sSleep Mode off Time t SLOFF000s 当设备处于闲置状态（idle=1）并且在5秒内无访问时，SW2003将会自动进入休眠模式，当设备被访问时，芯片将被唤醒并重新进入工作模式。
【注】当PWM工作时，idle始终为0。
10.多功能pin脚描述Flag引脚支持2项基本功能：硬件锁和脉宽调制。
其中脉宽调制和硬件锁包含在GPO功能内，由(REG0x01[1])来配置。
10.1硬件锁硬件锁功能：如果Host端生成的reference bit（明文的奇偶效验位）和SW2003解密完成后生成的check bit （检验位）一致，硬件锁信号将会被拉高，否则将会处于低电平状态。
10.2脉宽调制脉宽调制：脉宽调制的工作原理如下图所示，脉宽和周期可配置。
【注】PWM功能使用的前提条件是“Host端生成的reference bit（明文的奇偶校验位）和SW200X解密完成后生成的check bit（检验位）一致”。
11.寄存器列表11.1寄存器00:解密控制Default:0x00HBit Description R/W Default 7///6GPO function select0:act as hardware lock flag1:PWM functionThis bit select the GPO function when flag pin is configured to GPO.R/W0x05Decrypt_StatusDecrypt status0:decrypt complete1:decrypt in processThis bit will set automatically when bit0set to1,and cleared when decryption completed.R0x04-1AES decrypt reference bit R/W0x00Decrypt_StartDecrypt start;0:disable;1:enableThis bit will be cleared automatically after decrypt started.R/W0x011.2寄存器01:脉宽调制周期设置Default:0x10HBit Description R/W Default7PWM enable set0:disable1:enableR/W0x06Lock flag clear0:nothing done1:restart/clearFor lock flag clear,set bit will clear flag to0;This bit will automatically clear after flag cleared.R/W0x05-3///2-0PWM divider select M(F pwm=400K/M)000:/2001:/4………110:/128111:/256R/W0x011.3寄存器02:占空比设定Default:0x00HBit Description R/W Default7-0Duty select(D pwm=N/M)N=00000000-11111111R/W0x011.4寄存器10-1F:密文(只写)/明文(只读)128位信息（明文或者密文）中最高的8位储存在地址0x10中，最低的8位储存在地址0x1F中。
11.5寄存器A1-A7:Chip IDBit Description R/W Default 7-0Chip ID R0xFF12.机械封装以下页中包括机械封装等信息，这些信息是针对指定器件可提供的最新数据。
这些数据会在无通知且不对本文档进行修订的情况下发生改变。
12.1封装概要12.2芯片/封装尺寸符号尺寸（毫米）最小值标准值最大值A-- 1.25 A10-0.15 A2 1.00 1.10 1.20 A30.600.650.70 b0.36-0.50 b10.360.380.45 c0.14-0.20 C10.140.150.16D 2.826 2.926 3.026E 2.60 2.80 3.00 E1 1.526 1.626 1.726 e0.900.95 1.00 e1 1.80 1.90 2.00 L0.350.450.60 L10.59REFL20.25BSCR0.10--R10.10-0.20θ0º-8ºθ13º5º7ºθ26º-14º。
