下载文档原格式
郦道元《三峡》古今对译自三峡七百里中，两岸连山，略无阙处；在七百里长的三峡中，两岸都是相连的高山，中间没有空缺的地方。
重岩叠嶂，隐天蔽日，自非亭午夜分，重重叠叠的山峰像屏障一样，遮住了天空和太阳。
如果不是正午或半夜，不见曦月。
就看不到太阳和月亮。
至于夏水襄陵，沿溯阻绝。
到了夏天，江水漫上两岸的丘陵的时候，顺流而下和逆流而上的船只都被阻隔了。
或王命急宣，有时朝发白帝，暮到江陵，如果有时皇上的命令要紧急传达，早晨从白帝城出发，傍晚就到了江陵，其间千二百里，虽乘奔御风，不以疾也。
这中间有一千二百多里，即使骑着奔驰的快马，驾着风，也不如船行的快啊。
春冬之时，则素湍绿潭，回清倒影。
每到春季和冬季，白色的急流，回旋着清波，碧绿的潭水，映出了（山石林木）的倒影。
绝巘多生怪柏，悬泉瀑布，飞漱其间。
高山上生长着许多奇形怪状的柏树，悬挂着的瀑布冲荡在岩石山涧中，清荣峻茂，良多趣味。
水清、树荣、山高、草盛，实在是有许多趣味。
每至晴初霜旦，林寒涧肃，常有高猿长啸，每到秋雨初晴、降霜的时候，树林山涧一片清凉寂静，经常有猿猴在高处长啸，属引凄异，空谷传响，哀转久绝。
叫声不断，声音凄凉怪异，空荡的山谷里传来了回声，悲哀婉转，很长时间才消失。
故渔者歌曰：“巴东三峡巫峡长，猿鸣三声泪沾裳！”所以打鱼的人唱道：“巴东三峡巫峡长，猿鸣三声泪沾裳。
注释:（1）自：在，从三峡：指长江上游重庆、湖北两省间的瞿塘峡、巫峡和西陵峡。
三峡全长实际只有四百多里。
（2）略无：完全没有。
阙：通“缺”，中断。
(3) 嶂(zhàng)：高峻险拔如屏障一样的山峰。
（4）自非：如果不是。
自：如果。
非：不是（5）亭午：正午。
夜分：半夜。
（6）曦(xī)：日光，这里指太阳。
（7）襄（xiāng），上。
陵，丘陵，小山包（8）沿：顺流而下（的船）。
溯(sù)：逆流而上（的船）。
（9）或：有时。
王命：皇帝的圣旨。
宣：宣布，传达。
（10）朝发白帝：早上从白帝城出发。
经典文言文原文及翻译文言文作为我国传统文化的重要组成部分，具有丰富的文化内涵和独特的表达方式。
本文将为大家介绍几篇经典的文言文原文，并提供相应的翻译，帮助读者更好地理解与欣赏这些文言文之美。
一、《论语·学而》原文：“子曰：学而时习之，不亦说乎？有朋自远方来，不亦乐乎？人不知而不愠，不亦君子乎？”翻译：孔子说：“学习并且及时实践，感到快乐吗？有朋友从远方来，难道不是一件快乐的事吗？别人不理解自己，自己不会生气，难道不是一个君子的表现吗？”二、《红楼梦·贾宝玉初丧奶娘》原文：“夜来金风送春归，飞雪迎春舞凤鸣。
教坊犹为留丹桂，校门何日复何年？弟妹羽娘歌舞过，哥哥翠墨才人宠。
舞罢歌终还散后，散后人空知晓情。
”翻译：“夜晚，金色的风送走了冬天，飞舞的雪迎接着春天的到来。
教坊里仍掛着红颜美玉，学校的大门何时才会再开呢？妹妹羽娘的歌舞结束了，哥哥翠墨才人的宠遇也到了尽头。
歌舞结束后，谁能真正了解他们之间的情感呢？”三、《孟子·告子上》原文：“舜发于畎亩之中，傅说举于版筑之间，胶鬲举于鱼盐之中，管夷吾举于士，孙叔敖举于海，百里奚举于市。
故天将降大任于是人也，必先苦其心志，劳其筋骨，饿其体肤，空乏其身。
”翻译：“舜从事农田管理开始，傅说则是从做土木工程开始，胶鬲则是从管理盐业开始，管夷吾则是从做士人开始，孙叔敖则是从管理海洋开始，百里奚则是从在市场中工作开始。
所以，上天会把重任寄托于这些人身上，必然要先让他们经历心理上的磨难和挫折，劳动他们的筋骨，使他们饥肠辘辘，使他们的身体疲惫。
”通过对以上三段经典文言文的原文及翻译的阐述与呈现，我们不仅能够感受到文言文的独特韵味，更能理解其中蕴含的深刻思想和智慧。
阅读文言文，有助于提升我们的阅读能力和修养，拓宽我们的知识面，丰富我们的内涵。
尽管文言文的表达方式与现代汉语有所不同，但通过阅读和研究，我们能够逐渐掌握其中的规律与技巧。
这样，我们就能更好地理解文言文的原意，并准确地翻译成现代汉语，使之更加贴近当代读者的习惯与需求。
【原文】天地玄黄，宇宙洪荒。
日月盈昃，辰宿列张。
【译文】天是青黑色的，地是黄色的，宇宙形成于混沌蒙昧的状态中。
日出日落，月圆月缺，星辰分布在无边的太空中。
【原文】寒来暑往，秋收冬藏。
闰余成岁，律吕调阳。
【译文】寒暑循环变换，来了又去，去了又来；秋天收割庄稼，冬天储藏粮食。
积累数年的闰余并成一个月，放在闰年里；古人用六律六吕来调节阴阳。
【原文】云腾致雨，露结为霜。
金生丽水，玉出昆冈。
【译文】云气上升遇冷就形成了雨，夜里露水遇冷就凝结成霜。
黄金产在金沙江，玉石出在昆仑山。
【原文】剑号巨阙，珠称夜光。
果珍李柰，菜重芥姜。
【译文】最有名的宝剑叫“巨阙”，最贵重的明珠叫“夜光”。
水果中的珍品是李和奈，蔬菜中最重要的是芥菜和生姜。
【原文】海咸河淡，鳞潜羽翔。
龙师火帝，鸟官人皇。
【译文】海水是咸的，河水是淡的，鱼儿在水中潜游，鸟儿在空中飞翔。
龙师、火帝、鸟官、人皇，这都是上古时代的帝王官员。
【原文】始制文字，乃服衣裳。
推位让国，有虞陶唐。
【译文】苍颉创制了文字，嫘祖制作了衣裳。
主动把君位禅让给功臣贤人，是尧和舜。
【原文】吊民伐罪，周发殷汤。
坐朝问道，垂拱平章。
【译文】安抚百姓，讨伐暴君，是周武王姬发和商王成汤。
贤明的君主端坐朝廷，向大臣们询问治国之道，垂衣拱手，毫不费力就能使天下太平，功绩彰著。
【原文】爱育黎首，臣伏戎羌。
遐迩一体，率宾归王。
【译文】他们爱抚、体恤老百姓，使四方各族人都来归附。
普天之下都统一成了一个整体，四方诸侯率领子民，归顺于他的统治。
【原文】鸣凤在竹，白驹食场。
化被草木，赖及万方【译文】凤凰在竹林中欢乐地鸣叫，小白马在草场上自由自在地吃着草食。
圣君贤王的仁德之治使草木都沾受了恩惠，恩泽遍及天下百姓。
【原文】盖此身发，四大五常。
恭惟鞠养，岂敢毁伤。
【译文】人的身体发肤分属于地、水、风、火这“四大”，一言一动都要符合仁、义、礼、智、信这“五常”。
诚敬地想着父母养育之恩，哪里还敢毁坏损伤它。
【原文】女慕贞洁，男效才良。
一、原文：子曰：“学而时习之，不亦说乎？有朋自远方来，不亦乐乎？人不知而不愠，不亦君子乎？”译文：孔子说：“学习并且时常复习，不是很愉快吗？有朋友从远方来，不是很快乐吗？别人不了解我，我却不生气，不是很君子吗？”二、原文：曾子曰：“吾日三省吾身：为人谋而不忠乎？与朋友交而不信乎？传不习乎？”译文：曾子说：“我每天都要反省自己：为人出谋划策是否忠诚？与朋友交往是否诚信？传授的知识是否复习过？”三、原文：子曰：“温故而知新，可以为师矣。
”译文：孔子说：“温习旧知识，能够从中获得新的理解，就可以成为老师了。
”四、原文：子曰：“学而不思则罔，思而不学则殆。
”译文：孔子说：“只学习不思考就会迷茫，只思考不学习就会陷入危险。
”五、原文：子曰：“知之者不如好之者，好之者不如乐之者。
”译文：孔子说：“懂得它的人不如喜爱它的人，喜爱它的人不如以此为乐的人。
”六、原文：子曰：“三人行，必有我师焉。
择其善者而从之，其不善者而改之。
”译文：孔子说：“三个人一起行走，其中必定有我可以学习的人。
选择他们的优点来学习，对他们的缺点加以改正。
”七、原文：子曰：“君子不器。
”译文：孔子说：“君子不拘泥于某一方面的才能。
”八、原文：子曰：“君子坦荡荡，小人长戚戚。
”译文：孔子说：“君子心胸宽广，小人则常常忧愁。
”九、原文：子曰：“岁寒，然后知松柏之后凋也。
”译文：孔子说：“到了严寒的冬天，才知道松柏是最后凋零的。
”十、原文：子曰：“知之者不如好之者，好之者不如乐之者。
”译文：孔子说：“懂得它的人不如喜爱它的人，喜爱它的人不如以此为乐的人。
”十一、原文：子曰：“其身正，不令而行；其身不正，虽令不从。
”译文：孔子说：“自身品行端正，不用命令也能行动；自身品行不正，即使命令也无法遵守。
”十二、原文：子曰：“过而不改，是谓过矣。
”译文：孔子说：“犯了错误不改正，这就是真正的错误。
”。
世说新语翻译及原文世说新语10篇原文及翻译如下：1、原文：陈太丘与友期行，期日中，过中不至，太丘舍去，去后乃至。
元方时年七岁，门外戏。
客问元方：“尊君在不？”答曰：“待君久不至，已去。
”友人便怒，曰：“非人哉！与人期行，相委而去！”元方曰：“君与家君期日中。
日中不至，则是无信；对子骂父，则是无礼。
”友人惭，下车引之。
元方入门不顾。
译文：陈寔（东汉时期官员、名士）和朋友约好一同外出，约定中午出发，到了中午，朋友没有来，陈寔于是独自出行了，走之后，朋友才赶到。
当时陈寔的儿子元方才七岁，正在门外玩耍。
来客问元方：“令尊在家吗？”元方回答说：“等您很久不见您来，已经走了。
”那位朋友非常生气，说：“真不是人呀！和别人约好一起走，却扔下别人不管，自己走了！”元方说：“您跟家父约定中午走，到了中午还不来，这就是不守信用；对着人家的儿子骂人家的父亲，这是不讲礼貌。
”那位朋友听了十分惭愧，就下车来招呼他，元方掉头回家去，连看也不看一眼。
2、原文：夏侯泰初与广陵陈本善。
本与玄在本母前宴饮，本弟骞行还，径入，至堂户。
泰初因起曰：“可得同，不可得而杂。
”译文：夏侯泰初（即夏侯玄）和广陵郡人陈本是好朋友。
一次，陈本和夏侯玄在陈母面前喝酒，陈本的弟弟陈骞从外面回来，径自进入厅堂之内。
夏侯玄于是站起身来说：“可以与人以礼相交，不可以违礼杂处。
”3、原文：和峤为武帝所亲重，语峙曰：“东宫顷似更成进，卿试往看。
”还，问何如，答云：“皇太子圣质如初。
”译文：和峤（曹魏后期至西晋初年大臣）被晋武帝司马炎所器重，司马炎曾对和峤说：“太子近来似乎有所长进了，你可以去看看。
”和峤回来后，武帝问他怎么样，和峤回答说：“太子的资质同以前一样。
”4、原文：山公大儿着短帢，车中倚。
武帝欲见之，山公不敢辞，问儿，儿不肯行。
时论乃云胜山公。
译文：山涛的大儿子山允戴着一顶便帽，靠在车边。
晋武帝想召见他，山涛不敢替他推辞，就出来问儿子的意见，他儿子不肯去。
文言文原文及翻译原文庄辛谓楚襄王曰：“君王左州侯，右夏侯，辇从鄢陵君为寿陵君，专淫逸侈靡，不顾国政，郢都必危矣。
”襄王曰：“先生老悖乎?将以为楚国袄祥乎？”庄辛曰：“臣诚见其必然者也，非敢以为国袄祥也。
君王卒幸四子者不衰，楚国必亡矣。
臣请辟于赵，淹留以观之。
”庄辛去之赵，留五月，秦果举鄢、郢、巫、上蔡、陈之地，襄王流掩了城阳。
于是使人发驺，征庄辛于赵。
庄辛曰：“诺”。
庄辛至，襄王曰：“寡人不能用先生之言，今事至于此，为之奈何？”庄辛对曰：“臣闻鄙语曰：‘见兔而顾犬，未为晚也；亡羊而补牢，未为迟也’。
臣闻昔汤、武以百里昌，桀、纣以天下亡。
今楚国虽小，绝长续短，犹以数千里，岂特百里哉？“王独不见于蜻蛉乎？六足四翼，飞翔乎天地之间，俛啄蚊虻而食之，仰承甘露而饮之，自以为无患，与人无争也。
不知夫五尺童子，方将调饴胶丝，加已乎四仞之上，而下为蝼蚁食也亡羊补牢。
蜻蛉其小者也，黄雀因是以，俯啄白粒，仰栖茂树，鼓翅奋翼，自以为无患，与人无争也。
不知夫公子王孙，左挟弹，右摄丸，将加已乎十仞之上，以其颈为招。
昼游乎茂树，夕调乎酸醎。
“夫雀其小者也，黄鹄因是以。
游于江海，淹乎大沼，俯啄鱼卷鲤，仰啮陵艹衡，奋其六翮，而凌清风，飘摇乎高翔，自以为无患，与人无争也。
不知夫射者，方将修其卢，治其缯缴，将加已乎百仞之上。
彼礛磻，引微缴，折清风而抎矣。
故昼游乎江河，夕调乎鼎鼎。
“夫黄鹄其小者也。
蔡圣侯之事因是以。
南游乎高陂，北陵乎巫山，饮茹溪流，食湘波之鱼，左抱幼妾，右拥嬖女，与之驰骋乎高蔡之中，而不以国家为事。
不知夫子发方受命乎宣王，系已朱丝而见之也。
“蔡圣侯之事其小者也，君王之事因是以。
左州侯，右夏侯，辇从鄢陵君为寿陵君，饭封禄之粟，而载方府之金，与之驰骋乎云梦之中，而不以天下国家为事，不知夫穰候方受命乎秦王，填邑塞之内，而投已乎黾塞之外。
”襄王闻之，颜色变作，身体战栗。
于是乃以执珪而援之为阳陵君，与淮北之地也。
译文庄辛对楚襄王说：“君王左有州侯右有夏侯，车后又有鄢陵君和寿陵君跟从着，一味过着毫无节制的生活，不理国家政事，如此会使郢都变得很危险。
古诗19首原文翻译古诗19首原文翻译古诗十九首·庭中有奇树庭中有奇树，绿叶发华滋。
攀条折其荣，将以遗所思。
馨香盈怀袖，路远莫致之。
此物何足贵？但感别经时。
译文庭院裏一株珍稀的树，满树绿叶的衬托下开了茂密的花朵，显得格外生气勃勃，春意盎然。
我攀着枝条，折下了最好看的一串树花，要把它赠送给日夜思念的亲人。
花的香气染满了我的衣襟和衣袖，天遥地远，花不可能送到亲人的手中。
只是痴痴地手执著花儿，久久地站在树下，听任香气充满怀袖而无可奈何。
这花有什么珍贵呢，只是因为别离太久，想借著花儿表达怀念之情罢了。
注释：1、奇树：犹“嘉木”，美好的树木。
2、滋：当“繁”解释。
“发华滋”，花开得正繁盛。
3、荣：犹“花”。
4、致：送达。
5、贡：献。
一作“贵”。
赏析：这诗写一个妇女对远行的丈夫的深切的怀念之情。
由树及叶，由叶及花，由花及采，由采及送，由送及思。
全诗八句，可分作两个层次。
前四句诗描绘了这样一幅图景：在春天的庭院里，有一株嘉美的树，在满树绿叶的衬托下，开出了茂密的花朵，显得格外生气勃勃。
春意盎然。
女主人攀着枝条，折下了最好看的一束花，要把它赠送给日夜思念的亲人。
古诗中写女子的相思之情，常常从季节的转换来发端。
因为古代女子受到封建礼教的严重束缚，生活的圈子很狭小，不像许多男子那样，环境的变迁，旅途的艰辛，都可能引起感情的波澜；这些妇女被锁在闺门之内，周围的一切永远是那样沉闷而缺少变化，使人感到麻木。
唯有气候的变化，季节的转换，是她们最敏感的，因为这标志着她们宝贵的青春正在不断地逝去，而怀念远方亲人的绵绵思绪，却仍然没有头。
“庭中有奇树，绿叶发华滋。
攀条折其荣，将以遗所思。
”这两句诗写得很朴素，其中展现的正是人们在日常生活中常常可以见到的一种场面。
但是把这种场面和思妇怀远的特定主题相结合，却形成了一种深沉含蕴的意境，引起读者许多联想：这位妇女在孤独中思念丈夫，已经有了很久的日子吧？也许，在整个寒冬，她每天都在等待春天的来临，因为那充满生机的春光，总会给人们带来欢乐和希望。
文言文原文加翻译文言文原文加翻译文言文是语文考试里的必考内容，下面就让小编给你介绍文言文原文加翻译，欢迎阅读！文言文原文加翻译传是楼记文言文原文昆山徐健庵先生，筑楼于所居之后，凡七楹。
间命工木为橱，贮书若干万卷，区为经史子集四种，经则传注义疏之书附焉，史则日录家乘山经野史之书附焉，子则附以卜筮医药之书，集则附以乐府诗余之书，凡为橱者七十有二，部居类汇，各以其次，素标缃帙，启钥灿然。
于是先生召诸子登斯楼而诏之曰：“吾何以传女曹哉?吾徐先世，故以清白起家，吾耳目濡染旧矣。
盖尝慨夫为人之父祖者，每欲传其土田货财，而子孙未必能世富也;欲传其金玉珍玩、鼎彝尊斝之物，而又未必能世宝也;欲传其园池台榭、舞歌舆马之具，而又未必能世享其娱乐也。
吾方以此为鉴。
然则吾何以传女曹哉?”因指书而欣然笑曰：“所传者惟是矣!”遂名其楼为“传是”，而问记于琬。
琬衰病不及为，则先生屡书督之，最后复于先生曰：甚矣，书之多厄也!由汉氏以来，人主往往重官赏以购之，其下名公贵卿，又往往厚金帛以易之，或亲操翰墨，及分命笔吏以缮录之。
然且裒聚未几，而辄至于散佚，以是知藏书之难也。
琬顾谓藏之之难不若守之之难，守之之难不若读之之难，尤不若躬体而心得之之难。
是故藏而勿守，犹勿藏也;守而弗读，犹勿守也。
夫既已读之矣，而或口与躬违，心与迹忤，采其华而忘其实，是则呻占记诵之学所为哗众而窃名者也，与弗读奚以异哉!古之善读书者，始乎博，终乎约，博之而非夸多斗靡也，约之而非保残安陋也。
善读书者根柢于性命而究极于事功：沿流以溯源，无不探也;明体以适用，无不达也。
尊所闻，行所知，非善读书者而能如是乎!今健庵先生既出其所得于书者，上为天子之所器重，次为中朝士大夫之所矜式，藉是以润色大业，对扬休命，有余矣，而又推之以训敕其子姓，俾后先跻巍科，取?仕，翕然有名于当世，琬然后喟焉太息，以为读书之益弘矣哉!循是道也，虽传诸子孙世世，何不可之有?若琬则无以与于此矣。
居平质驽才下，患于有书而不能读。
原文：邹忌修八尺有（yòu）余，而形貌昳（yì）丽。
朝（zhāo）服衣冠，窥(kuī)镜，谓其妻曰：“我孰与城北徐公美？”其妻曰：“君美甚，徐公何能及君也？”城北徐公，齐国之美丽者也。
忌不自信，而复问其妾曰：“吾孰与徐公美？”妾曰：“徐公何能及君也？”旦日，客从外来，与坐谈，问之客曰：“吾与徐公孰美？”客曰：“徐公不若君之美也。
”明日，徐公来，孰视之，自以为不如；窥镜而自视，又弗如远甚。
暮寝而思之，曰：“吾妻之美我者，私我也；妾之美我者，畏我也；客之美我者，欲有求于我也。
”于是入朝见威王，曰：“臣诚知不如徐公美。
臣之妻私臣，臣之妾畏臣，臣之客欲有求于臣，皆以美于徐公。
今齐地方千里，百二十城，宫妇左右莫不私王，朝廷之臣莫不畏王，四境之内莫不有求于王：由此观之，王之蔽甚矣。
”王曰：“善。
”乃下令：“群臣吏民能面刺寡人之过者，受上赏；上书谏寡人者，受中赏；能谤(bàng)讥于市朝(cháo)，闻寡人之耳者，受下赏。
”令初下，群臣进谏，门庭若市；数月之后，时时而间(jiàn)进；期（jī）年之后，虽欲言，无可进者。
燕、赵、韩、魏闻之，皆朝于齐。
此所谓战胜于朝廷。
译文：邹忌身高八尺多一些，并且容貌光艳美丽。
（一天）早晨穿戴好衣帽，照了照镜子（里自己的形象），对他的妻子说：“我与城北的徐公比，谁更美呢?”他的妻子说：“您美极了，徐公哪能比得上您呢?”城北的徐公，是齐国的美男子。
邹忌不相信自己(比徐公美)，又问他的妾说：“我与徐公相比，谁更美呢?”妾说：“徐公怎能比得上您呀。
”第二天，（有）一位客人从外面来(拜访)，(邹忌)与(他)相坐而谈，（邹忌）问客人：“我和徐公比，谁更美呢?”客人说：“徐公及不上您的美丽啊。
”第二天，徐公来了，邹忌仔细地观察他，自认为（自己的样貌）不如（徐公）美；（又）对着镜子审视自己（的形象），更（感觉）远不如（徐公美）。
晚上，他躺在床上休息时思考这件事，说：“我的妻子认为我美，（是因为）偏爱我；妾认为我美，（是因为）畏惧我；客认为我美，（是因为）想要有求于我。
古诗词原文翻译及赏析古诗词原文翻译及赏析(10篇)在平日的学习、工作和生活里，大家都收藏过令自己印象深刻的古诗吧，古诗是古代中国诗歌的泛称，在时间上指1840年鸦片战争以前中国的诗歌作品。
那么都有哪些类型的古诗呢？下面是小编为大家整理的古诗词原文翻译及赏析，欢迎大家借鉴与参考，希望对大家有所帮助。
古诗词原文翻译及赏析1原文：有怅寒潮，无情残照，正是萧萧南浦。
更吹起，霜条孤影，还记得，旧时飞絮。
况晚来，烟浪斜阳，见行客，特地瘦腰如舞。
总一种凄凉，十分憔悴，尚有燕台佳句。
春日酿成秋日雨。
念畴昔风流，暗伤如许。
纵饶有，绕堤画舸，冷落尽，水云犹故。
忆从前，一点东风，几隔着重帘，眉儿愁苦。
待约个梅魂，黄昏月淡，与伊深怜低语。
译文及注释：作者：佚名译文挟来阵阵寒意的水浪，也有些心事重重；只有西去的阳光，投下惨淡的影子，渐渐地消失；南面的水岸是我送别的地方，你走了，一阵阵萧索的风，带来易水上的苍凉。
那风呵，又吹起来了，吹起河岸上的柳。
受尽霜冻的柳枝啊，落下最后一片黄叶，影子是这样的孤单。
还记得吗，还得那飞絮如雪的时候？我久久瞭望你远去的帆影，直到夜幕降临，浪花飘起来了，是茫茫的烟雾，迷糊了最后一抹夕阳。
只有那孤苦柳树，迎来匆忙的过客，扭动着瘦弱的腰身，好象要轻轻地舞动。
春天里，我们彼此相爱，却在这寒冷的秋季，催生出无数相思的落泪。
回忆起携手并肩时的亲密，那份感伤，就象无数的细绳把我的心捆扎。
笙歌劲舞的画舫，依然绕着河岸缓缓地移动，可是我的心里却是这样的冷落，水在流，云还是那样地飘，只不知道心上的人儿，你在何处。
想着那些相恋的日子，如同一阵吹来的东风，可是那是多么微弱风呵，吹不进重叠的窗帘，只是让这一份相思深深地刻在我的眉间。
我只能等待那个梅花的精灵，在夜阑人静的时候，在月淡星稀的时候，我对她说出自己心中的苦闷，让她传达我对你深深的思念。
注释⑴金明池：词牌名，秦观创调，词咏汴京金明池，故取以为名。
⑵怅：失意，懊恼。
英文原文DescriptionThe AT89C51 is a low-power, high-performance CMOS 8-bit microcomputer with 4K bytes of Flash Programmable and Erasable Read Only Memory (PEROM) and 128 bytes RAM. The device is manufactured using Atmel’s high density nonvolatile memory t echnology and is compatible with the industry standard MCS-51™ instruction set and pin-out. The chip combines a versatile 8-bit CPU with Flash on a monolithic chip, the Atmel AT89C51 is a powerful microcomputer which provides a highly flexible and cost effective solution to many embedded control applications.Features:• Compatible with MCS-51™ Products• 4K Bytes of In-System Reprogrammable Flash Memory• Endurance: 1,000 Write/Erase Cycles• Fully Static Operation: 0 Hz to 24 MHz• Three-Level Program Memory Lock• 128 x 8-Bit Internal RAM• 32 Programmable I/O Lines• Two 16-Bit Timer/Counters• Six Interrupt Sources• Programmable Serial Channel• Low Power Idle and Power Down ModesThe AT89C51 provides the following standard features: 4K bytes of Flash, 128 bytes of RAM, 32 I/O lines, two 16-bit timer/counters, a five vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator and clock circuitry. In addition, the AT89C51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port and interrupt system to continue functioning. The Power Down Mode saves the RAM contents but freezes the oscillator disabling all other chip functions until the next hardware reset.Block DiagramPin Description:VCC Supply voltage.GND Ground.Port 0Port 0 is an 8-bit open drain bidirectional I/O port. As an output port each pin can sink eight TTL inputs. When is are written to port 0 pins, the pins can be used as high impedance inputs.Port 0 may also be configured to be the multiplexed loworder address/data bus during accesses to external program and data memory. In this mode P0 has internal pullups.Port 0 also receives the code bytes during Flash programming, and outputs the code bytes during program verification. External pullups are required during program verification.Port 1Port 1 is an 8-bit bidirectional I/O port with internal pullups. The Port 1 output buffers can sink/source four TTL inputs. When 1s are written to Port 1 pins they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (IIL) because of the internal pullups.Port 1 also receives the low-order address bytes during Flash programming and verification.Port 2Port 2 is an 8-bit bidirectional I/O port with internal pullups. The Port 2 output buffers can sink/source four TTL inputs. When 1s are written to Port 2 pins they are pulled high by theinternal pullups and can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (I IL ) because of the internal pullups.Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (MOVX @ DPTR). In this application it uses strong internal pull-ups when emitting 1s. During accesses to external data memory that use 8-bit addresses (MOVX @ RI), Port 2 emits the contents of the P2 Special Function Register.Port 2 also receives the high-order address bits and some control signals during Flash programming and verification.Port 3Port 3 is an 8-bit bidirectional I/O port with internal pullups. The Port 3 output buffers can sink/source four TTL inputs. When 1s are written to Port 3 pins they are pulled high by theinternal pullups and can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (IIL) because of the pullups.Port 3 also serves the functions of various special features of the AT89C51 as listed below:Port 3 also receives some control signals for Flash programming andverification.RSTReset input. Ahigh on this pin for twomachine cycles while the oscillator is running resets the device.ALE/PROGAddress Latch Enable output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input (PROG) during Flash programming.In normal operation ALE is emitted at a constant rate of 1/6 the oscillator frequency, and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external Data Memory.If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the pin is weakly pulled high. Setting the ALE-disable bit has no effect if the micro controller is in external execution mode.PSENProgram Store Enable is the read strobe to external program memory.When the AT89C51 is executing code from external program memory, PSEN is activated twice each machine cycle, except that two PSEN activations are skipped during each access to external data memory.EA/VPPExternal Access Enable. EA must be strapped to GND in order to enable the device to fetch code from external program memory locations starting at 0000H up to FFFFH. Note, however,Port pin alternate functionsP3.0 RXD (serial input port)P3.1 TXD(serial output port)P3.2 ^int0 (external interrupt0)P3.3 ^int1 (external interrupt1)P3.4 t0 (timer0 external input)P3.5 t1 (timer1 external input)P3.6 ^WR (external data memory write strobe)P3.7 ^rd (external data memory read strobe)that if lock bit 1 is programmed, EA will be internally latched on reset.EA should be strapped to VCC for internal program executions.This pin also receives the 12-volt programming enable voltage(VPP) during Flash programming, for parts that require 12-volt VPP.XTAL1Input to the inverting oscillator amplifier and input to the internal clock operating circuit.XTAL2Output from the inverting oscillator amplifier.Oscillator CharacteristicsXTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier which can be configured for use as an on-chip oscillator, as shown in Figure 1. Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL2 should be left unconnected while XTAL1 is driven as shown in Figure 2. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum voltage high and low time specifications must be observed.Idle ModeIn idle mode, the CPU puts itself to sleep while all the on chip peripherals remain active. The mode is invoked by software. The content of the on-chip RAM and all the special functions registers remain unchanged during this mode. The idle mode can be terminated by any enabled interrupt or by a hardware reset.It should be noted that when idle is terminated by a hard ware reset, the device normally resumes program execution, from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected write to a port pin when Idle is terminated by reset, the instruction following the one that invokes Idle should not be one that writes to a port pin or to external memory.Status of External Pins During Idle and Power Down Modesmode Program memory ALE ^p sen Port0 Port1 Port2 Port3 idle internal 1 1 data data data Data Idle External 1 1 float Data data Data Power down Internal 0 0 Data Data Data DataPower down External 0 0 float data Data data Power Down ModeIn the power down mode the oscillator is stopped, and the instruction that invokes power down is the last instruction executed. The on-chip RAM and Special Function Registers retaintheir values until the power down mode is terminated. The only exit from power down is a hardware reset. Reset redefines the SFRs but does not change the on-chip RAM. The reset should not be activated before VCC is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize.Program Memory Lock BitsOn the chip are three lock bits which can be left unprogrammed (U) or can be programmed (P) to obtain the additional features listed in the table below:Lock Bit Protection ModesProgram lock bits Protection typeLb1 Lb2 Lb31 U U U No program lock features2 P U U Movc instructions executed from external program memory aredisable from fetching code bytes from internal memory, ^ea issampled and latched on reset, and further programming of the flashdisabled3 P P U Same as mode 2, also verify is disable.4 P P P Same as mode 3, also external execution is disabled.When lock bit 1 is programmed, the logic level at the EA pin is sampled and latched during reset. If the device is powered up without a reset, the latch initializes to a random value, and holds that value until reset is activated. It is necessary that the latched value of EA be in agreement with the current logic level at that pin in order for the device to function properly.Programming the Flash：The AT89C51 is normally shipped with the on-chip Flash memory array in the erased state (that is, contents = FFH) and ready to be programmed.The programming interface accepts either a high-voltage (12-volt) or a low-voltage (VCC) program enable signal.The low voltage programming mode provides a convenient way to program the AT89C51 inside the user’s system, while the high-voltage programming mode is compatible with conventional third party Flash or EPROM programmers.The AT89C51 is shipped with either the high-voltage or low-voltage programming mode enabled. The respective top-side marking and device signature codes are listed in the following table.Vpp=12v Vpp=5vTop-side mark AT89C51xxxxyyww AT89C51 xxxx-5 yywwsignature (030H)=1EH(031H)=51H(032H)=FFH (030H)=1EH (031H)=51H (032H)=05HThe AT89C51 code memory array is programmed byte-bybyte in either programming mode. To program any nonblank byte in the on-chip Flash Programmable and Erasable Read OnlyMemory, the entire memory must be erased using the Chip Erase Mode.Programming Algorithm:Before programming the AT89C51, the address, data and control signals should be set up according to the Flash programming mode table and Figures 3 and 4. To program the AT89C51,take the following steps.1. Input the desired memory location on the address lines.2. Input the appropriate data byte on the data lines.3. Activate the correct combination of control signals.4. Raise EA/VPP to 12V for the high-voltage programming mode.5. Pulse ALE/PROG once to program a byte in the Flash array or the lock bits. Thebyte-write cycle is self-timed and typically takes no more than 1.5 ms. Repeat steps 1 through 5, changing the address and data for the entire array or until the end of the object file is reached.Data Polling: The AT89C51 features Data Polling to indicate the end of a write cycle.During a write cycle, an attempted read of the last byte written will result in the complement ofthe written datum on PO.7. Once the write cycle has been completed, true data are valid on all outputs, and the next cycle may begin. Data Polling may begin any time after a write cycle hasbeen initiated.Ready/Busy: The progress of byte programming can also be monitored by the RDY/BSY output signal. P3.4 is pulled low after ALE goes high during programming to indicate BUSY. P3.4is pulled high again when programming is done to indicate READY.Program Verify: If lock bits LB1 and LB2 have not been programmed, the programmedcode data can be read back via the address and data lines for verification. The lock bits cannot be verified directly. Verification of the lock bits is achieved by observing that their features are enabled.Chip Erase: T he entire Flash Programmable and Erasable Read Only Memory array iserased electrically by using the proper combination of control signals and by holding ALE/PROGlow for 10 ms. The code array is written with all “1”s. The chip erase operation must be executed before the code memory can be re-programmed.Reading the Signature Bytes: The signature bytes are read by the same procedure as anormal verification of locations 030H, 031H, and 032H, except that P3.6 and P3.7 must be pulledto a logic low. The values returned are as follows.(030H) = 1EH indicates manufactured by Atmel(031H) = 51H indicates 89C51(032H) = FFH indicates 12V programming(032H) = 05H indicates 5V programmingProgramming InterfaceEvery code byte in the Flash array can be written and the entire array can be erased by usingthe appropriate combination of control signals. The write operation cycle is selftimed and once initiated, will automatically time itself to completion.Table 1 Flash Programming Modesmode RST ^PSEN ALE/^PROG ^EA/Vpp P2.6 P2.7 P3.6 P3.7 Write code data H L H/12V L H H HRead code data H L H H L L H HWrite lockBit-1 H LH/12V H H HH Bit-2 H LH/12V H H L L Bit-3H LH/12V H L H L Chip erase H LH/12V H L L L Read signature syteHLHHLLLLNote: 1.chip erase requires a 10-ms PROG pulseFigure 3. Programming the Flash Figure 4. Verifying the FlashFlash Programming and Verification CharacteristicsTA = 0°C to 70°C, VCC = 5.0 10%Symbol parameter min max Units Vpp ⑴ Programming enable voltage 11.512.5 V Ipp ⑴ Programming enable current1.0 mA 1/Tclcl Oscillator frequency3 24MHZ Tavgl Address setup to ^PSEN low 48Tclcl Tghax Address hole after ^PSEN 48Tclcl Tdvgl Data setup to ^PSEN low 48Tclcl Tghdx Data hole after ^PSEN 48Tclcl Tehsh P2.7(^enable)high to Vpp 48Tclcl Tshgl Vpp setup to ^PSEN low 10 us Tghsl ⑴ Vpp hole after ^PSEN10 us Tglgh ^PSEN width 1 110 us Tavqv Address to data valid 48Tclcl Telqv ^enable low to data valid 48Tclcl Tehqz Data float after ^enable 0 48Tclcl Tghbl ^PSEN high to ^busy low 1.0 us TwcByte write cycle time2.0msNote: 1. Only used in 12-volt programming mode.Flash Programming and Verification Waveforms - High Voltage Mode (VPP = 12V)Flash Programming and Verification Waveforms - Low Voltage Mode (VPP = 5V)Absolute Maximum Ratings*Operating Temperature.................................. -55°C to +125°CStorage Temperature ..................................... -65°C to +150°CVoltage on Any Pinwith Respect to Ground .....................................-1.0V to +7.0VMaximum Operating Voltage............................................. 6.6VDC Output Current...................................................... 15.0 mADC CharacteristicsTA = -40°C to 85°C, VCC = 5.0V 20% (unless otherwise noted)symbo l parameter condition min max unitsVil Input low voltage (except ^EA) -0.5 0.2Vcc-0.1VVil1 Input low voltage(^EA) -0.5 0.2Vcc-0.3VVih Input high voltage Except XTAL1,XTAL2 0.2Vcc+0.9Vcc+0.5 V Vih1 Input high voltage (XTAL1,RST) 0.7Vcc Vcc+0.5 V Vol Output low voltage⑴(ports1,2,3 )Iol=1.6mA 0.45 VVol1 Output lowvoltage⑴(port0,ALE,^PSEN) Ioh=3.2mA 0.45 V Ioh=-60uA,Vcc=-5V+10% 2.4Ioh=-25uA 0.75VccVoh Output high voltage⑴(ports1,2,3 )Ioh=-60uA,Vcc=5V+10% 0.9Vcc VVoh1 Output lowvoltage⑴(port0,ALE,^PSEN) Ioh=-800UA,Vcc=5V+10%2.4 V Ioh=-300uA, 0.75Vcc V Ioh=-80uA 0.9Vcc VIil Logical 0 input current(ports1,2,3)Vin=0.45V -50 uAItl Logical 1 to 0 transitioncurrent(ports 1,2,3)Vin=2V,Vcc=5V+10% -650 uAIli Input leakagecurrent(port 0, ^EA)0.45<Vin<Vcc 50 +10 uARRST Reset pulldown resistor 300 kom Cio Pin capacitance Testfreq=1MHZ,TA=25℃10 pF Icc Power supply current Active mode, 12MHZ 20 mAIdle mode,12MHZ 5 mA Power down mode⑵Vcc=6V 100 uAVcc=3V 40 uA Notes: 1. Under steady state (non-transient) conditions, IOL must be externally limited as follows:Maximum IOL per port pin: 10 mAMaximum IOL per 8-bit port: Port 0: 26 mAPorts 1, 2, 3: 15 mAMaximum total IOL for all output pins: 71 mA2. Minimum VCC for Power Down is 2V.AC Characteristics(Under Operating Conditions; Load Capacitance for Port 0, ALE/PROG, and PSEN = 100 pF;Load Capacitance for all other outputs = 80 pF)External Program and Data Memory CharacteristicsSymbol Parameter 12MHzOscillator16to 24 MHz Oscillator UnitsMin Max Min Max1/T CLCL Oscillator Frequency024MHzT LHLL ALE Pulse Width 127 2T CLCL-40 ns T AVLL Address Valid to ALE Low 43 T CLCL-13 ns T LLAX Address Hold After ALE Low 48 T CLCL-20 ns T LLIV ALE Low to Valid Instruction In 233 4T CLCL-65 ns T LLPL ALE Low to PSEN Low 43 T CLCL-13 ns T PLPH PSEN Pulse Width 205 3T CLCL-20 ns T PLIV PSEN Low toValid Instruction In 145 3T CLCL-45 ns T PXIX InputInstructionHold After PSEN 0 0 ns T PXIZ InputInstructionFloat AfterPSEN 59 T CLCL-10 ns T PXAV PSEN to Address Valid 75 T CLCL-8 ns T AVIV Address to Valid Instruction In 312 5T CLCL-55 ns T PLAZ PSEN Low to Address Float 10 10 ns T RLRH RD Pulse Width 400 6T CLCL-100 ns T WLWH WR Pulse Width 400 6T CLCL-100 ns T RLDV RD Low to Valid Data In 252 5T CLCL-90 ns T RHDX Data Hold After RD 0 0 ns T RHDZ Data Float After RD 97 2T CLCL-28 ns T LLDV ALE Low to Valid Data In 517 8T CLCL-150 ns T AVDV Address to Valid Data In 585 9T CLCL-165 ns T LLWL ALE Low to RD or WR Low 200 300 3T CLCL-50 3T CLCL+50 ns T AVWL Address to RD or WR Low 203 4T CLCL-75 ns T QVWX Data Valid to WR Transition 23 T CLCL-20 ns T QVWH Data Valid to WR High 433 7T CLCL-120 ns T WHQX Data Hold After WR 33 T CLCL-20 ns T RLAZ RD Low to Address Float 0 0 ns T WHLH RD or WR High to ALE High 43 123 T CLCL-20 T CLCL+25 ns External Program Memory Read CycleExternal Data Memory Read CycleExternal Data Memory Write CycleExternal Clock Drive WaveformsExternal Clock Drive符号参数最小值最大值单位024MHz 1/T CLCL OscillatorFrequencyT CLCL Clock Period41.6nsT CHCX High Time15nsT CLCX Low Time15nsT CLCH Rise Time20nsT CHCL Fall Time20ns Serial Port Timing: Shift Register Mode Test Conditions(VCC = 5.0 V 20%; Load Capacitance = 80 pF)符号参数12 MHz Osc VariableOscillator UnitsMi nMaxMin MaxT XLXL Serial Port Clock CycleTime期1.0 12T CLCL usT QVXH Output Data Setup toClock Rising Edge 700 10T CLCL-133nsT XHQX Output Data Hold AfterClock Rising Edge50 2T CLCL-117 nsT XHDX Input Data Hold AfterClock Rising Edge0 0 nsT XHDV Clock Rising Edge toInput Data Valid700 10T CLCL-133 ns Shift Register Mode Timing WaveformsAC Testing Input/Output Waveforms(1)Note: 1. AC Inputs during testing are driven at VCC - 0.5V for a logic 1 and 0.45V for a logic 0. Timing measurements are made at VIH min. for a logic 1 and VIL max. for a logic 0.Float Waveforms(1)Note: 1. For timing purposes, a port pin is no longer floating when a 100 mV change from load voltage occurs. A port pin begins to float when 100 mV change from the loaded VOH/VOL level occurs.Ordering InformationSpeed(MHz) PowerSupply Ordering Code Package Operation Range125V+20%AT89C51-12ACAT89C51-12JCAT89C51-12PCAT89C51-12QC 44A44J40P644QCommercial(0C to 70C)AT89C51-12AI AT89C51-12JI AT89C51-12PI AT89C51-12QI 44A44J40P644QIndustrial(-40C to 85C)16 5V +20%AT89C51-16ACAT89C51-16JCAT89C51-16PCAT89C51-16QC 44A44J40P644QCommercial(0C to 70C)AT89C51-16AI AT89C51-16JI AT89C51-16PI AT89C51-16QI 44A44J40P644QIndustrial(-40C to 85C)20 5V +20%AT89C51-20ACAT89C51-20JCAT89C51-20PCAT89C51-20QC 44A44J40P644QCommercial(0C to 70C)AT89C51-20AI AT89C51-20JI AT89C51-20PI AT89C51-20QI 44A44J40P644QIndustrial(-40C to 85C)24 5V +20%AT89C51-24ACAT89C51-24JCAT89C51-24PCAT89C51-24QC 44A44J40P644QCommercial(0C to 70C)AT89C51-24AI AT89C51-24JI AT89C51-24PI AT89C51-24QI 44A44J40P644QIndustrial(-40C to 85C)Package Type44A 44 Lead, Thin Plastic Gull Wing Quad Flatpack (TQFP)44J 44 Lead, Plastic J-Leaded Chip Carrier (PLCC)40P6 40 Lead, 0.600” Wide, Plastic Dual Inline Package (PDIP)44Q 44 Lead, Plastic Gull Wing Quad Flatpack (PQFP)P89C51 Special Function RegistersSYMBOL DESCRIPTION BYTESADDRESSBIT ADDRESS, SYMBOLACC Accumulator E0H E7 E6 E5 E4 E3 E2 E1 E0ACC.7 ACC.6 ACC.5 ACC.4 ACC.3 ACC.2 ACC.1 ACC.0 B* B register F0H F7 F6 F5 F4 F3 F2 F1 F0B.7 B.6 B.5 B.4 B.3 B.2 B.1 B.0 DPH Data Pointer High 83HDPL Data Pointer Low 82HIE Interrupt Enable A8H AF –- –- AC AB AA A9 A8EA ES ET1 EX1 ET0 EX0 IP* Interrupt Priority B8H –- –- –- BC BB BA B9 B8–- –- –- PS PT1 PX1 PT0 PX0 P0* Port 0 80H 87 86 85 84 83 82 81 80P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 P1* Port 1 90H 97 96 95 94 93 92 91 90P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0P2* Port 2 A0H A7 A6 A5 A4 A3 A2 A1 A0P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P3* Port 3 B0H B7 B6 B5 B4 B3 B2 B1 B0P3.7 P3.6 P3.5 P3.4 P3.3 P3.2 P3.1 P3.0 PCON Power Control 87H 8D –- –- –- –- –- –- –-SMODPSW* Program StatusWord D0H D7 D6 D5 D4 D3 D2 D1 D0 CY AC F0 RS1 RS0 OV –- PSBUF Serial Data Buffer 99HSCON* Serial Control 98H 9F 9E 9D 9C 9B 9A 99 98SM0 SM1 SM2 REN TB8 RB8 TI RI SP Stack Pointer 81HTCON* Timer ControlControl 88H 8F 8E 8D 8C 8B 8A 89 88 TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0TH0 Timer High 0 8CHTH1 Timer High 1 8DHTL0 Timer Low 0 8AHTL1 Timer Low 1 8BHTMOD Timer Mode 89H GATE C/^T M1 M0 GATE C/^T M1 M0 * SFRs are bit addressable.– Reserved bits.. Reset value depends on reset source.。
