当前位置：文档之家 › 北科大计组原理实验报告_简单模型机与Cache控制器

北科大计组原理实验报告_简单模型机与Cache控制器

  • 格式：doc
  • 大小：977.50 KB
  • 文档页数：15

北京科技大学计算机与通信工程学院实验报告实验名称：简单模型机与Cache控制器学生姓名：专业：计算机科学与技术班级：学号：指导教师：实验成绩：实验地点：机电楼301实验时间：2015 年 6 月10 日一、实验目的与实验要求1、实验目的（1）掌握一个简单CPU 的组成原理。

（2）在掌握部件单元电路的基础上，进一步将其构造一台基本模型计算机。

（3）为其定义五条机器指令，编写相应的微程序，并上机调试掌握整机概念。

（4）掌握Cache 控制器的原理及其设计方法。

（5）熟悉FPGA应用设计及EDA 软件的使用。

（6）熟悉QuartusII软件的使用及FPGA应用设计。

2、实验要求（1）验证性实验：简单模型机设计实验（2）掌握cache控制器的原理和方法二、实验设备（环境）及要求实验箱，Window 8，QuartusⅡ软件三、实验内容与步骤1、实验1（1）实验原理本实验要实现一个简单的CPU，并且在此CPU的基础上，继续构建一个简单的模型计算机。

CPU由运算器（ALU）、微程序控制器（MC）、通用寄存器（R0），指令寄存器（IR）、程序计数器（PC）和地址寄存器（AR）组成，如图3.32所示。

这个CPU在写入相应的微指令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中，CPU必须和主存挂接后，才有实际的意义，所以还需要在该CPU的基础上增加一个主存和基本的输入输出部件，以构成一个简单的模型计算机。

本模型机共有五条指令：IN（输入）、ADD（二进制加法）、OUT（输出）、JMP（无条件转移），HLT（停机），其指令格式如下表3.12所示（高4位为操作码）：其中，JMP为双字节指令，其余均为单字节指令，********为addr对应的二进制地址码。

微程序控制器实验的指令是通过手动给出的，现在要求CPU自动从存储器读取指令并执行。

（2）实验步骤CPU采用微程序控制器作为控制器构建的简单模型机实验步骤如下：①写入实验程序，并进行校验，分两种方式，手动写入和联机写入。

（以下为联机写入）联机软件提供了微程序和机器程序下载功能，以代替手动读写微程序和机器程序，但微程序和机器程序得以指定的格式写入到以TXT为后缀的文件中，微程序和机器程序的格式如下：; //***** Start Of Main Memory Data *****//$P 00 20 ; START: IN R0 从IN单元读入数据送R0$P 01 00 ; ADD R0,R0 R0和自身相加，结果送R0$P 02 30 ; OUT R0 R0的值送OUT单元显示$P 03 E0 ; JMP START 跳转至00H地址$P 04 00 ;$P 05 50 ; HLT 停机; //***** End Of Main Memory Data *****//; //** Start Of MicroController Data **//$M 00 000001 ; NOP$M 01 006D43 ; PC->AR,PC加1$M 03 107070 ; MEM->IR, P<1>$M 04 002405 ; R0->B$M 05 04B201 ; A加B->R0$M 1D 105141 ; MEM->PC$M 30 001404 ; R0->A$M 32 183001 ; IN->R0$M 33 280401 ; R0->OUT$M 35 000035 ; NOP$M 3C 006D5D ; PC->AR,PC加1; //** End Of MicroController Data **//（如果要让程序不循坏，要把$P 04 00 ; 改成$P 04 05 ; ）选择联机软件的“转储”->“装载”功能将该格式（*.TXT）文件装载入实验系统。

选择联机软件的“转储”->“刷新指令区”可以读出下位机所有的机器指令和微指令，并在指令去显示。

根据对实验原理的描述给出实验接线图。

②运行微程序运行时也分两种情况：本机运行和联机运行。

（以下为联机运行）将MC单元的编程开关置为“运行”档，MEM单元的编程开关也置为“运行”档，进入软件界面，选择菜单命令“实验”->“简单模型机”，打开简单模型机数据通路图。

按动CON单元的总清零CLR，然后通过软件运行程序，选择相应的功能命令，即可联机运行、监控、调试程序，当模型机执行完JMP指令后，检查OUT单元显示的数是否为IN 单元值的2倍。

2、实验2（1）实验原理Cache是介于CPU和主存之间的小容量存储器，包括管理在内的全部功能由硬件实现，对程序员是透明的，在一定程度上解决了CPU和主存之间的速度差异。

与主存容量相比，Cache的容量很小，它保存的内容只是内存内容的一个子集，且Cache与主存的数据交互以块为单位。

把主存中的块放到Cache中时必须把主存地址映射到Cache中，即确定位置的对应关系，并采用硬件实现，以便CPU给出的访存地址能够自动变换成Cache地址。

由于程序访问的局部性，使得主存的平均读出时间接近Cache的读出时间，大大提高了CPU的访存效率。

地址映射方式有全相联方式、直接相联方式、组相联方式，本实验采用的是直接方式，这种变换方式简单而直接，硬件实现很简单，访问速度也比较快，但是块的冲突率比较高。

其主要原则是：主存中一块只能映象到Cache的一个特定的块中。

假设主存的块号为B，Cache的块号为b，则它们之间的映象关系可以表示为：b = B mod Cb其中，Cb是Cache的块容量。

设主存的块容量为Mb，区容量为Me，则直接映象方法的关系如图3.19所示。

把主存按Cache的大小分成区，一般主存容量为Cache容量的整数倍，主存每一个分区内的块数与Cache的总块数相等。

直接映象方式只能把主存各个区中相对块号相同的那些块映象到Cache中同一块号的那个特定块中。

例如，主存的块0只能映象到Cache 的块0中，主存的块1只能映象到Cache的块1中，同样，主存区1中的块Cb（在区1中的相对块号是0）也只能映象到Cache 的块0中。

根据上面给出的地址映象规则，整个Cache 地址与主存地址的低位部分是完全相同的。

直接映象方式的地址变换过程如图3.20 所示，主存地址中的块号B 与Cache 地址中的块号b 是完全相同的。

同样，主存地址中的块内地址W 与Cache 地址中的块内地址w 也是完全相同的，主存地址比Cache 地址长出来的部分称为区号E。

Cache 和CPU 以及存储器的连接如图3.21 所示，本实验要在FPGA 中实现Cache 及其地址变换逻辑（也叫Cache 控制器），采用直接相联地址变换，只考虑CPU 从Cache 读数据，不考虑CPU 写回数据的情况。

（2）实验步骤; //************************************** //; // //; // Cache 控制器实验指令文件//; // //; // By TangDu CO.,LTD //; // //; //************************************** //; //***** Start Of Main Memory Data ****** //$P 00 11 ; 数据$P 01 22$P 02 33$P 03 44$P 04 55$P 05 66$P 06 77$P 07 88$P 08 99$P 09 AA$P 0A BB$P 0B CC$P 0C DD$P 0D EE$P 0E FF$P 0F 00; //****** End Of Main Memory Data ******* //①用联机软件的“转储”->“装载”功能将该格式（*.TXT）文件装载入实验系统。

装入过程中，在软件的输出区的“结果”栏会显示装载信息，如当前正在装载的是机器指令还是微指令，还剩多少条指令等。

②联机软件在启动时会读取所有机器指令和微指令，在指令区显示，软件启动后，也可以选择菜单命令“转储”->“刷新指令区”读取下位机指令，并在指令区显示。

点击指令区的…主存‟TAB 按钮，两列数据中显示了主存的所有数据，第一列为主存地址，第二列为该地址中的数据。

对上面文件检查机器程序是否正确，如果不正确，则说明写入操作失败，应重新写入，可以通过联机软件单独修改某个单元的指令，单击需修改单元的数据，此时该单元变为编辑框，输入2 位数据并回车，编辑框消失，写入数据以红色显示。

③CPU 访问主存地址由CON 单元的SD17…SD10 模拟给出，如00000001。

CPU 访问主存的读信号由CON 单元的K7 模拟给出，置K7 为低，可以观察到FPGA单元上的L8 指示灯亮，L0…L7 指示灯灭，表示Cache 失效。

此时按动KK+按钮四次，注意数据总线和地址总线上的指示灯的变化情况，地址会依次加一，数据总线上显示的是当前主存数据，按动四次KK+按钮后，L8 指示灯变灭，L0…L7 上显示的值即为Cache 送往CPU 的数据。

④重新给出主存访问地址，如00000011，L8 指示灯变灭，表示Cache 命中，说明第0 块数据已写入Cache。

⑤记住01H 单元的数据，然后通过联机软件，修改01H 单元的数据，重新给出主存访问地址00000001，再次观察L0-L7 指示灯表示的值是01H 单元修改前的值，说明送往CPU 的数据是由Cache 给出的。

⑥重新给出大于03H 地址，体会Cache 控制器的工作过程。

四：实验结果与分析1、实验1连接的实验线路：IN指令：ADD指令：OUT指令：停机指令：2、实验2五：结论（讨论）1、实验结论（1）基本掌握了一个简单CPU 的组成原理。

（2）基本掌握leCache 控制器的原理及其设计方法。

（3）熟悉了FPGA应用设计及EDA 软件的使用。

（4）熟悉了QuartusII软件的使用及FPGA应用设计。

2、讨论几次实验下来，我对计算机组成原理这门课有了更深的了解。

希望以后有更多的机会接触这类实验。

六、教师评审。

合集下载

计算机组成原理cache课程报告

计算机组成原理cache课程报告

计算机组成原理课程报告学号：班级：姓名：Cache的发展历程及应用在计算机组成原理课学过Cache之后我才发现原来我对Cache了解的如此之少，以前在买电脑时经常看到一级缓存、二级缓存和三级缓存，然而当时并不懂这是什么东西，现在学过Cache 之后才知道了缓存在电脑中的地位.原来Cache在提高计算机速度方面有如此大的作用。

那么就让我们来了解一下Cache的发展历程。

经过我查资料得知,Cache一词来源于法语，其原意是“藏匿处，隐秘的地方”,而自从被应用于计算机科学之后，就已经成为了英语中的一个计算机体系结构专有名词。

Sun Microsystems 的前首席科学家Billy Joy，作为BSD unix，csh，vi,NFS，java，TCP/IP等的发明者，他曾经说过，在计算机科学领域，如果没有了cache的发明，其他的一切发明都将失去意义。

而正是他，将给予分页的虚拟内存系统引入了Unix,影响了之后所有的新操作系统开发。

Cache的出现正是为了解决CPU日益增长的核心时钟频率以及系统主内存日益落后的速度之间的矛盾①。

这就是Cache解决的主要问题。

那么，这个问题是怎样显现出来以及Cache是如何出现的呢？纵观PC系统和CPU二十年的发展，随着半导体加工工艺水平的不断提高,集成电路技术的不断进步，导致生产成本不断降低，CPU的功能不断增强，运算速度越来越快，CPU和存储器的性能都有了很大的提高。

CPU频率的提高，必然要求系统中存储器的存取速度要提高，还要求其容量要增大。

主存储器DRAM容量的提高还是比较快的，但是DRAM读取时间的提高却很慢。

从而在速度上与CPU主频的提高产生了极不相配的情况,这样会影响整个系统的性能.二十年来,CPU 设计的问题之一就是解决高速CPU和低速DRAM之间的平衡或匹配问题，以求系统性能的整体提高。

在它们之间加入高速缓冲存储器Cache，就是这个问题的解决方案之一。

计算机组成原理实验八简单模型计算机实验

计算机组成原理实验八简单模型计算机实验

计算机组成原理实验八简单模型计算机实验好嘞，以下是为您创作的关于“计算机组成原理实验八简单模型计算机实验”的文案：咱们今天来聊聊计算机组成原理实验里那个有趣的实验八——简单模型计算机实验。

我还记得我第一次接触这个实验的时候，那心情，既兴奋又紧张。

走进实验室，满屋子的计算机设备，还有各种线路，感觉就像走进了一个神秘的科技王国。

这个实验啊，可真是不简单。

它就像是给我们搭了一个小小的计算机世界，让我们亲手去揭开它的神秘面纱。

在实验开始之前，咱们得先搞清楚实验的目的。

说白了，就是要通过自己动手操作，搞明白计算机到底是怎么工作的。

你想想，平时咱们用电脑，刷网页、打游戏，可从来没想过这背后的原理吧？实验的设备也挺有意思的。

那些小小的芯片、电路板，看起来不起眼，可组合在一起就能实现神奇的功能。

就像咱们小时候玩的积木，一块一块拼起来，就能变成各种各样的形状。

在实验过程中，我们得小心翼翼地连接线路，稍有差错，可能就前功尽弃。

我当时啊，紧张得手心里都是汗，眼睛紧紧盯着那些线路，生怕接错了。

还记得有一次，我旁边的同学因为太着急，把一根线接错了，结果计算机怎么都运行不起来。

大家一起帮他找问题，最后发现就是那根小小的线惹的祸。

重新接好之后，计算机成功运行的那一刻，大家都欢呼起来。

做这个实验，还得有耐心。

有时候为了调试一个程序，可能得反复尝试好多遍。

但每次成功一点点，那种成就感就会油然而生。

比如说，我们要设计一个简单的加法运算程序。

从最开始的编写代码，到把代码加载到计算机里运行，每一步都充满了挑战。

可能第一次运行的时候，结果不对，那咱们就得仔细检查代码，看看是哪个逻辑出了问题。

也许是一个符号写错了，也许是一个步骤顺序错了。

当我们终于让计算机准确地算出加法结果的时候，那种喜悦真的难以言表。

就好像我们亲手创造了一个小小的奇迹。

通过这个实验，我们不再只是计算机的使用者，而是变成了它的创造者。

我们真正理解了计算机内部的那些奥秘，知道了数据是怎么存储的，指令是怎么执行的。

北京科技大学计算机控制系统实验报告

北京科技大学计算机控制系统实验报告

北京科技大学计算机控制系统实验报告计算机控制技术课程实验报告书姓名：班级：学号：专业：学院：指导老师：孙昌国完成日期： 4月5日星期三实验一输入与输出通道1、实验目的（1）学习A/D 转换器原理及接口方法，并掌握ADC0809 芯片的使用；（2）学习D/A 转换器原理及接口方法，并掌握TLC7528 芯片的使用。

2、实验内容（1）编写实验程序，将－5V ~ +5V 的电压作为ADC0809 的模拟量输入，将转换所得的8 位数字量保存于变量中。

（2）编写实验程序，实现D/A 转换产生周期性三角波，并用示波器观察波形。

3、实验设备PC 机一台、TD-ACC+实验系统一套、i386EX 系统板一块4、实验原理与步骤4.1 A/D 转换实验原理根据实验内容的第一项要求，能够设计出如图 1.1 所示的实验线路图。

单次阶跃模数转换单元控制计算机图1.1 A/D 转换实验线路图图 1.1中，AD0809 的启动信号“STR”是由控制计算机定时输出方波来实现的。

“OUT1” 表示386EX 内部1＃定时器的输出端，定时器输出的方波周期等于定时器时常。

主程序流程如图1.2所示。

图1.2 主程序流程图4.2A/D转换实验步骤1)按图1.1接线，连接好后，仔细检查，无错误后开启设备电源。

2)装载完程序后，自行设置程序起点，将光标放在起点处，再经过调试菜单项中设置起点或者直接点击设置起点图标，即可将程序起点设在光标处。

3)加入变量监视，打开“设置”菜单项中的“变量监视”窗口或者直接点击“变量监视”图标，将程序中定义的全局变量“AD0～AD9”加入到变量监视中。

4)在主程序JMP AGAIN 语句处设置断点。

5)打开虚拟仪器菜单项中的万用表选项或者直接点击万用表图标，选择“电压档”用示波器单元中的“CH1”表笔测量图1.1中的模拟输入电压“Y”端，点击虚拟仪器中的“运行”按钮，调节图1.1 中的单次阶跃中的电位器，确定好模拟输入电压值。

计算机组成原理实习报告

计算机组成原理实习报告

一、实习目的本次实习旨在通过实际操作，加深对计算机组成原理理论知识的理解，提高动手实践能力。

通过实习，使学生熟悉计算机系统的基本组成，了解计算机各部件的功能和相互关系，掌握计算机组成原理的基本实验方法和技能。

二、实习内容1. 计算机系统组成结构实验（1）实验目的：了解计算机系统的基本组成，熟悉各部件的功能和相互关系。

（2）实验内容：观察计算机硬件组成，包括主板、CPU、内存、硬盘、显卡等，了解各部件的功能和作用。

（3）实验步骤：1）观察计算机硬件组成，了解各部件的名称和功能。

2）了解主板、CPU、内存、硬盘、显卡等部件之间的连接关系。

3）分析计算机系统的工作原理。

2. 计算机组成原理实验（1）实验目的：加深对计算机组成原理理论知识的理解，提高动手实践能力。

（2）实验内容：1）静态随机存储器（RAM）实验：学习静态RAM的存储方式，并执行写数据和读数据的操作。

2）指令系统实验：掌握机器指令的编写与执行过程，了解算术运算指令、逻辑运算指令、标志位的作用等。

3）微程序控制器实验：了解微程序设计的方法，掌握微程序控制器的工作原理。

4）流水线CPU实验：理解流水CPU的工作原理，掌握流水线的基本概念和性能分析。

（3）实验步骤：1）按照实验指导书的要求，连接实验电路。

2）进行静态RAM的读写操作，观察实验结果。

3）编写汇编语言程序，执行算术运算、逻辑运算等指令，观察标志位的变化。

4）设计微程序控制器，实现简单指令的执行。

5）分析流水线CPU的时空图，计算吞吐率和加速比。

3. 计算机组成原理综合实验（1）实验目的：综合运用计算机组成原理知识，设计并实现一个简单的计算机系统。

（2）实验内容：1）设计一个简单的计算机系统，包括CPU、内存、输入输出设备等。

2）编写汇编语言程序，实现特定功能。

3）实现系统的输入输出操作。

（3）实验步骤：1）根据实验要求，设计计算机系统的硬件结构。

2）编写汇编语言程序，实现系统功能。