数字逻辑自测题5

《数字电路与逻辑设计》模拟卷（考试时间 120分钟）姓名 学号 班级一．填空题（每空2分，共20分）1．(A2.C)16=( )102．(110001000001)2421码=( )103．已知[X]反=1.1010，那么[X]真值=（ ）。

4．)13,11,10,5,1()15,14,9,8,6,2,0(),,,(d D C B A F ∑∑+=，其最简与或式=F （ ）。

5．分析右图所示电路的逻辑关系， 写出相应的逻辑表达式F为（）。

6．设计一个158进制的计数器，最少需要（ ）个触发器。

7．当用D 触发器实现T ’触发器功能时，则D 端应接（ ）端。

8．模为2n 的扭环形计数器，其无用状态数为（ ）。

A B CD E FF9．如下图所示逻辑部件，其中各方框中采用模N 的计数器作N 次分频器，则Z 输出的频率是（ ）。

10．时序逻辑电路使用时钟脉冲CP 上升沿更新状态的边沿触发器，已知CP 及输入X 的波形如下图所示，则X 的取值（从左向右）是（ ）。

二．单项选择题（每小题1分，共10分）1．与二进制0101等值的余3码是（ ）。

（1）1010 （2）1000 （3）0001 （4）0011 2．二进制数011001的典型格雷码是（ ）。

（1）011011 （2）101101 （3）010111 （4）010101 3．表达式F=AB 可用来表示（ ）。

（1）A<B （2）A>B （3）A>B （4）A<B4．如将TTL “与非”门仅作为“非”门使用，则多余输入端应做（ ）处理。

（1）全部挂高 （2）其中一个接地 （3）全部接地 （4）部分接地 5．标准与或式是由（ ）构成的逻辑表达式。

（1）与项相或 （2）最小项相或 （3）最大项相与 （4）或项相与 6． 如图所示由两个”与非”门构成的基本触发器,欲使该触发器保持现态，则该触发器输入信号应为( )。

（1）S=R=0 （2）S=R=1 （3）S=1 R=0 （4）S=0 R=17．n 位二进制译码器与门阵列中，共有（ ）个二极管。

数字逻辑考试题(一)一、填空（每空1分，共17分）1. （1011.11）B =（ ） D =（ ）H2. （16）D =（ ）8421BCD 码。

3. 三态门的输出有 输出高电平 、输出低电平 、 输出高阻态 三种状态。

4. 试举出CMOS 三个电路的优点 、 、 。

5. )(CD B B A Y +=则其对偶式Y ’为 。

6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。

7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。

8. 半导体存储器对存储单元的寻址一般有 和矩阵译码两种方式。

9. 一片8K ×8位的ROM 存储器有 个字，字长为 位。

10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。

11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。

12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。

13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。

二、选择（5分） 1. DE BC A Y +=的反函数为Y =（ ）。

A. E D C B A Y +++⋅= B. E D C B A Y +++⋅=C. )(E D C B A Y +++⋅=D. )(E D C B A Y +++⋅=2. 下列哪个元件是CMOS 器件（ ）。

A. 74S00B. 74LS00C. 74HC00D. 74H003. 十进制数25用8421BCD 码表示为（ ）。

A. 10101B. 0010 0101C. 100101D. 101014. 若用1表示高电平，0表示低电平，则是（ ）。

A. 正逻辑B. 负逻辑C. 正、负逻辑D. 任意逻辑5. 下逻辑图的逻辑表达式为（ ）。

A. AC BC AB Y =B. BC AC AB Y ++=C. BC AC AB Y ++=D. BC AC AB Y =6. 三态门的逻辑值正确是指它有（ ）。

数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。

如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。

2. 描述数字逻辑中的“或”操作。

答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。

只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。

3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。

如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。

4. 解释数字逻辑中的“异或”操作。

答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。

如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。

5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。

如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。

6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。

在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。

7. 简述D触发器的工作原理。

答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。

当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。

8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。

XX 大 学 试 题课程名称 数字逻辑电路设计 开课学院使用班级 考试日期苏 大 学 试题 第3 页苏大 学 试题第4 页四、根据下图波形写出其逻辑关系表达式Z=F(A,B,C) （10分）A B C Z五、分析题：某同步时序逻辑电路如图所示。

（12分）(1) 写出该电路激励函数和输出函数； (2) 画出输出矩阵和激励矩阵； (3) 画出状态表和状态图；(4）设各触发器的初态均为0，试画出下图中Q1、Q2和Z 的输出波形。

数字逻辑模拟试卷2答案一、填空题（每空1分，计20分） 1、(45)6=(35)8=(11101)2=(00101001)84212、若X= 138/512，则[X]反=（0.01000101），[－X]补=（1.10111011）。

3、若[X]补=101100，则X=（-100100），[X/2]补=（110110）。

4、若X=10100110，[X]Gray 码=(11110101)。

5、用n 位补码（含一位符号位）表示定点整数，其表示的数值范围是(-2n-1～2n-1-1)6、VHDL 程序一般由（实体）和结构体两部分组成,其中结构体的基本描述方法有(数据流描述法)、行为描述法和结构描述法。

7、信息码1010对应的奇校验汉明码的长度是（7位）。

8、函数F= A+BC 的反函数是（)(C B A ）。

9、集成芯片的集成度是以（等效门电路的数量）来衡量的。

10、三态门的三种输出状态是高电平、低电平和（高阻状态）。

11、正负逻辑的约定中，正逻辑是指（高电平表示1；低电平表示0）。

12、触发器的触发方式有直接电平触发、电平触发和（脉冲触发）、（边沿触发）几种。

13、对组合逻辑电路而言，PLD 的理论依据是（任何组合逻辑函数都可以用与-或式表示）。

14、ISP 指的是（在系统可编程技术）二、选择题（每题有一个或多个正确答案，每题1分计10分）1、A2、D3、B ，C4、A ，D5、A ，B ，D6、A ，B ，C7、A ，B ，C8、B9、B ，D 10、C 三、按要求化简下列函数（14分）1．用代数法求函数 F = A B + A B C + B C 的最简“与-或”表达式。

1 : VOL表示什么含义(2分）A:输出低电平B:输入高电平C:输出高电平D:输入低电平您选择的答案: 正确答案： A知识点：O即output,表示输出；L即low，表示低电平----------------------------------------------------------------------------2 : 下列说法不正确的是（）(2分）A:同一个逻辑函数的不同描述方法之间可相互转换B:任何一个逻辑函数都可以化成最小项之和的标准形式C:具有逻辑相邻性的两个最小项都可以合并为一项D:任一逻辑函数的最简与或式形式是唯一的您选择的答案: 正确答案：D知识点：一个逻辑函数的最简与或式形式不是唯一的----------------------------------------------------------------------------3 : 二—十进制译码器输入为（）(2分）A:BCD代码B:三位二进制数C:十进制数D:二十进制数您选择的答案: 正确答案： A知识点：二—十进制译码器的逻辑功能是将输入BCD码的10个代码译成10个高、低电平输出信号----------------------------------------------------------------------------4 : 触发器的状态转换图如下，则它是：（）(5分）A:T触发器B:SR触发器C:JK触发器D:D触发器您选择的答案: 正确答案： A知识点：见T触发器状态转换图----------------------------------------------------------------------------5 : 分析图中所示输入、输出Q的波形。

则该触发器为( ) (5分）A:上升沿触发的JK触发器B: 上升沿触发的SR触发器C:下降沿触发的JK触发器D:下降沿触发的SR触发器您选择的答案: 正确答案： C知识点：参考JK触发器和SR触发器的特性表----------------------------------------------------------------------------6 : +17的8位二进制补码是（）(2分）A:11110001B:11101111C:01101111D:00010001您选择的答案: 正确答案：D知识点：符号位用0表示正号，后面的数转换为七位等值的二进制数。

数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。

5、[X]反=0.1111，[X]补= 0.1111。

6、-9/16的补码为1.0111，反码为1.0110 。

7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。

9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。

10、1⊕⊕=B A F ，其最小项之和形式为_ 。

AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。

12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。

13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。

二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。

（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。

（5分） 答：7进制计数器。

4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。

（5分）5分 注：答案之一。

三、分析题（30分）1、分析以下电路，说明电路功能。

（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。

数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。

答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。

如果两个输入相同，输出为0。

其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。

而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。

3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。

答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。

每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。

数字电路自测题（§1-§5）第1章数字逻辑基础选择题1. （135．6）8＝（93. 75 ）102. （93. 75）10＝（5D.C）163. （35.85）10＝（100011.110）2保留3位。

4. （11110101．11011）2＝（356.66）85. （11110101．11011）2＝（F5.D8）86. （674.35）8＝（1BC.74 ）167. 与(11010101.1101)2相等的数有（A B C）。

A.（325. 64）8；B. (D5. D)16；C.（213. 8125）10；D.（1110101．110100）8421BCD；E.（10111．1000110101）；8421BCD8.（11011001．11）2=（217．75）10=（010*********.10101000）余3 BCD9．八进制数(573. 4)8的十六进制数是 C 。

A.（17C.4)16；B. (16B.4)16；C. (17B.8)16；D. (17B. 5)1610.用0，1两个符号对100个信息进行编码，则至少需要B 。

A. 8位；B. 7位；C. 9位；D. 6位；11. BCD代码(100011000100)表示的数为(594)10，则该BCD代码为 C 。

A. 8421BCD码；B. 余3BCD码；C. 5421BCD码；D. 2 421 BCD码；12. BCD代码(100011000100)表示的数为(1117)8，则该BCD代码为 B 。

A. 8421BCD码；B. 余3BCD码；C. 5421BCD码；D. 2 421 BCD码；填空题1．将二进制、八进制和十六进制数转换为十进制数的共同规则是按权展开。

2．十进制数26.625对应的二进制数为；十六进制数5FE对应的二进制数为。

3. 二进制数1101011.011B对应的十进制数为，对应的8421 BCD码为。