当前位置：文档之家 › 基于CPLD的低频双路信号源的设计与实现

基于CPLD的低频双路信号源的设计与实现

  • 格式：pdf
  • 大小：149.73 KB
  • 文档页数：2
主 控 电 路 （ Ｌ ＣＰ Ｄ） ｊ ＼ Ｄ／ Ａ — ／
转换 —入 集成
— 电路 运 放 电路
按键控
卜
．
制电路 —＿， １／
图 ２ ８位 Ｔ型 电 阻 网络 ＤＡ 转 换 电路 原 理 图 ／
Ｃ Ｌ 芯片 中 。Ｖ Ｄ ＰＤ Ｈ Ｌ高速 集 成 电路硬 件描 述语 言 ， 设计 复杂 数字
要 的程序 。
１４ Ｄ／ 转 换 电 路 ． Ａ
ｅ ｉｘ ０ ｔｅ — — 输 出正弦 波 ｌｆ ＝ １ １ ｈｎ ｓ
ｃｓ ｓ ａ ｅ ａｉ
设计 中采 用 ８ Ｔ型 电阻 网络 Ｄ Ａ 转换 电路 。 图 ２的 电路 位 ／ 在 ｅ ： ｂ＜ ０： 中主 要采 用～ 个运 算 放大 电路和 一 个 ７ Ｈ ２ ５ ４ Ｃ ４ Ｄ数 字集 成 芯 片完 Ｗ ｈ ｎ １ ＞ ＝ 成 。 放 电路 的作用 是稳 定 输 出电流 ， 输 出幅度 稳 定 。 ４ Ｃ ４ Ｄ 运 使 ７Ｈ ２ ５
＿ ＿
ｎ
ｎ‘ＶＤ － Ｔ ＤＶ
ｅ ｔｔ ｘ ｄｉ ｎ ｉ ｂｘ ｚ ｓ ｙ
￣
ｐ ｒ （ ｉ ｔｇ ｒ ａ ｇ ２ ； ｏ ｔａ： ｉ ｅ ｅ ｎ ｅ０ ｔ １ ７ ｎｎ ｒ ｏ
ｅｋ：ｎｓｄ ｌｇｉ ｌ ｉ ｔ ｏ ｃ￣
由公 式可 得 ， 调节 电阻和 电容的 大 小 ， 可改 变震 荡 频率 。因 电 容大 小不 易 调节 ，所 以 ，电路 采 用 调节 电阻 的大 小来 改变 输 出频 率 。由于 本 电路是 输 出两 个 时钟 频率 ， 而大 小基 本相 同， 以有两 所
１ 硬 件 原 理 设 计
１ １ 电 路 原 理 说 明 ．
电路主 要 由时 钟 电路 、 键控 制 电路 、 控 电路 （ Ｐ Ｄ 、 Ａ 按 主 Ｃ Ｌ ） Ｄ／ 转换 电路 、 高速集 成运放 电路和 辅助 电路组成 。 电路原理如 图 １ 示。 所
卜 、
时钟 电路 高速
Ⅵ ｅ ２ ＝＞ ： ５５ ｎ １ ７ ｂ＜ ２ ： ｗｈｅ ｔ ｒ＝） ＜ ０； ｎ ｏｈｅｓ ｂ ＝ ｅ ｄ ａ ｅ ｎ ｃｓ ；
ｅ ｉ（＝ １０ ）ｈｎ —— 输 出方 波 ｌｆｘ １ ｔｅ ｓ
ｉ （＜ ４ ｈ ｅ ｆ ａ ６ ）ｔ ｎ
ｂ＜ ５ ＝２ ５：
ｅｓ ｌｅ
个 电位器 ； 节输 出频 率互 不影 响 。 调
１３ 主 控 电 路 ｛ ＰＭ５ ０） ． Ｅ ７
ｂ ｂ ｆ ｒ ｎ ｅ ｅ ｎ ｅ０ｔ ５ ） ： ｕ ｅ ｔ ｇ ｒ ａ ｇ ２ ５ ； ｉ ｒ ｏ
ｅ ｄｂ ｘｚ ｎ ｘ ｄ： ａｃ ｉｅ ｔｒ ｆｂ ｘ ｄｉ ｒ ｈｔｃｕ ｅｑ ｏ ｘ ｚ ｓ
改变时钟频率的方法进行频 率微调 ， 使频率输 出准确； 出幅度采用 数字电位器实现 ； 输 Ｔ型电阻网络进行 Ｄ／ Ａ转 换。 结构 简单， 输出稳定 ， 节约成 本， 便于调节 。程序设计采 用超 高速硬件描述语 言 ＶＨ ＤＬ和 Ｖｅｉ ｇ语言实现 ， ｒｏ ｌ 改变原 来传 统的设计方式 。 关键 词： Ｐ Ｄ； Ｃ Ｌ 低频双路信 号源 ； ＶＨＤＬ
＿
１２ 时钟 电路 ．
时钟 电路 采用 施密 特 触发 器 ， 荡产 生 矩形 波 ， 主控 电路提 震 为
供 时钟 。
震荡 周期 计算 公式 为 ：
＝ＲＣｌ ＶＤ ＶＴ ＋ ｎ ｏ 朐
－ 一
ｕｓ ｅ ｅｓｄ ｌ ｇｃ ｕ ｉｎ ｄ． ｌ ｅｉｅ ． ｔ ｏ ｉ ｎｓ ｅ ａ ； ｇ ｌ
ｂ ｇｉ ｅ ｎ
以 Ｃ Ｌ 器件 Ｅ Ｍ５０为核 心 ，控制 整 个 电路 。它 与 时钟 电 ＰＤ Ｐ ７ 路、 按键 控 制 电路 、 率段 显 示 电路 、 频 波形 显 示 电路 和 Ｄ Ａ 转 换 电 ／ 路相 连 。 它主 要输 出矩 形波 、 角波 、 弦波 ３ 波形 ； 出频 率频 三 正 种 输 段 、 出波 形 、 出通道 ， 输 输 以及输 出频段 、 形、 道 的显 示选择 。 波 通 器
ｐ ｏ ｅ ｓ ｅｋ ｒ ｃ ｓ （ ｌ）
ｂｇｎ ｅｉ
ቤተ መጻሕፍቲ ባይዱ
ｉ ｌ’ ｖ ｎ ｎ ｌ ’ ｆｃｋ ｅ ｅ ｔａ ｄ ｅｋ＝ ０’ｔｅ ｈｎ
ｉｘ １ ｈｎ —— 输 出三 角 波 ｆ ＝ ０ ｅ １ ｔ
ｂ＝＋ ： ＜ ａ ａ
件采 用超 高速 硬件 描述 语 言 Ｖ ＤＬ和 Ｖ ｒｏ 语 言编 程 ， 成所 需 Ｈ ｅｌ ｉｇ 完
２ 软件 设计
２ １ 开 发 软 件 及 编 程 语 言 简 介 ．
ｗｈｅ ＝＞ ＝ ｎ ０ ｂ＜ Ｏ：
的作 用是 放大 Ｃ Ｌ Ｐ Ｄ器 件 输 出信 号 ， 使输 出信号 频 率稳 定 ， 少毛 减 刺 。 电路 中还 多 了一个 电位 器 和一 个插 件 ， 在 二者 都 有调 节输 出幅 度 的功 能 ， 调节 １Ｐ Ｒ ２的 大 小就 可 以改变 运 放 的放 大 倍 数 ， 可 以 即 改变 输 出幅度 的大 小 。输 出通 道 ｌ Ｄ Ａ 转换 与上 述 同理 。 的 ／
Ｊｕｎ ｌ ｔ 堡 ｓＴａ ｈａ。
基于 Ｃ Ｌ Ｐ Ｄ的低频双路信号源的设计与实现
李 昕
（ 安徽淮北矿业集 团铁路运输处 ， 安徽 淮北 ２ ５ ９ ３ ） ｌ ３
摘 要 ： 对 Ｃ Ｌ 进 行 研 究 的基 础 上 ， 用 Ａｌｒ 司 ＭＡ 的第 二代 产 品 Ｅ Ｍ５ ０ ０ Ｃ 存 ＰＤ 采 ｔ ａ公 ｅ Ｘ Ｐ ７ Ｔ１０ ５作 为 主 控 制 器 ， 计 的低 频 双 路 信 号 源 。采 用 设
图 １ 电路 原 理 图
电路 具有 很 多优 点 ， 设计 技 术齐 全 、 法灵 活 、 方 支持 广泛 、 言准确 语
严谨 。 ２２ 波形 输 出程序 ．
ｌ ｒ ｒ ｉｅ ； ｉ ａｙ ｅ ｂ ｅ ｕｓ ｅ ｅｓｄ ｌｇｃ ｌ ６ ．ｌ ｅｉｅ ． ｔ ｏ ｉ＿ ４ａｌ １ ；

合集下载

基于cpld实验报告

基于cpld实验报告

基于cpld实验报告基于CPLD的实验报告引言：CPLD（Complex Programmable Logic Device）是一种集成电路器件，具有可编程的逻辑功能。

它在数字电路设计和开发中扮演着重要的角色。

本实验报告将介绍基于CPLD的实验设计和实施过程，以及实验结果和分析。

一、实验目的本次实验的目的是通过使用CPLD器件，设计一个基本的数字电路，并验证其功能和性能。

通过这个实验，我们可以深入了解CPLD的工作原理和应用，提高我们的电路设计和实施能力。

二、实验设计和实施1. 实验所需材料和设备本次实验所需的材料和设备包括CPLD开发板、电源适配器、电路元件（如电阻、电容等）和连接线。

2. 实验步骤（1）准备工作：将CPLD开发板连接到电源适配器，并确保电源正常工作。

同时，准备好所需的电路元件和连接线。

（2）电路设计：根据实验要求和设计要求，设计一个适当的数字电路。

可以选择逻辑门电路、计数器电路或其他常见的数字电路。

（3）电路实施：根据电路设计，将电路元件连接到CPLD开发板上。

确保连接正确，并遵循电路设计的布局。

（4）编程CPLD：使用相应的软件工具，将设计好的电路逻辑编程到CPLD器件中。

确保编程过程正确，并检查编程结果。

（5）测试和验证：将电源适配器连接到CPLD开发板上，开启电源。

通过输入相应的信号，观察和验证电路的功能和性能。

可以使用示波器等测试设备进行测量和分析。

三、实验结果和分析经过实验，我们成功设计并实施了一个基本的数字电路。

通过测试和验证，我们发现电路能够按照设计要求正常工作，并且具有良好的性能。

在实验过程中，我们注意到CPLD器件具有以下优点：1. 可编程性：CPLD器件可以根据需要进行编程，实现不同的逻辑功能和电路设计。

2. 灵活性：CPLD器件可以根据实际需求进行配置和布局，适应不同的应用场景。

3. 高集成度：CPLD器件集成了大量的逻辑门和触发器，可以实现复杂的数字电路设计。

基于CPLD和AD9709的多用途信号源设计

基于CPLD和AD9709的多用途信号源设计


分频 参数产 生 Ｄ Ａ 的 转 换 时 钟 频 率 ； 以 此 频 率 为 基 准 ，参 考 Ｘ Ｒ Ａ Ｍ 中 波 形 数 据 的起 始 地 址 和 有 效 长 度 ，按 照 ＡＤ ９ ７ ０ ９ 的
Ｄ Ａ转化时序和操作 步骤 数产 生 Ｘ Ｒ Ａ Ｍ 的地址 、 片选及读信 号 ，
然后在 Ｘ Ｒ Ａ Ｍ 输 出有 效 数 据 时 ， 将 波 形 数 据 写 入 ＡＤ ７ ９ ０ ７并 开
始进行 Ｄ ＡBiblioteka 换 。 ４ 波 形产 生试 验 结 果
利用 本 平 台使 用 上 位 机 软 件 界 面 设 置 参 数 ，利 用 示 波 器 检
测 实 际输 出波 形 。 包括 ： 方波 、 脉冲、 正弦 、 任意波形等 ， 具体如 图
．
图３ 上位机和单片机串１ ： ３ 通 讯 流 程 图
Ｒ Ｓ ２ ３ ２数 据 传 输 ， 为 了保 证 数 据传 输 正 确 性 ， 数 据 传 输 采 用 了 通 讯 帧 内 校 验 和 出错 重 发 机 制 以 及 Ｘ Ｒ ＡＭ 数 据 写 完 后 读 出 校 验
的方式 ， Ａ Ｔ Ｅ软 件 和 ＭＣ Ｕ 的 通 讯 流程 图如 图 ３ 。
波 形 参 数设 置界 面 提 供 基 础 的波 形 设 置 界 面 和 任 意 波 形 设 置 见 面 如 图 ３， 其 中任 意 波形 由直 线 和 圆弧 分 阶段 组 合 而 成 。 ３ ． ２ ． ２ 串 口通讯 Ａ Ｔ Ｅ软 件 采 用 Ｃ Ｓ ｅ ｒ ｉ ａ ｌ ｐ ｏ ｒ ｔ串 口 控 件 完 成 和 单 片 机 的
基于 Ｃ Ｐ Ｌ Ｄ和 Ａ Ｄ ９ ７ ０ ９的多 用 途 信号 源设 计
Ａ Ｄ ９ ７ ０ ９ 的输 出 采 用 内 部 １ ． ２ Ｖ基 准 ， 为 电流型输 出 ， 输 出
基于cpld的多通道数据采集系统设计与实现

基于cpld的多通道数据采集系统设计与实现

#苎乞………—～—1
址并氛H警
— 一 L1_ i。．：：．．．j．．．I．．．．．．．，．．J
燧
1I
i≈■l
； 伶公善
4l I
一：
L，一一一一一一一一一一一 一一- J
图2 CPLD内 处理和传输关系为：外部控制器的 地址总线和写信号XWR通过地址映射单元产生数据采集起始信号，并 将其 传给AD7865时序 控制单元 ，该单 元在向AD7865发 出转换起 始 脉；中后， 在每个通道转换结束时 , - Y亥I J产生相应的写 控制信号，并控制地 址发生器为每次采样结果产生一存储地址。RAM访问控制单元在检测 到AD7 865 时序控制单元发出的写控制信号后，控制数据输入锁存器 将从AD7865数据 总线上取数，并将该数存到1 6位RAM存储器的对 应地址空I "a3。当外部控制器读取A／D转换结果时，先通过外部地址映 射单元将外部控制器的访问地址映射成16 位RAM存储器的内部地址， 随后 RAM访问 控制 单元 会对 外部控 制器 的读 、选通 信号 和AD7865 时序控制单元产生的写控制信号进行仲裁，确保对同一RAM存储器的 读与 写操作不 会同时 发生。当 对RAM的读操 作允许 时，RAM访问 控 制单元控制控制数据输出锁存器，使其在读信号有效期间将RAM中对 应地 址的 数据 输出到 外部 数据 总线上 ，从 而完 成一次 采样 过程 。
4结论
本文 设计的基 于AD7865和CPLD的 多通道 并行数据 采集系统 ， 利用 CPLD同时 控制多 个AD7865的工作 时序，使 采样序 列中的每 一 通道都工作在最大数据转换速率， 采样结果保存在CPLD内设置的寄 存器中． 该寄存器可映 射到外部控制 器的RAM中，从而实现 从CPLD 中读取采样结果而无需等待，且系统的采样速率完全由外部控制器决 定 。使 其具 有很 强的 灵活 性和 较少 的CPLD资 源占 用， 很适 合在 CPLD资源有限且需要进行多路采样控制的场合。
基于CPLD的PWM控制电路设计说明

基于CPLD的PWM控制电路设计说明

一种基于 CPLD 的 PWM 控制电路设计
2008 年 08 月 04 日
社区交流
介绍了利用硬件描述语言 VHDL 设计的一种基于 CPLD 的 PWM 控制电路，该ＰＷＭ控制电路具有 PWM 开关频率可调，同侧２路信号互锁、延时时间可调、接口简单等特点，可应用于现代直流伺服 系统。
在直流伺服控制系统中,通过专用集成芯片或中小规模的数字集成电路构成的传 统 PWM 控制电路往往存在电路设计复杂,体积大,抗干扰能力差以及设计困难、设计周 期长等缺点 因此 PWM 控制电路的模块化、集成化已成为发展趋势.它不仅可以使系统 体积减小、重量减轻且功耗降低,同时可使系统的可靠性大大提高.随着电子技术的发 展,特别是专用集成电路(ASIC)设计技术的日趋完善,数字化的电子自动化设计(EDA) 工具给电子设计带来了巨大变革,尤其是硬件描述语言的出现,解决了传统电路原理图 设计系统工程的诸多不便.针对以上情况,本文给出一种基于复杂可编程逻辑器件(CPL D)的 PWM 控制电路设计和它的仿真波形. 1 PWM 控制电路基本原理
‘0'; Q<=Qs; cao<=reset or caolock; end a_counter;
在原理图中,延迟模块必不可少,其功能是对 PWM 波形的上升沿进行延时,而不影响 下降沿,从而确保桥路同侧不会发生短路.其模块的 VHDL 程序如下:
entity delay is port(clk: in std_logic; input: in std_logic_vector(1 downto 0); output:out std_logic_vector(1 downto 0) end delay; architecture a_delay of delay is